JPH06311048A - 並列直列変換装置 - Google Patents
並列直列変換装置Info
- Publication number
- JPH06311048A JPH06311048A JP9631593A JP9631593A JPH06311048A JP H06311048 A JPH06311048 A JP H06311048A JP 9631593 A JP9631593 A JP 9631593A JP 9631593 A JP9631593 A JP 9631593A JP H06311048 A JPH06311048 A JP H06311048A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- clock
- circuit
- data
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 入力される並列データを直列化し、フレーム
・ビットを挿入して出力する並列直列変換装置に関し、
構成が簡易で安定な同期特性を有する並列直列変換装置
を供給することを目的とする。 【構成】 多重化手段に設けられたｍ：１マルチプレク
サに、伝送ビット速度ｆ 0 のクロックとｍ分周回路で分
周したｆ0 ／ｍクロックを供給し、かつ、ｆ0 ／ｍクロ
ックを直列化手段に設けられたｎ分周回路に供給するよ
うに構成する。
・ビットを挿入して出力する並列直列変換装置に関し、
構成が簡易で安定な同期特性を有する並列直列変換装置
を供給することを目的とする。 【構成】 多重化手段に設けられたｍ：１マルチプレク
サに、伝送ビット速度ｆ 0 のクロックとｍ分周回路で分
周したｆ0 ／ｍクロックを供給し、かつ、ｆ0 ／ｍクロ
ックを直列化手段に設けられたｎ分周回路に供給するよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムや通
信処理システムに使用される並列直列変換装置に係り、
特に、構成が簡易で安定な同期特性を有する並列直列変
換装置に関する。
信処理システムに使用される並列直列変換装置に係り、
特に、構成が簡易で安定な同期特性を有する並列直列変
換装置に関する。
【０００２】社会生活の高度化に伴い、情報処理システ
ムや通信システムに対する処理の高度化の要求は強く、
従って、処理の高速化の要求も強まっている。これに対
応して、システムを構成するプロセッサや種々の処理機
能回路の性能も大幅に向上しているが、大規模な処理を
消費電力の制約の下に行なうために、システム内では消
費電力が少ない素子を使用する。このため、素子の速度
からの制約によって並列処理を行なう場合が多い。
ムや通信システムに対する処理の高度化の要求は強く、
従って、処理の高速化の要求も強まっている。これに対
応して、システムを構成するプロセッサや種々の処理機
能回路の性能も大幅に向上しているが、大規模な処理を
消費電力の制約の下に行なうために、システム内では消
費電力が少ない素子を使用する。このため、素子の速度
からの制約によって並列処理を行なう場合が多い。
【０００３】一方、伝送システムにおいては、例えば管
路のスペースの制約から並列伝送はなじまない。幸い、
光ファイバ伝送技術の進歩により１０9 ビット水準の直
列伝送方式が実用化されており、近い将来１０10水準の
伝送方式の実用化も確実視されている。
路のスペースの制約から並列伝送はなじまない。幸い、
光ファイバ伝送技術の進歩により１０9 ビット水準の直
列伝送方式が実用化されており、近い将来１０10水準の
伝送方式の実用化も確実視されている。
【０００４】従って、情報処理システムや通信処理シス
テムでの並列処理と、伝送システムでの直列伝送のイン
タフェースをとる並列直列変換装置は、トータル・シス
テムの中で重要な役割を果たしている。
テムでの並列処理と、伝送システムでの直列伝送のイン
タフェースをとる並列直列変換装置は、トータル・シス
テムの中で重要な役割を果たしている。
【０００５】
【従来の技術】従来の並列直列変換装置においては、並
列データを直列データに変換するクロックとビット・ク
ロックの位相を同期させるために位相同期発振器（ＰＬ
Ｏ）が使用されているが、回路構成が複雑で、調整の難
易度という面でも難点がある。
列データを直列データに変換するクロックとビット・ク
ロックの位相を同期させるために位相同期発振器（ＰＬ
Ｏ）が使用されているが、回路構成が複雑で、調整の難
易度という面でも難点がある。
【０００６】また、複数系列の直列化されたビット列に
フレーム・ビットを挿入して送出するが、フレーム・ビ
ットを生成、挿入する回路が系列毎に独立に設けられて
いるため、それらの間の初期位相関係、例えば電源投入
直後の位相関係が不定となる欠点を有している。
フレーム・ビットを挿入して送出するが、フレーム・ビ
ットを生成、挿入する回路が系列毎に独立に設けられて
いるため、それらの間の初期位相関係、例えば電源投入
直後の位相関係が不定となる欠点を有している。
【０００７】
【発明が解決しようとする課題】本発明は、かかる問題
に対処して、簡易な構成で同期をとることが可能で、か
つ、複数系列にわたってフレーム・ビットを正しい位相
関係で挿入することが可能な並列直列変換装置を提供す
ることを目的とする。
に対処して、簡易な構成で同期をとることが可能で、か
つ、複数系列にわたってフレーム・ビットを正しい位相
関係で挿入することが可能な並列直列変換装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】図１は、本発明の構成を
示す図である。この装置の基本的機能は次の通りであ
る。入力データはＭの並列データで、それらの内ｍのデ
ータを直列に変換したデータ系列を（ｎ−１）生成し、
（ｍ−１）のデータを直列に変換した第ｎ系列を生成
し、さらにｎ系列全体のデータを直列に変換し、位相の
異なるｎ系列の直列データを生成し、第ｎ系列の、デー
タが欠落している位相に補信号ビットを挿入し、さら
に、補信号ビットのとびとびの位相にフレーム・ビット
を挿入して、伝送路に送出する。
示す図である。この装置の基本的機能は次の通りであ
る。入力データはＭの並列データで、それらの内ｍのデ
ータを直列に変換したデータ系列を（ｎ−１）生成し、
（ｍ−１）のデータを直列に変換した第ｎ系列を生成
し、さらにｎ系列全体のデータを直列に変換し、位相の
異なるｎ系列の直列データを生成し、第ｎ系列の、デー
タが欠落している位相に補信号ビットを挿入し、さら
に、補信号ビットのとびとびの位相にフレーム・ビット
を挿入して、伝送路に送出する。
【０００９】即ち、Ｍ、ｍ、ｎの間には Ｍ＝ｍ・（ｎ−１）＋（ｍ−１）＝ｍ・ｎ−１ という関係がある。そして、図１においては、Ｍ＝１
１、ｍ＝４、ｎ＝３として図示している。
１、ｍ＝４、ｎ＝３として図示している。
【００１０】図１において、１は多重化手段、２は直列
化手段、３はスクランブル手段、４は補信号ビット挿入
手段、５はフレーム・ビット挿入手段である。また、１
−０はｍ（この場合には４）分周回路、１−１乃至１−
３はｍ：１（この場合４：１）マルチプレクサ、２−１
は直列化回路、２−２はｎ（この場合３）分周回路、５
−１はフレーム・ビット挿入回路、５−２は２分周回
路、５−３はフレーム・パルス発生回路である。なお、
２分周回路はｎ（この場合３）系列に対応するｎの単位
２分周回路によって構成されている。
化手段、３はスクランブル手段、４は補信号ビット挿入
手段、５はフレーム・ビット挿入手段である。また、１
−０はｍ（この場合には４）分周回路、１−１乃至１−
３はｍ：１（この場合４：１）マルチプレクサ、２−１
は直列化回路、２−２はｎ（この場合３）分周回路、５
−１はフレーム・ビット挿入回路、５−２は２分周回
路、５−３はフレーム・パルス発生回路である。なお、
２分周回路はｎ（この場合３）系列に対応するｎの単位
２分周回路によって構成されている。
【００１１】図１の構成は、ｍ分周回路をデジタル回路
で構成する点と、２分周回路を構成するｎの単位２分周
回路を従属関係で動作させる点に特徴がある。
で構成する点と、２分周回路を構成するｎの単位２分周
回路を従属関係で動作させる点に特徴がある。
【００１２】
【作用】図１において、周波数ｆ0 の伝送クロックが、
ｍ分周回路とｍ：１マルチプレクサに供給される。その
伝送クロックをｍ分周回路で１／ｍ分周したクロックが
ｍ：１マルチプレクサに供給される。従って、ｍ：１マ
ルチプレクサにおけるクロックの位相関係が一意的に定
まる。また直列化手段では、ｎ分周回路が受ける１／ｍ
分周されたクロックを基準に直列化回路を駆動するの
で、直列化回路とｍ：１マルチプレクサも同期し、装置
内のクロックとデータの位相関係は一意的に定まる。
ｍ分周回路とｍ：１マルチプレクサに供給される。その
伝送クロックをｍ分周回路で１／ｍ分周したクロックが
ｍ：１マルチプレクサに供給される。従って、ｍ：１マ
ルチプレクサにおけるクロックの位相関係が一意的に定
まる。また直列化手段では、ｎ分周回路が受ける１／ｍ
分周されたクロックを基準に直列化回路を駆動するの
で、直列化回路とｍ：１マルチプレクサも同期し、装置
内のクロックとデータの位相関係は一意的に定まる。
【００１３】フレーム・ビットは補信号ビットのとびと
びの位相に１、０交番で挿入するためにフレーム・パル
ス発生回路の出力を２分周する。この２分周回路はｎの
系列に対応してｎ設けられるが、その内１を基準とし、
（ｎ−１）は基準に従属して動作させることにより、ｎ
の系列の間でフレーム・ビットの挿入位相を一意的に決
定することができる。
びの位相に１、０交番で挿入するためにフレーム・パル
ス発生回路の出力を２分周する。この２分周回路はｎの
系列に対応してｎ設けられるが、その内１を基準とし、
（ｎ−１）は基準に従属して動作させることにより、ｎ
の系列の間でフレーム・ビットの挿入位相を一意的に決
定することができる。
【００１４】
【実施例】図２は、図１の構成のタイムチャートであ
る。以下、タイムチャートを用いて、図１の構成の機能
について説明する。図２のは周波数ｆ0 のクロック、
は周波数ｆ0 ／ｍ（ｍ＝４）のクロック、は周波数
ｆ0 ／ｍ・ｎ（ｎ＝３）のクロック、はビットレート
がｆ0 ／ｍの入力データ、はｍの入力データを多重化
したｍ：１マルチプレクサの出力データ、はｎ系列の
マルチプレクサ出力データを直列に変換した直列化手段
の出力データ、はフレーム・ビット挿入手段の出力デ
ータである。
る。以下、タイムチャートを用いて、図１の構成の機能
について説明する。図２のは周波数ｆ0 のクロック、
は周波数ｆ0 ／ｍ（ｍ＝４）のクロック、は周波数
ｆ0 ／ｍ・ｎ（ｎ＝３）のクロック、はビットレート
がｆ0 ／ｍの入力データ、はｍの入力データを多重化
したｍ：１マルチプレクサの出力データ、はｎ系列の
マルチプレクサ出力データを直列に変換した直列化手段
の出力データ、はフレーム・ビット挿入手段の出力デ
ータである。
【００１５】入力データ（１）〜（４）はのｆ0 ／４
クロックの周期の間に、ｆ0 クロックで交互に読まれ
て、直列に変換される。この動作を繰り返すので、４：
１マルチプレクサ１−１の出力データはの系列〔１〕
のようになる。〔１〕のデータに、（１）〜（４）が
記入されているが、これは並列入力データ（１）〜
（４）を意味する。同様に４：１マクチプレクサ１−
２、１−３の出力データはの系列〔２〕、〔３〕のよ
うになる。ただし系列〔３〕においては、４スロットに
１回入力データが入らないスロットが存在する。この３
系列のデータを、直列化回路において、の３相のｆ0
／１２クロックで選択して直列化したものがのデータ
で、系列〔１〕〜〔３〕には１１の入力データが異なる
位相で直列に並べられている。そして、１２スロットに
１回入力データが入らないスロットが存在する。
クロックの周期の間に、ｆ0 クロックで交互に読まれ
て、直列に変換される。この動作を繰り返すので、４：
１マルチプレクサ１−１の出力データはの系列〔１〕
のようになる。〔１〕のデータに、（１）〜（４）が
記入されているが、これは並列入力データ（１）〜
（４）を意味する。同様に４：１マクチプレクサ１−
２、１−３の出力データはの系列〔２〕、〔３〕のよ
うになる。ただし系列〔３〕においては、４スロットに
１回入力データが入らないスロットが存在する。この３
系列のデータを、直列化回路において、の３相のｆ0
／１２クロックで選択して直列化したものがのデータ
で、系列〔１〕〜〔３〕には１１の入力データが異なる
位相で直列に並べられている。そして、１２スロットに
１回入力データが入らないスロットが存在する。
【００１６】上記のようにｆ0 クロックを基準に、４分
周、１２分周したクロックを使用して直列化するので、
クロック間、クロックとデータ間の同期が一意的に定ま
る。次に、スクランブル手段において直列化手段の出力
信号の「０」、「１」をランダム化し、伝送路信号にお
いて同一符号の連続が生じないようにした後、補信号を
挿入する。
周、１２分周したクロックを使用して直列化するので、
クロック間、クロックとデータ間の同期が一意的に定ま
る。次に、スクランブル手段において直列化手段の出力
信号の「０」、「１」をランダム化し、伝送路信号にお
いて同一符号の連続が生じないようにした後、補信号を
挿入する。
【００１７】図では省略しているが、補信号挿入手段に
おいては、その空きスロットに、空きスロットのひとつ
手前のスロットのデータを反転して挿入する。この補信
号を挿入されたデータの補信号の位相に、フレーム・ビ
ットを１フレームに１回挿入する。はこうして得られ
た、系列〔１〕の出力信号である。（１）〜（１１）は
並列入力データであり、Ｆはフレーム・ビットである。
なお、フレーム・ビットは１フレームに１回挿入され、
フレーム・ビットが挿入されない場合には、対応する位
相には補信号が挿入される。（Ｃ）はこれを意味してい
る。
おいては、その空きスロットに、空きスロットのひとつ
手前のスロットのデータを反転して挿入する。この補信
号を挿入されたデータの補信号の位相に、フレーム・ビ
ットを１フレームに１回挿入する。はこうして得られ
た、系列〔１〕の出力信号である。（１）〜（１１）は
並列入力データであり、Ｆはフレーム・ビットである。
なお、フレーム・ビットは１フレームに１回挿入され、
フレーム・ビットが挿入されない場合には、対応する位
相には補信号が挿入される。（Ｃ）はこれを意味してい
る。
【００１８】フレーム・ビットは１回おきに１、０を繰
り返すので、フレーム・ビット挿入手段に２分周回路が
使用され．この２分周回路は各系列に対応して設けられ
る。図３は２分周回路の構成を示す図である。
り返すので、フレーム・ビット挿入手段に２分周回路が
使用され．この２分周回路は各系列に対応して設けられ
る。図３は２分周回路の構成を示す図である。
【００１９】図３において、５−２１、５−２２、５−
２３は単位２分周回路で、各々が系列〔１〕乃至〔３〕
に対応して設けられている。５−２４は微分回路で、単
位２分周回路５−２１の出力信号の立ち上がりを微分し
たパルスを発生し、これを単位２分周回路５−２２、５
−２３に供給する。従って、単位２分周回路の動作は相
互に同期したものとなり、例えば電源投入直後の位相関
係も確定する。
２３は単位２分周回路で、各々が系列〔１〕乃至〔３〕
に対応して設けられている。５−２４は微分回路で、単
位２分周回路５−２１の出力信号の立ち上がりを微分し
たパルスを発生し、これを単位２分周回路５−２２、５
−２３に供給する。従って、単位２分周回路の動作は相
互に同期したものとなり、例えば電源投入直後の位相関
係も確定する。
【００２０】
【発明の効果】以上説明した如く、本発明により並列デ
ータを直列化する際のクロック信号間、クロックとデー
タ間の位相が一意的に定まり、かつ、複数系列のデータ
へのフレーム・ビット挿入も同期して行なうことがで
き、並列直列変換装置の性能、信頼度を高める効果が発
揮される。
ータを直列化する際のクロック信号間、クロックとデー
タ間の位相が一意的に定まり、かつ、複数系列のデータ
へのフレーム・ビット挿入も同期して行なうことがで
き、並列直列変換装置の性能、信頼度を高める効果が発
揮される。
【図１】 本発明の構成。
【図２】 図１の構成のタイムチャート。
【図３】 ２分周回路の構成。
１ 多重化手段 ２ 直列化手段 ３ スクランブル手段 ４ 補信号挿入手段 ５ フレーム・ビット挿入手段 １−０ ｍ分周回路 １−１、１−２、１−３ ｍ：１マルチプレクサ ２−１ 直列化回路 ２−２ ｎ分周回路 ５−１ フレーム・ビット挿入回路 ５−２ ２分周回路 ５−３ フレーム・パルス発生回路
Claims (2)
- 【請求項１】 入力される並列データを直列化し、フレ
ーム・ビットを挿入して出力する並列直列変換装置にお
いて、 多重化手段（１）に設けられた、ｎ系列のｍ：１マルチ
プレクサ（１−１、１−２、１−３）に、伝送ビット速
度ｆ0 のクロックとｍ分周回路（１−０）で分周したｆ
0 ／ｍクロックを供給し、かつ、ｎ系列のｍ：１マルチ
プレクサの出力を直列化する直列化手段（２）に設けら
れたｎ分周回路（２−２）にｆ0 ／ｍクロックを供給す
ることを特徴とする並列直列変換装置。 - 【請求項２】 入力される並列データを直列化し、フレ
ーム・ビットを挿入して出力する並列直列変換装置にお
いて、 フレーム・ビット挿入手段（５）に設けられた、２分周
回路（５−２）を構成する複数ｎの単位２分周回路を、
任意の単位２分周回路に同期させることを特徴とする並
列直列変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9631593A JP3227894B2 (ja) | 1993-04-23 | 1993-04-23 | 並列直列変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9631593A JP3227894B2 (ja) | 1993-04-23 | 1993-04-23 | 並列直列変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311048A true JPH06311048A (ja) | 1994-11-04 |
| JP3227894B2 JP3227894B2 (ja) | 2001-11-12 |
Family
ID=14161600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9631593A Expired - Fee Related JP3227894B2 (ja) | 1993-04-23 | 1993-04-23 | 並列直列変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227894B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336192B1 (en) | 1998-02-16 | 2002-01-01 | Nippon Telegraph And Telephone Corporation | Parallel redundancy encoding apparatus |
| US7551107B2 (en) | 2006-12-05 | 2009-06-23 | Electronics And Telecommunications Research Institute | Multiplexer for controlling data output sequence and parallel-to-serial converter using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614327A (en) | 1970-10-05 | 1971-10-19 | Nasa | Data multiplexer using tree switching configuration |
-
1993
- 1993-04-23 JP JP9631593A patent/JP3227894B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6336192B1 (en) | 1998-02-16 | 2002-01-01 | Nippon Telegraph And Telephone Corporation | Parallel redundancy encoding apparatus |
| US6557110B2 (en) | 1998-02-16 | 2003-04-29 | Nippon Telegraph And Telephone Corporation | Channel-to-channel skew compensation apparatus |
| US7551107B2 (en) | 2006-12-05 | 2009-06-23 | Electronics And Telecommunications Research Institute | Multiplexer for controlling data output sequence and parallel-to-serial converter using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3227894B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107469A (en) | Multiplex/demultiplex apparatus | |
| EP0088432A1 (en) | Multiplexer apparatus having nBmB coder | |
| KR880006859A (ko) | 데이타 멀티플렉스 전송 장치 | |
| JPH0771064B2 (ja) | データの同期化方法と同期回路 | |
| KR100648742B1 (ko) | 직렬 통신 시스템 및 방법과, 송신 장치 및 수신 장치 | |
| EP0311448B1 (en) | Digital multiplexer | |
| JPH0640637B2 (ja) | 多重化システム | |
| JPH0644746B2 (ja) | 並列型パルス挿入回路 | |
| JPH04286233A (ja) | スタッフ同期回路 | |
| JPS6410973B2 (ja) | ||
| WO1990013955A1 (en) | Signal generator and signal receiver based on synchronous multiplex transmission system | |
| JPS6087539A (ja) | 周波数変換同期伝送方式 | |
| JP3227894B2 (ja) | 並列直列変換装置 | |
| US4841524A (en) | Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method | |
| JP2594765B2 (ja) | 時分割多重回路 | |
| JP3309161B2 (ja) | Ｃｉｄパターン発生装置 | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| KR100216518B1 (ko) | Stm-1 송신용 동기 장치 | |
| JP2638144B2 (ja) | 直並列変換方式 | |
| JPH07121001B2 (ja) | 速度変換回路 | |
| JPS6350896B2 (ja) | ||
| JPS62120744A (ja) | Ｐｃｍ伝送符号化方式 | |
| JP2581240B2 (ja) | 多重化装置 | |
| JPH0630482B2 (ja) | デイジタル多重変換回路 | |
| JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |