JPH06311541A - ディジタルクロスコネクト装置 - Google Patents
ディジタルクロスコネクト装置Info
- Publication number
- JPH06311541A JPH06311541A JP5097797A JP9779793A JPH06311541A JP H06311541 A JPH06311541 A JP H06311541A JP 5097797 A JP5097797 A JP 5097797A JP 9779793 A JP9779793 A JP 9779793A JP H06311541 A JPH06311541 A JP H06311541A
- Authority
- JP
- Japan
- Prior art keywords
- section
- matrix
- unit
- monitoring data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 65
- 238000012544 monitoring process Methods 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 238000003780 insertion Methods 0.000 claims abstract description 13
- 230000037431 insertion Effects 0.000 claims abstract description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ディジタルクロスコネクト装置のマトリクス
部を冗長化した時、マトリクス部を通過する一部パスの
障害時に、該当故障パスのみに対し冗長切替を実行す
る。 【構成】 マトリクス部４及び５を構成する多数のスイ
ッチ素子の前段の監視データ検出部１３により自スイッ
チ素子の入力が正常かどうかをパス単位で監視を行ない
障害を検出したパスに対し、切替要求フラグ挿入部によ
り信号中のブランクフィールドデータフィールド中に切
替要求フラグを挿入する。冗長切替部６は、冗長切替部
自身の入力を監視する監視データ検出部１３と切替要求
フラグ検出部６ａ及び６ｂを有しており、入力が障害の
場合及び信号中の冗長切替要求フラグを検出した場合に
自律的にマトリクス部冗長切替を実行する。
部を冗長化した時、マトリクス部を通過する一部パスの
障害時に、該当故障パスのみに対し冗長切替を実行す
る。 【構成】 マトリクス部４及び５を構成する多数のスイ
ッチ素子の前段の監視データ検出部１３により自スイッ
チ素子の入力が正常かどうかをパス単位で監視を行ない
障害を検出したパスに対し、切替要求フラグ挿入部によ
り信号中のブランクフィールドデータフィールド中に切
替要求フラグを挿入する。冗長切替部６は、冗長切替部
自身の入力を監視する監視データ検出部１３と切替要求
フラグ検出部６ａ及び６ｂを有しており、入力が障害の
場合及び信号中の冗長切替要求フラグを検出した場合に
自律的にマトリクス部冗長切替を実行する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルクロスコネ
クト装置に関し、特にマトリクスを冗長構成とした場合
のアトリクス冗長切替方式に関する。
クト装置に関し、特にマトリクスを冗長構成とした場合
のアトリクス冗長切替方式に関する。
【０００２】
【従来の技術】従来のディジタルクロスコネクト装置の
マトリクス冗長切替方式では、図４に示すように、入力
信号を受ける伝送路信号受信部２と、分岐部３と、第１
及び第２のマトリクス部４及び５と、冗長切替部６と、
出力信号１１を出力する伝送路信号送出部７とを、有し
ている。第１及び第２のマトリクス部４及び５の各々は
Ｍ個のスイッチ素子によるＮ×Ｎの多段リンク接続スイ
ッチを実現している。冗長切替部６はＮ回線に対し独立
に６（１）から６（Ｎ）まで存在しており、全ての冗長
切替部６（ｉ）（ｉは１〜Ｎの間の整数）は同一のマト
リクス部を選択している。分岐部３とマトリクス部４と
の間の区間、分岐部３とマトリクス部５との間の区間、
マトリクス部４内部の区間、マトリクス部５内部の区
間、マトリクス部４と冗長切替部６との間の区間、マト
リクス部５と冗長切替部６との間の区間は、障害発生箇
所特定のため、それぞれ独立に監視データ挿入部１３に
より監視データを装置内信号中のブランクデータフィー
ルドに挿入し、監視データ検出部１３において転送され
たデータを比較し正常性の確認を行っている。各監視区
間は前後の監視区間の正常・異常状態に依存せず監視動
作を実行できる。監視データ検出部１３は、信号断の様
な障害状態もデータ監視のみにより検出可能である。
マトリクス冗長切替方式では、図４に示すように、入力
信号を受ける伝送路信号受信部２と、分岐部３と、第１
及び第２のマトリクス部４及び５と、冗長切替部６と、
出力信号１１を出力する伝送路信号送出部７とを、有し
ている。第１及び第２のマトリクス部４及び５の各々は
Ｍ個のスイッチ素子によるＮ×Ｎの多段リンク接続スイ
ッチを実現している。冗長切替部６はＮ回線に対し独立
に６（１）から６（Ｎ）まで存在しており、全ての冗長
切替部６（ｉ）（ｉは１〜Ｎの間の整数）は同一のマト
リクス部を選択している。分岐部３とマトリクス部４と
の間の区間、分岐部３とマトリクス部５との間の区間、
マトリクス部４内部の区間、マトリクス部５内部の区
間、マトリクス部４と冗長切替部６との間の区間、マト
リクス部５と冗長切替部６との間の区間は、障害発生箇
所特定のため、それぞれ独立に監視データ挿入部１３に
より監視データを装置内信号中のブランクデータフィー
ルドに挿入し、監視データ検出部１３において転送され
たデータを比較し正常性の確認を行っている。各監視区
間は前後の監視区間の正常・異常状態に依存せず監視動
作を実行できる。監視データ検出部１３は、信号断の様
な障害状態もデータ監視のみにより検出可能である。
【０００３】例えばマトリクス部４の故障が発生した場
合、この故障はマトリクス４内部の監視データ検出部１
３で検出され、装置制御部（図示せず）に通知される。
装置制御部は冗長切替先であるマトリクス部５の正常を
確認した上で、冗長切替部６（１）から６（Ｎ）に対し
マトリクス部５を選択するように制御を行っている。
合、この故障はマトリクス４内部の監視データ検出部１
３で検出され、装置制御部（図示せず）に通知される。
装置制御部は冗長切替先であるマトリクス部５の正常を
確認した上で、冗長切替部６（１）から６（Ｎ）に対し
マトリクス部５を選択するように制御を行っている。
【０００４】
【発明が解決しようとする課題】この従来のディジタル
クロスコネクト装置の冗長切替方式では、部分的な故障
の発生により現用系として用いているマトリクス部を通
過する全ての回線の冗長切替を行っており、故障スイッ
チ素子以外の回線で予備系マトリクス部に故障が発生し
ている状態、及び、冗長切替部６（ｉ）のいずれかで切
替が不可能な場合には、予備系が正常であっても障害が
発生した回線に対する冗長切替が行えず救済できないと
いう欠点、及び、異常を検出した監視区間の後段では異
常が波及することがなく切替部６自身では各パスが正常
か異常かを検出する方法を有していないという欠点があ
った。
クロスコネクト装置の冗長切替方式では、部分的な故障
の発生により現用系として用いているマトリクス部を通
過する全ての回線の冗長切替を行っており、故障スイッ
チ素子以外の回線で予備系マトリクス部に故障が発生し
ている状態、及び、冗長切替部６（ｉ）のいずれかで切
替が不可能な場合には、予備系が正常であっても障害が
発生した回線に対する冗長切替が行えず救済できないと
いう欠点、及び、異常を検出した監視区間の後段では異
常が波及することがなく切替部６自身では各パスが正常
か異常かを検出する方法を有していないという欠点があ
った。
【０００５】
【課題を解決するための手段】本発明によれば、Ｎ（Ｎ
は２以上の整数）回線の入力信号を２分岐しそれぞれＮ
回線の第１及び第２の分岐した信号を出力する分岐部
と、前記Ｎ回線の第１の分岐した信号に対してクロスコ
ネクト動作を行いＮ回線の第１のクロスコネクトした信
号を出力する第１のマトリクス部と、Ｎ回線の第２の分
岐した信号に対してクロスコネクト動作を行いＮ回線の
第２のクロスコネクトした信号を出力する第２のマトリ
クス部と、前記Ｎ回線の第１のクロスコネクトした信号
と前記Ｎ回線の第２のクロスコネクトした信号の切替え
を行う、各回線毎に存在するＮ個の冗長切替部を有し、
前記第１及び前記第２のマトリクス部の各々は複数個の
スイッチ素子から構成されているディジタルクロスコネ
クト装置において、分岐部と第１のマトリクス部入力と
の間の区間、第１のマトリクス部入力と第１のマトリク
ス部出力との間の区間、第１のマトリクス部出力と前記
Ｎ個の冗長切替部との間の区間、分岐部と第２のマトリ
クス部入力との間の区間、第２のマトリクス部入力と第
２のマトリクス部出力との間の区間、第２のマトリクス
部出力と前記Ｎ個の冗長切替部との間の区間において、
パス単位で各区間の始点側に信号中に周期的に現れるブ
ランクデータフィールドの特定の位置に監視データを挿
入する監視データ挿入部と、第１及び第２のマトリクス
部を構成するスイッチ素子の各々の前段に位置し、前記
監視データを検出する監視データ検出部と、前記監視デ
ータ検出部の後段に位置して、前記監視データ検出部の
故障検出により信号中に周期的に現れるブランクデータ
フィールドの前記監視データとは異なる特定の位置に、
パス単位で切替要求フラグを挿入する切替要求フラグ挿
入部と、前記切替要求フラグを検出し、前記冗長切替部
に対し切替制御を指示する切替要求フラグ検出部とを有
することを特徴とするディジタルクロスコネクト装置が
得られる。
は２以上の整数）回線の入力信号を２分岐しそれぞれＮ
回線の第１及び第２の分岐した信号を出力する分岐部
と、前記Ｎ回線の第１の分岐した信号に対してクロスコ
ネクト動作を行いＮ回線の第１のクロスコネクトした信
号を出力する第１のマトリクス部と、Ｎ回線の第２の分
岐した信号に対してクロスコネクト動作を行いＮ回線の
第２のクロスコネクトした信号を出力する第２のマトリ
クス部と、前記Ｎ回線の第１のクロスコネクトした信号
と前記Ｎ回線の第２のクロスコネクトした信号の切替え
を行う、各回線毎に存在するＮ個の冗長切替部を有し、
前記第１及び前記第２のマトリクス部の各々は複数個の
スイッチ素子から構成されているディジタルクロスコネ
クト装置において、分岐部と第１のマトリクス部入力と
の間の区間、第１のマトリクス部入力と第１のマトリク
ス部出力との間の区間、第１のマトリクス部出力と前記
Ｎ個の冗長切替部との間の区間、分岐部と第２のマトリ
クス部入力との間の区間、第２のマトリクス部入力と第
２のマトリクス部出力との間の区間、第２のマトリクス
部出力と前記Ｎ個の冗長切替部との間の区間において、
パス単位で各区間の始点側に信号中に周期的に現れるブ
ランクデータフィールドの特定の位置に監視データを挿
入する監視データ挿入部と、第１及び第２のマトリクス
部を構成するスイッチ素子の各々の前段に位置し、前記
監視データを検出する監視データ検出部と、前記監視デ
ータ検出部の後段に位置して、前記監視データ検出部の
故障検出により信号中に周期的に現れるブランクデータ
フィールドの前記監視データとは異なる特定の位置に、
パス単位で切替要求フラグを挿入する切替要求フラグ挿
入部と、前記切替要求フラグを検出し、前記冗長切替部
に対し切替制御を指示する切替要求フラグ検出部とを有
することを特徴とするディジタルクロスコネクト装置が
得られる。
【０００６】更に本発明によれば、前記区間の各々の終
点側に監視データ挿入部により挿入した監視データを監
視する監視データ検出部を有することを特徴とするディ
ジタルクロスコネクト装置が得られる。
点側に監視データ挿入部により挿入した監視データを監
視する監視データ検出部を有することを特徴とするディ
ジタルクロスコネクト装置が得られる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例によるディジタル
クロスコネクト装置を示す。このディジタルクロスコネ
クト装置においては、入力信号８は、受信部２において
第１及び第２のマトリクス部４及び５を通過できるよう
に処理（光−電気変換、レベル変換、等）が行われ分岐
部３に供給される。分岐部３では、受信処理後の入力信
号を装置内信号９及び１０に分岐し、それぞれマトリク
ス部４及び５に送出する。装置内信号９はマトリクス部
４、装置内信号１０はマトリクス部５を通過し冗長切替
部６において装置内信号９，１０のいずれか正常な一方
を選択し、伝送路信号送出部７へ送出され、伝送路信号
送出部７では装置内信号を伝送路信号に変換し、出力信
号１１として出力する。冗長切替部６はＮ回線に対し独
立であり、６（１）から６（Ｎ）まで存在している。
クロスコネクト装置を示す。このディジタルクロスコネ
クト装置においては、入力信号８は、受信部２において
第１及び第２のマトリクス部４及び５を通過できるよう
に処理（光−電気変換、レベル変換、等）が行われ分岐
部３に供給される。分岐部３では、受信処理後の入力信
号を装置内信号９及び１０に分岐し、それぞれマトリク
ス部４及び５に送出する。装置内信号９はマトリクス部
４、装置内信号１０はマトリクス部５を通過し冗長切替
部６において装置内信号９，１０のいずれか正常な一方
を選択し、伝送路信号送出部７へ送出され、伝送路信号
送出部７では装置内信号を伝送路信号に変換し、出力信
号１１として出力する。冗長切替部６はＮ回線に対し独
立であり、６（１）から６（Ｎ）まで存在している。
【０００９】マトリクス部４及び５の各々は、図２のよ
うに、それぞれＭ個のスイッチ素子１２の多段リンク接
続により構成される入力Ｎ×出力Ｎのスイッチ回路を実
現している。
うに、それぞれＭ個のスイッチ素子１２の多段リンク接
続により構成される入力Ｎ×出力Ｎのスイッチ回路を実
現している。
【００１０】Ｍ個のスイッチ素子１２の一つであるスイ
ッチ素子１２（ｊ＋１）の構造を図３に示す。このスイ
ッチ素子１２（ｊ＋１）は回線毎の監視データ検出部１
３と、切替要求フラグ挿入部１４と、ＳＷ（スイッチ）
部１２´とを、有する。その他のスイッチ素子も図３の
スイッチ素子１２（ｊ＋１）と同様の構造を有する。
ッチ素子１２（ｊ＋１）の構造を図３に示す。このスイ
ッチ素子１２（ｊ＋１）は回線毎の監視データ検出部１
３と、切替要求フラグ挿入部１４と、ＳＷ（スイッチ）
部１２´とを、有する。その他のスイッチ素子も図３の
スイッチ素子１２（ｊ＋１）と同様の構造を有する。
【００１１】図１のディジタルクロスコネクト装置にお
いて、便宜的に第１のマトリクス部４を「０」系、第２
のマトリクス部５を「１」系と呼ぶことにする。
いて、便宜的に第１のマトリクス部４を「０」系、第２
のマトリクス部５を「１」系と呼ぶことにする。
【００１２】図１乃至図３を参照して、マトリクス部の
「０」「１」両系に対し同一接続のＮ本のマトリクス通
過パスが存在し、冗長切替部６において０系側入力を選
択している状態の時にマトリクス４部において図２に示
すスイッチ素子１２（ｊ＋１）の入力の一部に故障が発
生しているとき、図３のスイッチ素子１２（ｊ＋１）の
前段にある監視データ検出部１３がパス単位に故障を検
出し、切替要求フラグ挿入部１４に通知する。切替要求
フラグ挿入部１４は、切替要求フラグ挿入制御部１４ａ
及び切替要求フラグ生成部１４ｂを有しており、障害の
信号に対し生成部１４ｂの出力する切替要求フラグを信
号中の周期的なブランクフィールドの特定位置に挿入す
る。この冗長切替フラグのブランクフィールド中に挿入
される特定位置は、監視データの挿入位置とは異なる。
このため、冗長切替フラグは監視データ挿入部１５及び
監視データ検出部１３を通過し、冗長切替部６（１）〜
６（Ｎ）の一つ（これを６（ｉ）とする。）に達する。
冗長切替部６（ｉ）は、１系側入力が正常であれば入力
として１系側の信号を自律的に選択する。この判定は冗
長切替部６内に有する０系側監視データ検出部１３
（ｉ）と切替要求フラグ検出部６ａ（ｉ）のＯＲ、及
び、１系側監視データ検出部１３（ｉ）と切替要求フラ
グ検出部６ｂ（ｉ）のＯＲの検出状態を判断し、１系側
が正常であれば１系への切替を行う。前述の装置制御部
は、各監視データ検出部１３の故障検出結果を収集し、
例えば、前記のスイッチ素子１２（ｊ＋１）の監視デー
タ検出部１３が故障を検出したパスが固定的に接続され
ているスイッチ素子１２（２）を故障元と特定し、スイ
ッチ素子１２（２）を交換するため、スイッチ素子１２
（２）の前段に位置する切替要求フラグ挿入部１４に切
替要求フラグの送出を指示する。正常部を通過している
パスが存在していれば、冗長切替部６（ｉ）が切替要求
フラグを検出することでそれらのパス全てをマトリクス
１系を通過するパスに切り替える。
「０」「１」両系に対し同一接続のＮ本のマトリクス通
過パスが存在し、冗長切替部６において０系側入力を選
択している状態の時にマトリクス４部において図２に示
すスイッチ素子１２（ｊ＋１）の入力の一部に故障が発
生しているとき、図３のスイッチ素子１２（ｊ＋１）の
前段にある監視データ検出部１３がパス単位に故障を検
出し、切替要求フラグ挿入部１４に通知する。切替要求
フラグ挿入部１４は、切替要求フラグ挿入制御部１４ａ
及び切替要求フラグ生成部１４ｂを有しており、障害の
信号に対し生成部１４ｂの出力する切替要求フラグを信
号中の周期的なブランクフィールドの特定位置に挿入す
る。この冗長切替フラグのブランクフィールド中に挿入
される特定位置は、監視データの挿入位置とは異なる。
このため、冗長切替フラグは監視データ挿入部１５及び
監視データ検出部１３を通過し、冗長切替部６（１）〜
６（Ｎ）の一つ（これを６（ｉ）とする。）に達する。
冗長切替部６（ｉ）は、１系側入力が正常であれば入力
として１系側の信号を自律的に選択する。この判定は冗
長切替部６内に有する０系側監視データ検出部１３
（ｉ）と切替要求フラグ検出部６ａ（ｉ）のＯＲ、及
び、１系側監視データ検出部１３（ｉ）と切替要求フラ
グ検出部６ｂ（ｉ）のＯＲの検出状態を判断し、１系側
が正常であれば１系への切替を行う。前述の装置制御部
は、各監視データ検出部１３の故障検出結果を収集し、
例えば、前記のスイッチ素子１２（ｊ＋１）の監視デー
タ検出部１３が故障を検出したパスが固定的に接続され
ているスイッチ素子１２（２）を故障元と特定し、スイ
ッチ素子１２（２）を交換するため、スイッチ素子１２
（２）の前段に位置する切替要求フラグ挿入部１４に切
替要求フラグの送出を指示する。正常部を通過している
パスが存在していれば、冗長切替部６（ｉ）が切替要求
フラグを検出することでそれらのパス全てをマトリクス
１系を通過するパスに切り替える。
【００１３】本実施例における、交換対象のスイッチ素
子１２（２）を通過する他の正常パスに対する冗長切替
の実行は、特願平５−２５８３３号の方式により実行可
能である。
子１２（２）を通過する他の正常パスに対する冗長切替
の実行は、特願平５−２５８３３号の方式により実行可
能である。
【００１４】障害信号及び、障害箇所を通過する正常信
号の冗長切替終了後に故障素子の交換を行う。
号の冗長切替終了後に故障素子の交換を行う。
【００１５】複数のスイッチ素子が１枚のプリント基盤
上に実装され、さらに複数のプリント基盤により多段リ
ンク接続スイッチを構成している場合には、プリント基
盤を交換単位として上述の実施例を当てはめることがで
きる。
上に実装され、さらに複数のプリント基盤により多段リ
ンク接続スイッチを構成している場合には、プリント基
盤を交換単位として上述の実施例を当てはめることがで
きる。
【００１６】
【発明の効果】以上説明したように本発明は、監視デー
タ検出部の障害検出により切替要求フラグを信号中に挿
入する切替要求フラグ挿入部と、切替要求フラグの検出
をトリガとしてパス単位に冗長切替を実行する冗長切替
部と、マトリクス部を構成する複数個のスイッチ素子の
前段にそれぞれ監視データ検出部を設け、障害パス検出
により接続関係を元に故障元と特定できるスイッチ素子
に接続する切替要求フラグ挿入部に対し、切替要求フラ
グの挿入を指示する構成としたことで、故障となったパ
ス自身が切替を行う必要の有無を表現する切替要求フラ
グを持ち、故障を検出したパスまたは、故障スイッチ素
子交換のために冗長切替を行う以外の正常パスを切り替
える必要がなく、同一パスにおいて両系共に障害が発生
した状態でない限り、故障が両系で生じるような多重障
害が発生しても冗長切替が実行できるという利点があ
る。
タ検出部の障害検出により切替要求フラグを信号中に挿
入する切替要求フラグ挿入部と、切替要求フラグの検出
をトリガとしてパス単位に冗長切替を実行する冗長切替
部と、マトリクス部を構成する複数個のスイッチ素子の
前段にそれぞれ監視データ検出部を設け、障害パス検出
により接続関係を元に故障元と特定できるスイッチ素子
に接続する切替要求フラグ挿入部に対し、切替要求フラ
グの挿入を指示する構成としたことで、故障となったパ
ス自身が切替を行う必要の有無を表現する切替要求フラ
グを持ち、故障を検出したパスまたは、故障スイッチ素
子交換のために冗長切替を行う以外の正常パスを切り替
える必要がなく、同一パスにおいて両系共に障害が発生
した状態でない限り、故障が両系で生じるような多重障
害が発生しても冗長切替が実行できるという利点があ
る。
【図１】本発明の一実施例によるディジタルクロスコネ
クト装置のブロック図。
クト装置のブロック図。
【図２】図１に示したディジタルクロスコネクト装置の
マトリクス部のブロック図。
マトリクス部のブロック図。
【図３】図２に示したマトリクス部のスイッチ素子のブ
ロック図。
ロック図。
【図４】従来のディジタルクロスコネクト装置のブロッ
ク図。
ク図。
２ 伝送路信号受信部 ３ 分岐部 ４ 第１のマトリクス部 ５ 第２のマトリクス部 ６ 冗長切替部 ６ａ 切替要求フラグ検出部 ６ｂ 切替要求フラグ検出部 ７ 伝送路信号送出部 ８ 入力信号 １１ 出力信号 １２ スイッチ素子 １３ 監視データ検出部 １４ 切替要求フラグ挿入部 １５ 監視データ挿入部
Claims (2)
- 【請求項１】 Ｎ（Ｎは２以上の整数）回線の入力信号
を２分岐しそれぞれＮ回線の第１及び第２の分岐した信
号を出力する分岐部と、前記Ｎ回線の第１の分岐した信
号に対してクロスコネクト動作を行いＮ回線の第１のク
ロスコネクトした信号を出力する第１のマトリクス部
と、Ｎ回線の第２の分岐した信号に対してクロスコネク
ト動作を行いＮ回線の第２のクロスコネクトした信号を
出力する第２のマトリクス部と、前記Ｎ回線の第１のク
ロスコネクトした信号と前記Ｎ回線の第２のクロスコネ
クトした信号の切替えを行う、各回線毎に存在するＮ個
の冗長切替部を有し、前記第１及び前記第２のマトリク
ス部の各々は複数個のスイッチ素子から構成されている
ディジタルクロスコネクト装置において、 分岐部と第１のマトリクス部入力との間の区間、第１の
マトリクス部入力と第１のマトリクス部出力との間の区
間、第１のマトリクス部出力と前記Ｎ個の冗長切替部と
の間の区間、分岐部と第２のマトリクス部入力との間の
区間、第２のマトリクス部入力と第２のマトリクス部出
力との間の区間、第２のマトリクス部出力と前記Ｎ個の
冗長切替部との間の区間において、パス単位で各区間の
始点側に信号中に周期的に現れるブランクデータフィー
ルドの特定の位置に監視データを挿入する監視データ挿
入部と、 第１及び第２のマトリクス部を構成するスイッチ素子の
各々の前段に位置し、前記監視データを検出する監視デ
ータ検出部と、 前記監視データ検出部の後段に位置して、前記監視デー
タ検出部の故障検出により信号中に周期的に現れるブラ
ンクデータフィールドの前記監視データとは異なる特定
の位置に、パス単位で切替要求フラグを挿入する切替要
求フラグ挿入部と、 前記切替要求フラグを検出し、前記冗長切替部に対し切
替制御を指示する切替要求フラグ検出部とを有すること
を特徴とするディジタルクロスコネクト装置。 - 【請求項２】 前記区間の各々の終点側に監視データ挿
入部により挿入した監視データを監視する監視データ検
出部を有することを特徴とする請求項１に記載のディジ
タルクロスコネクト装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097797A JP2500743B2 (ja) | 1993-04-23 | 1993-04-23 | ディジタルクロスコネクト装置 |
| US08/231,391 US5459718A (en) | 1993-04-23 | 1994-04-22 | Cross connection by using a switch request flag in a digital signal fails before supply to cross connected switch units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097797A JP2500743B2 (ja) | 1993-04-23 | 1993-04-23 | ディジタルクロスコネクト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311541A true JPH06311541A (ja) | 1994-11-04 |
| JP2500743B2 JP2500743B2 (ja) | 1996-05-29 |
Family
ID=14201795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5097797A Expired - Lifetime JP2500743B2 (ja) | 1993-04-23 | 1993-04-23 | ディジタルクロスコネクト装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5459718A (ja) |
| JP (1) | JP2500743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333915B1 (en) | 1997-07-03 | 2001-12-25 | Nec Corparation | On-line line monitor system |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994028484A1 (en) * | 1993-06-02 | 1994-12-08 | International Business Machines Corporation | Multiplexing device for a redundant channel bus |
| US5912960A (en) * | 1996-05-17 | 1999-06-15 | Alcatel Usa Sourcing, L.P. | Method and apparatus for remotely activating services in a telecommunications network |
| JP3459056B2 (ja) * | 1996-11-08 | 2003-10-20 | 株式会社日立製作所 | データ転送システム |
| ES2207756T3 (es) * | 1996-11-14 | 2004-06-01 | Alcatel Usa Sourcing, L.P. | Maquina generica de estado de software y metodo de construir objetos dinamicos para un programa de aplicacion. |
| US6856627B2 (en) * | 1999-01-15 | 2005-02-15 | Cisco Technology, Inc. | Method for routing information over a network |
| US6724757B1 (en) * | 1999-01-15 | 2004-04-20 | Cisco Technology, Inc. | Configurable network router |
| US6982974B1 (en) | 1999-01-15 | 2006-01-03 | Cisco Technology, Inc. | Method and apparatus for a rearrangeably non-blocking switching matrix |
| US6856600B1 (en) * | 2000-01-04 | 2005-02-15 | Cisco Technology, Inc. | Method and apparatus for isolating faults in a switching matrix |
| JP2001256203A (ja) * | 2000-03-09 | 2001-09-21 | Nec Corp | 冗長構成クロスバスイッチシステム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935921A (en) * | 1986-09-30 | 1990-06-19 | Nec Corporation | Cross-connection network using time switch |
| US4807280A (en) * | 1987-09-18 | 1989-02-21 | Pacific Bell | Cross-connect switch |
| US4845736A (en) * | 1988-04-19 | 1989-07-04 | Pacific Bell | Cross-connect switch and method for providing test access thereto |
| US4914429A (en) * | 1988-12-09 | 1990-04-03 | Transwitch Corp. | Switch components and multiple data rate non-blocking switch network utilizing the same |
| US4984237A (en) * | 1989-06-29 | 1991-01-08 | International Business Machines Corporation | Multistage network with distributed pipelined control |
| US5241550A (en) * | 1990-04-11 | 1993-08-31 | Nec Corporation | System for accurately confirming cross-connection in a cross-connection network |
-
1993
- 1993-04-23 JP JP5097797A patent/JP2500743B2/ja not_active Expired - Lifetime
-
1994
- 1994-04-22 US US08/231,391 patent/US5459718A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333915B1 (en) | 1997-07-03 | 2001-12-25 | Nec Corparation | On-line line monitor system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5459718A (en) | 1995-10-17 |
| JP2500743B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU633865B2 (en) | Distributed switching architecture for communication module redundancy | |
| US5740157A (en) | Distributed control methodology and mechanism for implementing automatic protection switching | |
| AU679131B2 (en) | Protection switching apparatus and method | |
| JP2722879B2 (ja) | 予備切替方式 | |
| JP2500743B2 (ja) | ディジタルクロスコネクト装置 | |
| US10409686B2 (en) | Apparatus and method to determine plural locations in communication circuits at which failures have occurred | |
| JP4024607B2 (ja) | 光クロスコネクト装置 | |
| CN100444694C (zh) | 用于发送和/或接收数据的装置及用于控制该装置的方法 | |
| KR100439240B1 (ko) | 디지털 회선분배 장치의 절체구조 및 그 운용방법 | |
| JPH04305748A (ja) | 高信頼性バス | |
| KR100285718B1 (ko) | 억세스망서브시스템과스위치망서브시스템간에이중화링크구조를가지는전전자교환기 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JP3150472B2 (ja) | 冗長系の切替方法 | |
| JPS60182832A (ja) | 多重分離装置の監視方式 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2776082B2 (ja) | 選択回路制御方式 | |
| JP2730522B2 (ja) | ユニット切換装置およびユニット切換方法 | |
| JP2000032134A (ja) | スイッチ装置 | |
| JPH06161799A (ja) | Ｃｐｕ多重化瞬時切換装置 | |
| JPH06177799A (ja) | 伝送装置の回線切り替え方式 | |
| JP2000286828A (ja) | 伝送装置の冗長部位の監視切替方法および装置 | |
| KR20020085051A (ko) | 이중화 시스템에서 링크 상태 모니터링 시스템 및 방법 | |
| JPH0258939A (ja) | 多重・分離装置 | |
| JPH10135991A (ja) | 入力信号選択方法及び入力信号選択システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |