JPH06314205A - 割り込み源間の優先順位確立方法及びデータ処理システム - Google Patents

Abstract

(57)【要約】 【目的】 従来の装置及び方法よりも平均的に、より迅
速に割り込み処理ルーチンをプロセッサが実行するよう
に、割り込み源をグループ化し、割り込み源間の優先順
位を割り当てる上での、柔軟性及び効率性を向上させ
る。 【構成】 プロセッサ基礎システムにおいて、複数の割
り込み源間の優先順位を、該システムの作動状態に従
い、該割り込み源をグループ化することによって確立す
る。割り込み源のグループへの割り当ては、割り込み状
態レジスタのフラグ場所を、グループ状態レジスタのフ
ラグ場所と関連づけるプログラマブルレジスタによって
達成される。割り込み源のグループ化の基礎となる作動
状態は、特定の割り込みの処理でよく、その割り込みに
基づいて次に予想される割り込み源が高い優先順位グル
ープに割り当てられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサ基礎システ
ム(processor-based system)において割り込みを処理す
る技術に関し、より詳細には、割り込み処理ルーチンの
効率を改善するために、複数の割り込み源を少なくとも
１つのグループに結合する割り込み処理技術に関する。

【０００２】

【従来の技術】プロセッサ基礎システムにおいては、い
わゆる「割り込み」を利用して、マイクロプロセッサ又
はマイクロコントローラのような処理装置のプログラム
制御フローを変更し、プロセッサが実時間事象に応答す
ることができるようにすることがよく知られている。典
型的な適用例においては、かかる事象として、プロセッ
サによって制御されるシステムによるデータ送受信が含
まれるであろう。

【０００３】プロセッサが応答することを要求される種
々の事象が存在するときには、一般的に、等しい数の種
々のルーチン（「割り込み処理ルーチン」と呼ばれる）
が要求され、そしてまた、適当な割り込み処理ルーチン
が開始されかつ実行されるように、どの事象が起こった
かをプロセッサが決定できることが必要である。

【０００４】複数の割り込み誘発事象（時には「割り込
み源(interrupt source)」と呼ばれる）のうちのどれが
起こったかを決定する周知技術の１つは、可能性のある
割り込み源の各々に、プロセッサパッケージ上の端子ピ
ンを別個に割り当てるというものである。その場合、そ
の各割り込みピンの特定の１つにて受信される信号が、
各割り込み源の各々から発する割り込みの発生を示して
いる。しかしながら、多数の端子ピンをプロセッサに設
けることには限界があり、また、ある種のプロセッサ基
礎システムでは、可能性のある割り込み源の数が大きな
ものとなるかもしれない。その結果、２又はそれ以上の
割り込み源によって単一の割り込みピンを共用する技術
が開発された。よく知られているように、かかる場合、
その共用されるピンは、複数の割り込みを受信するため
に使用される唯一のピンであってもよいし又はそうでな
くてもよく、他の割り込みピンが存在するときには、そ
れら他の割り込みピンは、共用されてもよいし又はされ
なくてもよい。

【０００５】単一の割り込みピンを２又はそれ以上の割
り込み源によって共用するときには、どの割り込み源か
ら割り込みが生じたかを決定する問題について、再び論
じなければならない。この問題を解決する周知方法の１
つは、割り込み状態レジスタに複数の記憶場所を設け、
その各々が、各割り込み源が割り込みを発したことを信
号伝達するフラグとして作用するようにする、というも
のである。割り込み信号がその共用ピンにて受信される
ときには、プロセッサは、源決定ルーチンを実行する。
すなわち、そのルーチンにおいて、プロセッサは、割り
込み状態レジスタ内の１又は２以上のフラグをリード
し、次いでさらに、どの１または複数のフラグが「オ
ン」になっているかについての決定に基づいて適当な割
り込み処理ルーチンを実行する。この技術は、満足な結
果を伴って使用されてきたが、それでもやはり、多数の
割り込み源が１つの共通の割り込み要求ピンを共用する
ときには、割り込みの源が決定されるまで、割り込み状
態レジスタをフラグごとにチェックするのに、比較的長
時間を必要とする可能性がある。例えば、（ａ）１６の
異なる割り込み源が共通の割り込み要求ピンを共用す
る、（ｂ）割り込みの発生はそれらの割り込み源間でラ
ンダムに分布する、（ｃ）割り込み状態レジスタの１つ
のフラグをチェックするのにＮクロックサイクルが必要
である、という３つの仮定をすると、必要な割り込み処
理ルーチンの開始に先立って、割り込み状態レジスタの
フラグをチェックするのに、平均で（１７／２）×Ｎク
ロックサイクルかかってしまう。また、例えばイチヤス
(Ichiyasu)らによる米国特許第 4,908,745号におけるよ
うな解決法も提案されており、それにおいては、割り込
み源をグループに分割し、現割り込み源を含むグループ
を指示するための論理回路を設け、その指示されたグル
ープ内での各割り込みに対応する各フラグのみチェック
する必要があるようにしている。しかしながら、イチヤ
スらによって使用されたアプローチによりかつて確立さ
れたグループ化法は、固定されたものであり、柔軟性を
欠くものである。応答時間及び割り込み処理オーバヘッ
ドを低減する他の周知のアプローチは、より頻繁に遭遇
する割り込み源に対し、より高い優先順位を割り当てる
というものである。

【０００６】増大するデバイスの複雑さ及び集積回路パ
ッケージのサイズを縮小させるという要望とともに、１
つの共通の割り込み要求ピンを共用する割り込み源がま
すます増える傾向があり、また、割り込みの源を決定す
る上でのより効率的で柔軟性のあるアプローチについて
の必要性が存在する。

【０００７】

【発明が解決しようとする課題】したがって、本発明の
目的は、前述した問題を消去し又は軽減する方法及び装
置を提供することにある。詳細には、本発明の目的は、
従来の装置及び方法よりも平均的に、より迅速に割り込
み処理ルーチンをプロセッサが実行するように、割り込
み源をグループ化し、割り込み源間の優先順位を割り当
てる上での、柔軟性及び効率性を提供することにある。

【０００８】

【課題を解決するための手段】本発明によれば、前述の
目的は、複数の割り込み源から割り込み信号を受信する
データ処理システムにおいて、前記割り込み源間の優先
順位を確立する方法であって、前記データ処理システム
によってそのとき示される作動状態の関数として、前記
割り込み源の少なくとも１つを第１の優先順位グループ
に割り当てるステップと、残りの割り込み源を少なくと
も第２の優先順位グループに割り当てるステップと、を
具備してなる割り込み源間の優先順位確立方法、を設け
ることによって達成される。

【０００９】本発明の更なる態様によれば、該方法は、
前記割り込み源の各々に対応する複数の記憶場所を含む
割り込みレジスタを提供するステップと、複数の記憶場
所を含むグループレジスタを提供するステップと、を更
に具備し、前記割り込み源の少なくとも１つを第１の優
先順位グループに割り当てる前記ステップは、前記割り
込みレジスタの前記記憶場所の１つを前記グループレジ
スタの前記記憶場所の１つと効果的に結合することを含
む。

【００１０】本発明の他の態様によれば、該方法は、前
記グループレジスタの前記記憶場所と数が等しくかつ１
対１に対応する複数の関連づけレジスタを提供するステ
ップ、を更に具備し、前記割り込みレジスタの前記記憶
場所の１つを前記グループレジスタの前記記憶場所の１
つと前記効果的に結合することは、前記グループレジス
タの前記記憶場所の前記１つに対応する前記関連づけレ
ジスタの１つにプログラミング信号を送信することを含
む。

【００１１】本発明の好ましい実施例においては、前記
複数の関連づけレジスタは２つの関連づけレジスタから
なり、前記グループレジスタの前記複数の記憶場所は２
つの記憶場所からなり、前記割り込みレジスタの前記記
憶場所の前記１つは前記グループレジスタの前記記憶場
所の前記１つと効果的に接続されている前記割り込みレ
ジスタの前記記憶場所のただ１つである。

【００１２】加えて、そのデータ処理システムは、前記
複数の割り込み源の特定の１つから、所定のシーケンス
で、複数の割り込み信号が受信される作動モードを有
し、前記割り込み源の少なくとも１つを第１の優先順位
グループに割り当てる前記ステップは、前記所定のシー
ケンスで受信される前記複数の割り込み信号の現在の１
つに前記データ処理システムが応答するときに実行さ
れ、前記割り当てステップにおいて前記第１の優先順位
グループに割り当てられる前記割り込み源の前記１つ
は、前記所定のシーケンスにおける前記現在の１つ後の
次の割り込み信号である。

【００１３】本発明の他の態様によれば、データ処理シ
ステムであって、複数の割り込み源から発する割り込み
信号を受信しかつ処理するプロセッサ手段と、前記割り
込み源を示す各割り込み源信号を受信しかつ記憶する割
り込みレジスタ手段と、前記プロセッサ手段からのプロ
グラミング信号に応じて、前記割り込み源のグループを
確立する関連づけ手段と、前記関連づけ手段に応答し
て、複数のグループ信号であって、その各々が、割り込
み源の前記グループの対応する１つの少なくとも１つの
割り込み源からの割り込み源信号の前記割り込みレジス
タ手段における記憶を示すもの、を受信しかつ記憶する
グループレジスタ手段と、前記割り込みレジスタ手段が
割り込み源信号を受信するときに、前記プロセッサ手段
に割り込み信号を送信する手段と、を具備するデータ処
理システムが提供される。

【００１４】本発明の更なる態様によれば、前記プロセ
ッサ手段は、前記関連づけ手段が、前記データ処理シス
テムの作動状態に基づいて前記割り込み源の前記グルー
プを確立するように、前記関連づけ手段に前記プログラ
ミング信号を送るようプログラミングされている。

【００１５】本発明をここで全体的に要約するつもりは
ない。むしろ、本発明の更なる特徴、態様、及び利益
は、以下の説明及び図面に記載され、それによって明ら
かなものとなろう。

【００１６】

【実施例】図１は、本発明の方法及び装置を具体化する
ディスクドライブコントローラ１０を一般的に示す。以
下の議論から理解されるように、本発明の方法及び装置
は、ここで説明するディスクドライブコントローラに加
えて、その他の多くの型のプロセッサ基礎電子デバイス
に適用可能である。

【００１７】ディスクドライブコントローラ１０は、好
ましい実施例においては、この図において符号１２で示
される周知の標準ＳＣＳＩ(Small Computer Standard I
nterface) バスと結合するように適合せしめられた型の
ものである。

【００１８】ディスクドライブコントローラ１０は、そ
の作動を制御するプロセッサ１４を含む。プロセッサ１
４は、割り込み要求信号（以下、ときどき単純に「割り
込み信号」と呼ばれる）を受信する複数の端子ピンＩＮ
Ｔ１，ＩＮＴ２，及びＩＮＴ３を備えた普通のマイクロ
コントローラ又はマイクロプロセッサ（例えば、モトロ
ーラ製のモデルＭＣ６８３３２マイクロコントローラ、
日立製のモデルＨ８マイクロコントローラ、又はインテ
ル製のモデル１９６ＫＣ）であることが好ましい。しか
しながら、以下に説明するように、本発明の方法及び装
置は、単一の割り込み端子のみ持つプロセッサについて
適用することもできる。

【００１９】共用されるバスライン１６は、プロセッサ
１４と、プログラムメモリ１８、サーボ制御回路２０、
リード／ライト回路２２、及びＳＣＳＩインタフェース
回路２４を含むディスクドライブコントローラ１０の他
の構成要素と、を相互接続する。

【００２０】プログラムメモリ１８は、プロセッサ１４
の作動を制御するための作動プログラムを保持するＰＲ
ＯＭ又は他の型の普通の記憶デバイスであることが好ま
しい。サーボ回路２０及びリード／ライト回路２２もま
た、普通の設計のものでよい。バス１６がディスクドラ
イブコントローラ１０の各構成要素に関する共通のアド
レス及びデータ接続を表示することを理解すべきである
が、また、バス１６は、共通の制御ラインを表示すると
みなしてもよい。ただし、プロセッサ１４と他の各構成
要素との間に専用の制御ラインが存在してもよい。しか
し、そのような制御ラインは、図を簡略化するため、図
示されていない。

【００２１】また、容易に理解されるように、プロセッ
サ１４が、ワーキングメモリとしてのオンボードＲＡＭ
を含むタイプのものでもよいし、あるいはその代わり
に、回路１０が、バス１６によってプロセッサ１４に接
続される別個のＲＡＭ（図示せず）を含んでもよい。

【００２２】割り込み要求ライン２６、２８、及び３０
は、それぞれ、ＳＣＳＩインタフェース回路２４、リー
ド／ライト回路２２、及びサーボ制御回路２０を、上述
したプロセッサ１４の端子ＩＮＴ１、ＩＮＴ２、及びＩ
ＮＴ３と接続する。割り込み要求ライン２６、２８、及
び３０は、それらの回路２４、２２、及び２０からプロ
セッサ１４に各割り込み信号を伝送するためのものであ
る。

【００２３】ＳＣＳＩインタフェース回路２４は、ディ
スクドライブコントローラ１０、そして特にはその内部
バス１６、を外部のＳＣＳＩシステムバス１２に接続す
るのを管理する周知の機能を実行する。よく理解されて
いるように、ＳＣＳＩバス１２は、ディスクドライブコ
ントローラ１０とコンピュータシステムの他の構成要素
とを相互接続する。そのような他の構成要素としては、
例えば、１又は２以上のホストコンピュータ、及び他の
ディスクドライブコントローラのような１又は２以上の
他の大容量記憶デバイスを含めることができる。

【００２４】次に、図２を参照して、ＳＣＳＩインタフ
ェース回路２４の配列を一般的に説明する。図に示すよ
うに、そのインタフェース回路２４は、バス管理論理３
２を含み、そのバス管理論理３２は、普通の設計による
ものであることが好ましく、ＳＣＳＩバス１２をデバイ
スバス１６にインタフェースさせるのに必要なデータバ
ッファ及び他の回路を含むものである。デバイスバス１
６が、符号３４で一般的に識別されるバス回路によって
インタフェース回路２４の各構成要素まで内部的に引き
伸ばされていることに気づくであろう。ＳＣＳＩインタ
フェース回路２４は、また、制御論理３６及び割り込み
管理論理３８を含み、それらはともに、インタフェース
回路２４の内部バスに接続される。加えて、別個のライ
ン４０は、制御論理３６と割り込み管理論理３８とを接
続し、さらに他の別個のライン４１は、バス管理論理３
２と制御論理３６とを接続する。図からわかるように、
制御論理３６は、普通の設計によるものであることが好
ましく、バス管理論理３２の作動を制御し、割り込み管
理論理３８において記憶のための割り込み源信号を発生
させるようプログラムされている。

【００２５】図３は、本発明による割り込み管理論理３
８の一般化された実施例の詳細を示す。割り込み管理論
理３８は、割り込み状態レジスタ（すなわち「割り込み
レジスタ」）４２を含む。レジスタ４２は、普通の設計
によるものであり、レジスタ４２の記憶場所Ｆに表され
た１又は２以上のフラグをセットする制御論理３６から
の信号を、ライン４０を介して受信する。これもまた通
常のことであるが、プロセッサ１４はバス３４を介して
レジスタ４２に接続され、記憶場所Ｆがプロセッサ１４
によってリードされうるようになっている。加えて、レ
ジスタ４２は、記憶場所Ｆのいずれか１つ又は２つ以上
がセットされたときに、ライン２６を介してプロセッサ
１４に割り込み要求信号を与えるように整えられてい
る。これをなしうる１つの方法は、全ての記憶場所Ｆか
らの各出力信号をＯＲゲート（図示せず）の各入力に接
続し、そのＯＲゲートの出力をライン２６に接続するこ
とである。

【００２６】通常通り、レジスタ４２の記憶場所Ｆの数
は、割り込み源の数に等しく、割り込み源のいずれもが
割り込み信号のプロセッサ１４への伝送を誘発しうる。
また、場所Ｆは、各割り込み源と１対１に対応する。

【００２７】また、割り込み管理論理３８には、グルー
プフラグレジスタ（「グループレジスタ」とも呼ばれ
る）４４が含まれている。グループレジスタ４４は、ｍ
個のフラグ記憶場所ＧＦを有している。ここで、ｍは、
２より大きいか、又は２に等しい整数である。ｍ個の場
所ＧＦの各々に関し、割り込み管理論理３８は、また、
対応する関連づけレジスタ４６及びＯＲゲート４８を持
っている。関連づけレジスタ４６の各々は、割り込みレ
ジスタ４２の各記憶場所Ｆと数が等しいプログラマブル
な記憶場所ＰＬを持っている。関連づけレジスタ４６の
各々について、その記憶場所ＰＬは、割り込みレジスタ
４２の記憶場所Ｆと１対１に対応するように、以下の説
明のごとく接続されている。

【００２８】ＯＲゲート４８の各々は、割り込みレジス
タ４２（及び各関連づけレジスタ４６）が持つ記憶場所
の数と同数の入力を持っている。また、ＯＲゲート４８
の各々に関連して２入力／１出力のＡＮＤゲートのグル
ープ５０が存在する。ＡＮＤゲートのグループの各々
は、割り込みレジスタ４２（及び各関連づけレジスタ４
６）が持つ記憶場所の数と同数のＡＮＤゲートでできて
いる。その各ＡＮＤゲートの出力は、対応するＯＲゲー
トの各入力に接続されている。該グループの各ＡＮＤゲ
ートの一方の入力は、割り込みレジスタ４２の各記憶場
所Ｆに接続され、各ＡＮＤゲートの他方の入力は、グル
ープのＯＲゲート４８に対応する関連づけレジスタ４６
の対応する記憶場所ＰＬに接続されている。

【００２９】グループレジスタ４４の記憶場所ＧＦの各
々は、バス３４を介してプロセッサ１４により、例え
ば、割り込みレジスタ４２の記憶場所Ｆをプロセッサ１
４がリードするような方法で、リードされることができ
る。加えて、プロセッサ１４は、各関連づけレジスタ４
６の記憶場所ＰＬの各々をプログラム（すなわち、値
「１」にセット、又は値「０」にリセット）することが
できるように、関連づけレジスタ４６の各々にバス３４
を介して接続される。

【００３０】バス３４は、アドレスライン及びデータラ
インの両方を含み、また、場合しだいでは、プロセッサ
１４によるリード又はプログラムのために各レジスタを
選択すべく、アドレスをデコードするデコード回路等を
レジスタ４０、４４、又は４６の各々が含むことを理解
すべきである。図からわかるように、プログラマブルな
関連づけレジスタ４６によって、割り込み源のグループ
を形成し、割り込み源間の優先順位を確立する上で、大
きな柔軟性が得られる。この柔軟性は、割り込み源をグ
ループ化し、割り込み優先順位を適応的にすなわち「オ
ンザフライ(on-the-fly)」で確立する目的のために使用
することができ、割り込みの適応性あるグループ化の詳
細な例を以下に説明するが、まず最初に、割り込みのグ
ループ化が必ずしも適応性あるものではないより一般的
な例を、図３を参照しつつ与えることとする。

【００３１】割り込み処理オーバヘッドを低減するため
の割り込みの静的グループ化 この一般的な例のために、２ｍ個の割り込み源に対応し
て、割り込みレジスタ４２には２ｍ個の記憶場所がある
と仮定する。この例によれば、割り込み源のより効率的
な決定を促進するために、割り込み源を各々２つの割り
込み源のｍグループに分割する。その場合、デバイス初
期化手続き中に、例えば、関連づけレジスタ４６−１の
最初の２つの場所ＰＬに値「１」を格納するように、プ
ロセッサ１４からの信号をプログラムすることによって
セットし、レジスタ４６−１の他の場所ＰＬには「０」
を格納するようにプログラムすることができる。その結
果、割り込みレジスタ４２の最初の２つの記憶場所Ｆに
よって表される２つの割り込み源は、グループレジスタ
４４の記憶場所ＧＦ−１によって表される最初のグルー
プに割り当てられる。同様に、関連づけレジスタ４６−
２の第２番目の２つの場所ＰＬは、「１」にセットさ
れ、レジスタ４６−２の残りの場所は、「０」にリセッ
トされる。そうして、記憶場所Ｆの第２番目の２つによ
って表される、割り込み源の第２の対は、グループレジ
スタ４４の場所ＧＦ−２によって表されるグループと関
連づけられる。このパターンは、残りの関連づけレジス
タ４６を通して続けられるので、割り込み源の各続きの
対は、対応する割り込みグループにグループ化される。
このアプローチによれば、割り込み信号がライン２６上
で受信されるとき、プロセッサ１４は、レジスタ４４を
リードすることによって、現割り込みを発した割り込み
源を含むのはどのグループかを識別する。この決定に基
づいて、プロセッサ１４は、レジスタ４４をリードする
ことによって識別されたグループに対応する２つの場所
Ｆのうちの１つをチェックし、次いで必要であれば他の
１つをチェックする。その結果、必要なレジスタチェッ
クの平均数（割り込み源間で割り込みがランダムに発生
すると仮定する）は、２ｍ個の割り込み源についてグル
ープ化をしないとした場合のｍ＋１／２（＝（２ｍ＋
１）／２）に代わって、１＋（ｍ＋１）／２となる。こ
の結果、割り込み処理において応答時間が改善され、オ
ーバヘッドが低減される。例えばｍ＝８とした場合、レ
ジスタチェックの平均数は、割り込み当たり８．５に代
わって、割り込み当たり５．５となる。

【００３２】関連づけレジスタ４６のプログラム可能性
(programmability) は、従来技術の割り込みグループ化
回路に比して顕著な利益を提供する。例えば、図２及び
図３の割り込み管理論理３８によれば、割り込みグルー
プ化及び優先順位の再定義は、グループ化ハードウェア
の再設計及び交換をすることなしに、ソフトウェアの更
新によって達成することができる。このことは、プログ
ラムのアップグレードが必要となるときに特に有用とな
るであろうし、又は割り込みを再グループ化し若しくは
再優先順位づけすることによって促進されるであろう。

【００３３】効率をより大きくするための割り込みの適
応性あるグループ化 作動条件に基づいて割り込み源間のグループ化及び優先
順位を適応的に確立することによって、さらに大きな利
益を達成することができる。例えば、知られているか、
又は予想される割り込みについてのシーケンス又はパタ
ーンに基づいて、グループ化及び優先順位を確立するこ
とができる。実際、特定の割り込み源が次の割り込み信
号を発するだろうと、ディスクドライブコントローラ１
０が「予想する」ように、プロセッサ１４は関連づけレ
ジスタを４６をプログラムすることができる。次の割り
込みが起こるとき、その「予想」は迅速に確認され、次
いで予想された割り込みは、非常に迅速にかつ最小限の
オーバヘッドで処理されることができる。他の割り込み
源のチェックは、最小限に抑えることができる。

【００３４】ディスクドライブコントローラ１０のある
作動モードにおいては、割り込み源の所定のシーケンス
で割り込みが受信されると予想することができる。その
ようなモードの１つは、ディスクドライブコントローラ
１０がＳＣＳＩバス１２を介して接続されるホストコン
ピュータの１つ又は他のものが、例えばデータリードオ
ペレーション（すなわち、ディスクからデータをリード
すること）のために、ディスクドライブコントローラ１
０によって制御される特定のディスクドライブを選択す
るときに起こる。

【００３５】典型的なリードフロムディスクオペレーシ
ョン かかるリードフロムディスクオペレーションは、コント
ローラ１０（図１）によって制御されるディスクドライ
ブの選択を表示するＳＣＳＩバス１２上の信号をホスト
がアサート(assert)するときに始まる。その信号に応答
して、ＳＣＳＩインタフェース回路２４の制御論理３６
は、その「選択された」割り込み源に対応する割り込み
源信号を発生させる。したがって、割り込みレジスタ４
２のその対応する記憶場所Ｆは、値「１」にセットされ
る。次いで、プロセッサ１４は、その「選択された」割
り込みに応答して適当な割り込み処理ルーチンを実行し
（このことに関する割り込み源決定、及びこのリードオ
ペレーションの説明において議論される他の割り込みの
詳細は、以下で与えられる）、そして、インタフェース
回路２４は、選択したホストとともに通常の「ハンドシ
ェイク(hand shake)」手順を実行し、次いで、コマンド
を構成するデータのバイト数を受信する。そのホストか
らＳＣＳＩバスを介してデータを受信するのが完了する
と、制御論理３６は、「転送完了(transfer done) 」割
り込みを発生させ、これをプロセッサ１４は、例えば受
信されたコマンドバイトをリードすることによって認識
する。受信されたコマンドバイトが後続の更なるバイト
を表示するならば、プロセッサは、インタフェース回路
２４が追加のバイトを受信するのに利用できるままであ
るように制御する。コマンドバイトの全てが受信された
とプロセッサ１４によって決定され、それらのコマンド
バイトがこの場合の仮定として「リードフロムディス
ク」コマンドであると認識されるときには、プロセッサ
１４は、インタフェース回路２４を活性化し、コントロ
ーラ１０がＳＣＳＩバス１２から切り離されるべきであ
ることを選択ホストと通信する。インタフェース回路２
４がこの通信を送った後には、制御論理３６は、プロセ
ッサ１４によって認識される「転送完了」割り込みを発
生させる。次いで、ＳＣＳＩバス１２がコントローラ１
０から切り離され、この状態を検出して、制御論理３６
は「切り離し(disconnected)」割り込みを発生させ、こ
の割り込みは、プロセッサ１４が、例えば、ディスクド
ライブコントローラ１０によって制御されるディスクか
らの、要求されるデータの物理的リードを監督すること
によって処理される。

【００３６】ディスクからの物理的リードが完了する
と、プロセッサ１４は、インタフェース回路２４に対
し、ホストとの通信を要求するよう命令する。この要求
に応答して、ホストは、ディスクドライブコントローラ
１０との通信のためにＳＣＳＩバス１２を占有し、ディ
スクドライブコントローラ１０を再選択するメッセージ
を送信する。これが起こると、インタフェース回路２４
の制御論理３６は、「再選択完了(reselect complete)
」割り込みを発生させ、この割り込みは、プロセッサ
１４が、通常のＤＭＡ手順によりホストへのデータ転送
を開始することによって処理される。このホストへのデ
ータ転送が完了すると、制御論理３６は、プロセッサ１
４によって認識されるべき「転送完了」割り込みを引き
起こす。次いで、プロセッサ１４は、状態「良好(goo
d)」がホストに通信されるべきことを指示する。この状
態「良好」の通信が完了すると、「転送完了」割り込み
が、制御論理３６によって発生せしめられ、プロセッサ
１４によって処理される。プロセッサ１４は、インタフ
ェース回路２４を介してホストに「完了」メッセージを
送信する。この「完了」メッセージの送信が完了する
と、制御論理３６は、「転送完了」割り込みを発生さ
せ、この割り込みに対し、プロセッサ１４は、ＳＣＳＩ
バス１２を開放するようインタフェース回路２４に命令
することによって応答する。ＳＣＳＩバス１２が開放さ
れたときには、制御論理３６は、プロセッサ１４によっ
て処理されるべき「バスフリー(bus free)」割り込みを
発生させる。

【００３７】前述の説明からわかるように、リードフロ
ムディスクオペレーション中に発生する割り込みのタイ
プを予測することが可能であるばかりでなく、これらの
割り込みの順序を予測することも可能であり、かくし
て、１つの割り込みが起こったときには、プロセッサ１
４は、次の割り込みが何であるかを予想するようプログ
ラムされることができる。例えば、上述のオペレーショ
ンの後半部分を要約すると、「切り離し」割り込みの後
には、次の割り込みが「再選択完了」であろうことが予
想できる。この「再選択完了」割り込み後には、３つの
連続する「転送完了」割り込みが予想可能である。その
３つの「転送完了」割り込みのうちの最後のものの後に
は、「バスフリー」割り込みを予想することができる。

【００３８】本発明の好ましい実施例においては、処理
されている現行の割り込みに基づいて起こりそうな次の
割り込みを予測可能であるという利益を得るために、デ
ィスクドライブコントローラ１０の作動状態に応じて、
各割り込み源が適応的にすなわち「オンザフライ」でグ
ループ化される。より詳細には、現行の割り込みを処理
している割り込み処理ルーチンが、割り込みの２つのグ
ループが形成されるように、関連づけレジスタ４６を再
プログラムすることを含む。すなわち、第１の優先順位
グループは、現在処理されている割り込みに続いて起こ
ることが予想されうる次の割り込みである単一の割り込
みのみを有し、割り込みの第２のグループは、可能な他
の全ての割り込み源を含む。この実施例においては、割
り込み源の２つのグループのみ形成すべきであるため、
関連づけレジスタ４６を２つの関連づけレジスタ４６−
１及び４６−２のみで形成し、グループレジスタ４４が
２つの記憶場所ＧＦ−１及びＧＦ−２のみ持つようにす
ればよいことが認識されるであろう。同様に、この場合
では、単に２つのＯＲゲート４８−１及び４８−２と、
単に２つのＡＮＤゲートグループ５０−１及び５０−２
が存在するであろう。

【００３９】さらに、第１のグループが１つの割り込み
のみで形成される一方、第２のグループには他の全ての
割り込みが割り当てられるように調整するために、次の
予想される割り込みに対応する関連づけレジスタ４６−
１の記憶場所ＰＬのうちの単一個のみ「１」にセットさ
れ、関連づけレジスタ４６−１の他の記憶場所の全ては
「０」にリセットされる。また、関連づけレジスタ４６
−２は、次の予想される割り込み源に対応する記憶場所
ＰＬが「０」にリセットされ、他の全ての記憶場所ＰＬ
が「１」にセットされるように、プログラムされる。

【００４０】関連づけレジスタを適応的にプログラムし
た割り込み処理 次に、プロセッサ１４によって実行される割り込み処理
ルーチンであって割り込み源の適応的な即ち「オンザフ
ライ」によるグループ化を備えるものを、図４を参照し
て説明する。図４のルーチンは、ライン２６上の割り込
み信号の受信によりスタートする（ステップ１００）。
最初に、その割り込みの源は、次の予想された割り込
み、すなわち単独でグループ１に割り当てられていた割
り込みである、と仮定する。さらに、ディスクドライブ
コントローラ１０は、上述したリードフロムディスクオ
ペレーションを実行する過程にあり、その特定の予想さ
れた割り込みは、そのデータをリードするオペレーショ
ンに関連して先に議論した「切り離し」割り込みであ
る、と仮定する。

【００４１】したがって、ステップ１００から始まる割
り込み処理ルーチンの手始めとして、プロセッサ１４
は、ステップ１０２において、現在処理されている割り
込みの割り込み源が、グループ１に割り当てられている
「予想された」割り込みであるかどうかを問い合わせ
る。これは、グループレジスタ４４内の場所ＧＦ−１
（即ち第１のグループフラグ）の状態をリードすること
によって達成される。先に成された仮定によれば、「切
り離し」割り込みに対応する割り込みレジスタ４２の記
憶場所Ｆは、「１」にセットされており、その記憶場所
Ｆは、関連づけレジスタ４６−１によりグループレジス
タ４４の場所ＧＦ−１とあらかじめ関連づけられてい
る。それ故、値「１」が場所ＧＦ−１に保持されてい
る。その結果、ステップ１０２においてなされた問い合
わせに対する答は肯定であり、そのため割り込み処理ル
ーチンはステップ１０４に進んで、他の割り込み源すな
わちグループ２に割り当てられたものによってもまた割
り込みがアサートされているかどうかを決定する。この
決定もまた、第２のグループフラグを表示するグループ
レジスタ４４、詳細には該レジスタの場所ＧＦ−２、を
リードすることによってなされる。グループ２に割り当
てられた割り込み源（すなわち、予想された割り込み源
「切り離し」以外の割り込み源）がどれもアサートされ
ていないと仮定すると、当該ルーチンは、ステップ１０
６に進み、そこでプロセッサ１４は当該割り込みを処理
する。プロセッサ１４は、「切り離し」割り込みがグル
ープ１に割り当てられた唯一の割り込み源であることを
「知っている」ため、割り込みレジスタ４２をチェック
する必要はない。

【００４２】先に述べたように、「切り離し」割り込み
の処理は、この場合、ディスクからの物理的リードを実
行すること、次いで当該データリードを要求したホスト
との通信を要求するようインタフェース回路２４に命令
すること、を誘発する。それから割り込み処理ルーチン
は、ステップ１０８に進み、そこでプロセッサ１４は、
どの割り込み源が次の割り込みを発生させると予想され
るかを反映するために、関連づけレジスタ４６−１及び
４６−２を再プログラムする。前述したシーケンスによ
れば、「切り離し」後の次に予想される割り込みは、
「再選択完了」割り込みである。それ故、プロセッサ１
４は、「再選択完了」割り込み源に対応する関連づけレ
ジスタ４６−１の記憶場所ＰＬを「１」にセットし、さ
らにプロセッサ１４は、関連づけレジスタ４６−２をプ
ログラムして、「再選択完了」割り込み源に対応する記
憶場所を除く記憶場所ＰＬの全てが値「１」を有し、
「再選択完了」に対応する関連づけレジスタ４６−２の
記憶場所ＰＬが値「０」を有するようにする。

【００４３】ステップ１０８は、関連づけレジスタ４６
に関するプログラミング信号が、現在の割り込みに基づ
いて検索されるようなルックアップテーブルによって実
現可能である。

【００４４】ステップ１０８に続いて、当該割り込み処
理ルーチンは、例えば、主ライン又はモニタプログラム
へのリターンでもって終了する（ステップ１１０）。

【００４５】次に、前の仮定とは反対に、ステップ１０
０（「スタート」）にて受信された割り込みの割り込み
源が、予想された割り込み源「切り離し」ではないと仮
定しよう。この場合、ステップ１０２における問い合わ
せの答は否定となり、当該ルーチンはステップ１１２に
進み、そこで、プロセッサ１４は、割り込み状態レジス
タ４２内の記憶場所Ｆをリードして、どの１又は複数の
割り込み源が現行の割り込みを引き起こしたかを決定す
る。プロセッサは、「切り離し」割り込み源がグループ
２に現在割り当てられていないことを「知っている」の
で、「切り離し」割り込み源に対応する割り込みレジス
タ４２のフラグ場所Ｆは、チェックする必要がない。

【００４６】ステップ１１２に続くステップ１１４にお
いて、プロセッサ１４は、現行の割り込みを引き起こし
たグループ２の割り込み源を処理する。次いで、当該ル
ーチンは、ステップ１０８に進み、そのステップでプロ
セッサ１４は、適当であれば、関連づけレジスタ４６を
再プログラムして、今処理された１又は複数のグループ
２の割り込みを考慮して予想される次の割り込み源を反
映するようにする。あるときには、「切り離し」割り込
み源が次の予想される割り込みのままであり、そのため
再プログラミングが必要でないことが認識されるであろ
う。ステップ１８の後、当該ルーチンは、再び、主ライ
ンプログラムにリターンする。

【００４７】次に、グループ１に割り当てられた予想さ
れた割り込み源と、グループ２の割り込み源のうちの少
なくとも１つと、の両方がアサートされたと仮定しよ
う。

【００４８】この場合、ステップ１００におけるスター
ト後、肯定の決定がステップ１０２においてなされ、さ
らに肯定の決定がステップ１０４においてなされ、次い
で、好ましい実施例においては、当該ルーチンは、上述
のステップ１１２に進む。なぜならば、グループ２は、
どの割り込み源がグループ１に割り当てられているかに
かかわらず、常に処理されねばならない、「リセット」
割り込みのような、１又は２以上の高い優先順位の割り
込み源を含むからである。次いで、前述したように、ス
テップ１１４、１０８、及び１１０が続く。

【００４９】注目すべきことに、現行の割り込みの性質
のような作動状態に応じて関連づけレジスタ４６を再プ
ログラムすることによって、次に予想される割り込み源
を、通常、グループ１に割り当てることが可能となる。
次いで、このことは、ディスクドライブコントローラ１
０の通常作動中の割り込み処理におけるオーバヘッドを
最小限に抑え、作動プログラムの効率全体を増大せしめ
る。

【００５０】図４の割り込み処理ルーチンに対する多数
の変形が明らかとなろう。例えば、グループ１に割り当
てられる割り込み源に絶対的な優先順位を割り当てるこ
とが望まれるならば、ステップ１０２における肯定の決
定を、直接ステップ１０６に導き、ステップ１０２にお
ける決定が否定であるときのみ、グループ２の割り込み
源をチェックし処理するようにすることができる。

【００５１】また、ステップ１０２及び１０４の順序を
逆にしたり、及び／又は、ステップ１０２及び１０４の
双方における否定の決定が直接ステップ１１０（主ライ
ンプログラム）に至り、事実上、当該ルーチンを誘発し
た割り込み信号を擬似的なものとみなすように、図４の
ルーチンを調整したりすることも考察されるであろう。

【００５２】例えばグループ２に割り当てられてもよい
高い優先順位の割り込みの例は、「パリティエラー検
出」、「フェーズエラー検出」、又は「ホストからのア
テンション」である。「ホストからのアテンション」
は、ディスクドライブコントローラ１０にメッセージを
送りたいとホストコンピュータが望むことを示すもので
ある。これらの割り込み源の重要性は、当業者に知られ
ており、そのため、さらに説明する必要はないであろ
う。

【００５３】ある種の割り込みは、割り込みレジスタ４
２の対応する記憶場所Ｆの出力を、ＯＲゲート４８−２
の対応する入力に、単純にハード的に布線することによ
って、グループ２に「永久的に」割り当ててもよいこと
に注目すべきである。この場合、ＡＮＤゲートのグルー
プ５０−２から対応するＡＮＤゲートを省略でき、か
つ、関連づけレジスタ４６−２の対応する場所ＰＬを、
省略するか、又はプロセッサ１４による関連づけレジス
タ４６−２のプログラミングによって「ドントケア(do
n't care)」とすることができる。もちろん、その記憶
場所Ｆの出力をＯＲゲート４８−２の入力に直接ハード
的に布線する代わりに、記憶場所Ｆの出力を、対応する
ＡＮＤゲートの両入力に結合することも可能である。

【００５４】関連づけレジスタの使用による割り込みの
マスキング 割り込みのマスキングは、よく知られた概念であり、割
り込み状態レジスタ４２の上流側にマスクレジスタ及び
関連する論理ゲートを加えることで、図３に示す割り込
み管理論理３８に容易に含ませることが可能である。例
えば、Rodnay Zaks による"Microprocessors, From Chi
ps to Systems"( 第３版、Sybex, 1980)の第１４８頁に
示される回路装置を利用することができる。

【００５５】割り込みのマスキングについての他のアプ
ローチを、マスクレジスタを使用することなく、割り込
み管理論理３８に適用することができることに注目すべ
きである。このアプローチによれば、割り込みレジスタ
４２ではなくグループレジスタ４４からライン２６が取
り出され、場所ＧＦの１又は２以上がセットされるとき
に、割り込み要求信号が発生せしめられる。さらに、割
り込み源の所与の１つをマスクすることが要求されると
きには、プロセッサ１４は、関連づけレジスタ４６にプ
ログラミング信号を送って、関連づけレジスタ４６の全
ての中でマスクされるべき割り込み源に対応する場所Ｐ
Ｌに「０」を格納するようにする。換言すれば、マスク
されるべき割り込み源を、単純に全てのグループから省
略する。もちろん、このマスキングのアプローチは、同
時に２以上の割り込み源に適用できるであろうし、事
実、全ての関連づけレジスタ４６の全ての場所ＰＬに０
を格納することによって、全ての割り込みをマスクする
ことができるであろう。

【００５６】また、注目すべきことに、関連づけレジス
タ４６のプログラミングを通して割り込みをマスクする
ことが要求されない場合でさえも、割り込みレジスタ４
２ではなくグループレジスタ４４から、ライン２６が発
するようにして、割り込み要求信号を発生させること
は、依然として可能である。

【００５７】再び図１を参照すると、３つの割り込み要
求端子ＩＮＴ１、ＩＮＴ２、及びＩＮＴ３を有するもの
としてプロセッサ１４が示されていることを思い起こす
であろう。しかしながら、実際には、プロセッサ１４
は、３よりも多くの又は少ない割り込み要求端子を持つ
ことがありうること、並びに、割り込み要求端子の１つ
が、サーボ制御回路２０、リード／ライト回路２２、及
びＳＣＳＩインタフェース回路２４のうちの２つ又は全
てによって共用されてもよいこと、が理解されるであろ
う。割り込み要求端子をこれらの回路のうちの２つまた
はそれ以上によって共用する場合には、図３に示したも
のと類似した割り込み管理回路を、割り込み源を管理す
ること、並びに共用される割り込み要求端子を共用する
各回路の全てから発する割り込み源の優先順位づけ及び
グループ化を制御すること、に使用することができる、
ということが認識されるであろう。また、代替として、
図２及び図３の割り込み管理回路３８に類似した割り込
み管理回路を、回路２０及び２２が含んでもよいことが
認識されるであろう。

【００５８】ディスクドライブコントローラにおいて具
体化された本発明を説明してきたが、本発明が、他の多
くのタイプのプロセッサ制御システムに適用可能であ
り、特に、プロセッサ回路パッケージ上の共通割り込み
要求信号端子を多数の割り込み源が共用するシステムに
適用可能であることを理解すべきである。本発明は、所
定の割り込みのシーケンスが経験されるシステムにおい
て、特に有益である。

【００５９】上記した本発明の説明は、例示的なもので
あり、限定的なものではない。記載した実施例における
様々な変更及び変形が、当業者に起こりうるものであ
り、それらは、本発明の精神又は範囲から逸脱すること
なしになされうるものである。

【００６０】「グループ」という語が特許請求の範囲に
おいて使用されるとき、単一の割り込み源のみを有する
かもしれないグループを含むことを理解すべきである。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
前述した従来技術に係る問題を消去し又は軽減する方法
及び装置が提供される。すなわち、従来の装置及び方法
よりも平均的に、より迅速に割り込み処理ルーチンをプ
ロセッサが実行するように、割り込み源をグループ化
し、割り込み源間の優先順位を割り当てる上での、柔軟
性及び効率性が向上せしめられる、という効果がある。

【図面の簡単な説明】

【図１】本発明の装置及びを具体化するディスクドライ
ブ制御装置の電子構成部品の略ブロック図である。

【図２】図１のディスクドライブコントローラの一部で
あるバスインタフェース回路の略ブロック図である。

【図３】図２のバスインタフェース回路の一部である割
り込み管理回路の論理回路図である。

【図４】割り込み要求信号の受信時に、図１のディスク
ドライブコントローラのプロセッサによって実行される
ソフトウェアルーチンを示すフローチャートである。

【符号の説明】

１０…ディスクドライブコントローラ １２…ＳＣＳＩバス １４…プロセッサ １６…デバイスバス １８…プログラムメモリ ２０…サーボ制御回路 ２２…リード／ライト回路 ２４…ＳＣＳＩインタフェース回路 ２６，２８，３０…割り込み要求ライン ３２…バス管理論理 ３４…バス回路 ３６…制御論理 ３８…割り込み管理論理 ４０，４１…ライン ４２…割り込み状態レジスタ ４４…グループフラグレジスタ ４６…関連づけレジスタ ４８…ＯＲゲート ５０…ＡＮＤゲートのグループ

Claims (19)

【特許請求の範囲】
1. 【請求項１】 複数の割り込み源から割り込み信号を受
   信するデータ処理システムにおいて、前記割り込み源間
   の優先順位を確立する方法であって、 前記データ処理システムによってそのとき示される作動
   状態の関数として、前記割り込み源の少なくとも１つを
   第１の優先順位グループに割り当てるステップと、 残りの割り込み源を少なくとも第２の優先順位グループ
   に割り当てるステップと、 を具備してなる割り込み源間の優先順位確立方法。
2. 【請求項２】 前記割り込み源の各々に対応する複数の
   記憶場所を含む割り込みレジスタを提供するステップ
   と、 複数の記憶場所を含むグループレジスタを提供するステ
   ップと、 を更に具備し、 前記割り込み源の少なくとも１つを第１の優先順位グル
   ープに割り当てる前記ステップは、前記割り込みレジス
   タの前記記憶場所の１つを前記グループレジスタの前記
   記憶場所の１つと効果的に結合することを含む、請求項
   １に記載の方法。
3. 【請求項３】 前記グループレジスタの前記記憶場所と
   数が等しくかつ１対１に対応する複数の関連づけレジス
   タを提供するステップ、を更に具備し、 前記割り込みレジスタの前記記憶場所の１つを前記グル
   ープレジスタの前記記憶場所の１つと前記効果的に結合
   することは、前記グループレジスタの前記記憶場所の前
   記１つに対応する前記関連づけレジスタの１つにプログ
   ラミング信号を送信することを含む、 請求項２に記載の方法。
4. 【請求項４】 前記複数の関連づけレジスタは２つの関
   連づけレジスタからなり、前記グループレジスタの前記
   複数の記憶場所は２つの記憶場所からなり、前記割り込
   みレジスタの前記記憶場所の前記１つは前記グループレ
   ジスタの前記記憶場所の前記１つと効果的に接続されて
   いる前記割り込みレジスタの前記記憶場所の１つのみで
   ある、請求項３に記載の方法。
5. 【請求項５】 前記関連づけレジスタの各々は、前記割
   り込みレジスタの前記複数の記憶場所と数が等しい複数
   の記憶場所を含む、請求項３に記載の方法。
6. 【請求項６】 前記データ処理システムは、前記複数の
   割り込み源の特定の１つから、所定のシーケンスで、複
   数の割り込み信号が受信される作動モードを有し、 前記割り込み源の少なくとも１つを第１の優先順位グル
   ープに割り当てる前記ステップは、前記所定のシーケン
   スで受信される前記複数の割り込み信号の現在の１つに
   前記データ処理システムが応答するときに実行され、 前記割り当てステップにおいて前記第１の優先順位グル
   ープに割り当てられる前記割り込み源の前記１つは、前
   記所定のシーケンスにおける前記現在の１つの後の次の
   割り込み信号である、 請求項１に記載の方法。
7. 【請求項７】 前記第１の優先順位グループは、それに
   割り当てられた単一の割り込み源からなる、請求項１に
   記載の方法。
8. 【請求項８】 種々の時刻にて種々の作動状態を示し、
   複数の割り込み源から割り込み信号を受信するデータ処
   理システムにおいて、前記割り込み源間の優先順位を確
   立する方法であって、 前記割り込み源の各々に対応する複数の記憶場所を含む
   割り込みレジスタを提供するステップと、 複数の記憶場所を含むグループレジスタを提供するステ
   ップと、 前記グループレジスタの前記記憶場所と数が等しく１対
   １に対応する複数のプログラマブル関連づけレジスタを
   提供するステップと、 前記割り込みレジスタの前記記憶場所の各々が前記グル
   ープレジスタの前記記憶場所の各々と関連づけられ、か
   つ、前記グループレジスタの前記記憶場所の少なくとも
   １つがそれと関連づけられた前記割り込みレジスタの前
   記記憶場所の複数個を有するように、前記関連づけレジ
   スタを初期プログラミングするステップと、 前記割り込みレジスタ及びグループレジスタの前記記憶
   場所間で、前記初期プログラミングステップにてなされ
   た関連づけを変更するように、そのとき前記データ処理
   システムによって示される作動状態に基づいて前記関連
   づけレジスタを再プログラミングするステップと、 を具備してなる割り込み源間の優先順位確立方法。
9. 【請求項９】 前記関連づけレジスタを再プログラミン
   グする前記ステップは、前記割り込み信号の１つに応答
   するときに、前記データ処理システムによって実行され
   る、請求項８に記載の方法。
10. 【請求項１０】 前記グループレジスタの前記複数の記
    憶場所は、２つの記憶場所であって、その１つが第１の
    優先順位グループに対応し、他方が第２の優先順位グル
    ープに対応するものからなり、 前記複数の関連づけレジスタは、２つの関連づけレジス
    タからなり、 前記初期プログラミングステップにおいては、前記割り
    込みレジスタの前記記憶場所のうちの第１のもののみ
    が、前記第１の優先順位グループに対応する前記記憶場
    所と関連づけられ、前記割り込みレジスタの他の全ての
    記憶場所は、前記第２の優先順位グループに対応する前
    記記憶場所と関連づけられ、 前記再プログラミングステップにおいては、前記割り込
    みレジスタの前記記憶場所のうちの第２のものが、前記
    第１の優先順位グループに対応する前記記憶場所と関連
    づけられ、前記割り込みレジスタの他の全ての記憶場所
    は、前記第１のものを含め、前記第２の優先順位グルー
    プに対応する前記記憶場所と関連づけられる、 請求項８に記載の方法。
11. 【請求項１１】 データ処理システムであって、 複数の割り込み源から発する割り込み信号を受信しかつ
    処理するプロセッサ手段と、 前記割り込み源を示す各割り込み源信号を受信しかつ記
    憶する割り込みレジスタ手段と、 前記プロセッサ手段からのプログラミング信号に応じ
    て、前記割り込み源のグループを確立する関連づけ手段
    と、 前記関連づけ手段に応答して、複数のグループ信号であ
    って、その各々が、割り込み源の前記グループの対応す
    る１つの少なくとも１つの割り込み源からの割り込み源
    信号の前記割り込みレジスタ手段における記憶を示すも
    の、を受信しかつ記憶するグループレジスタ手段と、 前記割り込みレジスタ手段が割り込み源信号を受信する
    ときに、前記プロセッサ手段に割り込み信号を送信する
    手段と、を具備し、 前記プロセッサ手段は、前記関連づけ手段が、前記デー
    タ処理システムの作動状態に基づいて前記割り込み源の
    前記グループを確立するように、前記関連づけ手段に前
    記プログラミング信号を送るようプログラミングされ
    る、 データ処理システム。
12. 【請求項１２】 前記プロセッサ手段は、前記割り込み
    源の前記グループが前記データ処理システムの作動中に
    変更されるように、前記関連づけ手段にプログラミング
    信号を送るようプログラミングされる、請求項１１に記
    載のデータ処理システム。
13. 【請求項１３】 前記割り込みレジスタ手段は、前記割
    り込み源と１対１に対応する複数の記憶場所を含み、前
    記プロセッサ手段は、前記送信手段からの前記割り込み
    信号の受信に対して、 前記送信手段が前記割り込み信号を送信して応答した特
    定の割り込み源を含むグループを識別するために、前記
    グループレジスタ手段をリードすることと、 前記識別されたグループに含まれる割り込み源に対応す
    る前記割り込みレジスタ手段の記憶場所のみリードする
    ことによって、前記特定の割り込み源が前記複数の割り
    込み源のうちのどれであるかを識別することと、 前記識別された割り込み源から発する割り込みを処理す
    る所定のルーチンを実行することと、 前記特定の割り込み源の前記識別に基づいて、前記関連
    づけ手段にプログラミング信号を送信することと、 によって応答するようプログラミングされる、請求項１
    ２に記載のデータ処理システム。
14. 【請求項１４】 前記割り込みレジスタ手段は、前記割
    り込み源と１対１に対応する複数の記憶場所を含み、 前記グループレジスタ手段は、前記割り込み源の前記グ
    ループと１対１に対応する複数の記憶場所を含み、 前記関連づけ手段は、前記グループレジスタ手段の前記
    複数の記憶場所と数が等しい複数の関連づけレジスタを
    含む、請求項１１に記載のデータ処理システム。
15. 【請求項１５】 前記関連づけ手段は、前記関連づけレ
    ジスタの各々に接続され、前記グループ信号を生成すべ
    く、前記関連づけレジスタに記憶された信号と、前記割
    り込みレジスタ手段の前記記憶場所に記憶された信号
    と、をゲートする各ゲート手段を含む複数のゲート手
    段、を更に含む、請求項１４に記載のデータ処理システ
    ム。
16. 【請求項１６】 前記関連づけレジスタの各々は、前記
    割り込みレジスタ手段の前記記憶場所と数が等しい複数
    の記憶場所を有する、請求項１５に記載のデータ処理シ
    ステム。
17. 【請求項１７】 前記関連づけ手段によって確立される
    前記割り込み源の前記グループは、第１の優先順位グル
    ープと第２の優先順位グループとからなり、前記第１の
    優先順位グループは、前記割り込み源のうちの単一個か
    らなり、前記第２の優先順位グループは、前記割り込み
    源の残りの全てからなり、 前記プロセッサ手段は、前記送信手段からの前記割り込
    み信号の受信に対して、前記第１の優先順位グループに
    対応するグループ信号が、前記グループレジスタ手段に
    記憶されているかどうかを決定し、記憶されていれば、
    前記割り込みレジスタ手段をリードすることなく、前記
    割り込み源の前記単一個から発する割り込みを処理する
    所定のルーチンを実行することによって、応答するよう
    プログラミングされている、 請求項１１に記載のデータ処理システム。
18. 【請求項１８】 前記プロセッサ手段は、また、前記送
    信手段からの前記割り込み信号の受信に対して、前記第
    ２の優先順位グループに対応するグループ信号が、前記
    グループレジスタ手段に記憶されているかどうかを決定
    することによって、応答する、請求項１７に記載のデー
    タ処理システム。
19. 【請求項１９】 前記割り込み源の前記単一個から発す
    る割り込みを処理する前記所定のルーチンは、前記第２
    の優先順位グループの前記割り込み源の１つが、前記割
    り込み源の前記単一個の場所の前記第１の優先順位グル
    ープに再割り当てされ、前記割り込み源の前記単一個が
    前記第２の優先順位グループに再割り当てされるよう
    に、前記関連づけ手段にプログラミング信号を送ること
    を含む、請求項１７に記載のデータ処理システム。