JPH02126641A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02126641A JPH02126641A JP28057088A JP28057088A JPH02126641A JP H02126641 A JPH02126641 A JP H02126641A JP 28057088 A JP28057088 A JP 28057088A JP 28057088 A JP28057088 A JP 28057088A JP H02126641 A JPH02126641 A JP H02126641A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- aluminum wiring
- semiconductor device
- wiring
- supply devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体集積回路に於ける電源の強化に関する
。
。
［従来の技術］
従来技術に於ける電源強化対策としては、主に電源供給
ラインの幅を太くする方法が使われていた。
ラインの幅を太くする方法が使われていた。
［発明が解決しようとする課題］
しかし前記の従来技術では、電源供給ラインの面積が大
きくなる為、その周囲のパターン設計に影響を及ぼした
り、チップサイズの肥大化につながる。
きくなる為、その周囲のパターン設計に影響を及ぼした
り、チップサイズの肥大化につながる。
本発明は、従来技術の問題点を解決する為のもので、そ
の目的とするところは電源ラインの幅を変えないで電源
の強化を行なうことである。
の目的とするところは電源ラインの幅を変えないで電源
の強化を行なうことである。
［課題を解決するための手段］
本発明の半導体装置は、
α） 多層配線構造を有する半導体装置に於いて、
ｈ） 少なくとも２つの電源供給装置を具備しＣ）
２つ以上の電源供給装置が絶縁膜を介して、異なる配線
層上に平行かつ上下に配置され、ｄ） かつ前記２つの
電源供給装置が、コンタクト・ホールによって接続され
ていることを特徴とする。
２つ以上の電源供給装置が絶縁膜を介して、異なる配線
層上に平行かつ上下に配置され、ｄ） かつ前記２つの
電源供給装置が、コンタクト・ホールによって接続され
ていることを特徴とする。
［実施例コ
第１図は本発明の半導体装置の平面図、第２図は第１図
の線分Ａ−Ｂに従う断面図、第６図は第１図の線分０−
Ｄに従う断面図である。
の線分Ａ−Ｂに従う断面図、第６図は第１図の線分０−
Ｄに従う断面図である。
１は第２層目のアルミニウム配線、２は第１層目のアル
ミニウム配線である。アルミ配線１（アルミ配線２）は
酸化膜５を介してアルミ配線２（アルミ配線１）と平行
に、且つ真上に配置される為、第１図では全く重なって
いる。又アルミ配線１と２は第１．第５図に示すように
、コンタクトホール５及び４に依って接続されている。
ミニウム配線である。アルミ配線１（アルミ配線２）は
酸化膜５を介してアルミ配線２（アルミ配線１）と平行
に、且つ真上に配置される為、第１図では全く重なって
いる。又アルミ配線１と２は第１．第５図に示すように
、コンタクトホール５及び４に依って接続されている。
又、これらのアルミ配縁は、電源に接続している。
アルミ配線１（アルミ配線２）は、アルミ配線２（アル
ミ配線１）から見た場合、分割抵抗の役割を果たすこと
になる為、何らかの理由で電源間に瞬間的に大電流が流
れた場合それに伴う電位降下は小さ（なり電源の強化に
つながる。又アルミ配線１とアルミ配線２は酸化膜５を
介して、コンデンサーを形成する為、電位降下が緩和さ
れる。
ミ配線１）から見た場合、分割抵抗の役割を果たすこと
になる為、何らかの理由で電源間に瞬間的に大電流が流
れた場合それに伴う電位降下は小さ（なり電源の強化に
つながる。又アルミ配線１とアルミ配線２は酸化膜５を
介して、コンデンサーを形成する為、電位降下が緩和さ
れる。
尚、本実施例では２層配線構造を用いて説明したが、５
層以上の配線構造の場合も同様である。
層以上の配線構造の場合も同様である。
又、フンタクトホールの数に制限はない。又、配線材料
としてアルミニウムを用いたが、ポリサイド、シリサイ
ド等の導電体を使用することも可能である。
としてアルミニウムを用いたが、ポリサイド、シリサイ
ド等の導電体を使用することも可能である。
［発明の効果コ
本発明の電源供給装置を用いた場合、従来の方法に比べ
小面積で電源強化が可能であり、従って周囲のパターン
設計に対する影響が少な（、又チップサイズにも影響し
ない。
小面積で電源強化が可能であり、従って周囲のパターン
設計に対する影響が少な（、又チップサイズにも影響し
ない。
又、従来の横方向に対する方法と異なり、上下方向の場
合上下間に形成されるコンデンサーの為効率的な電源強
化が可能である。
合上下間に形成されるコンデンサーの為効率的な電源強
化が可能である。
第１図は実施例を示す平面図、第２図は第１図の線分Ａ
−Ｂに従う断面図、第５図は第１図の線分０−Ｄに従う
断面図である。 １・・・・・・・・・・・・第２層目アルミニウム配線
２・・・・・・・・・・・・第１層目アルミニウム配線
３．４・・・・・・フンタクトホール ５・・・・・・・・・・・・絶縁膜 以上
−Ｂに従う断面図、第５図は第１図の線分０−Ｄに従う
断面図である。 １・・・・・・・・・・・・第２層目アルミニウム配線
２・・・・・・・・・・・・第１層目アルミニウム配線
３．４・・・・・・フンタクトホール ５・・・・・・・・・・・・絶縁膜 以上
Claims (1)
- （１）ａ）多層配線構造を有する半導体装置に於いて、 ｂ）少なくとも２つの電源供給装置を具備しｃ）２つ以
上の電源供給装置が絶縁膜を介して、異なる配線層上に
平行かつ上下に配置され、ｄ）かつ前記２つの電源供給
装置が、コンタクト・ホールによって接続されているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28057088A JPH02126641A (ja) | 1988-11-07 | 1988-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28057088A JPH02126641A (ja) | 1988-11-07 | 1988-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126641A true JPH02126641A (ja) | 1990-05-15 |
Family
ID=17626872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28057088A Pending JPH02126641A (ja) | 1988-11-07 | 1988-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620916A (en) * | 1993-04-27 | 1997-04-15 | Intel Corporation | Method for improving via/contact coverage in an integrated circuit |
-
1988
- 1988-11-07 JP JP28057088A patent/JPH02126641A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620916A (en) * | 1993-04-27 | 1997-04-15 | Intel Corporation | Method for improving via/contact coverage in an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606845B2 (ja) | 半導体集積回路 | |
| US4631705A (en) | Semiconductor integrated circuit memory device | |
| JPS60119749A (ja) | 多層配線部材 | |
| KR930000614B1 (ko) | 반도체 집적회로장치 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JP3025357B2 (ja) | 半導体装置 | |
| JPS63208252A (ja) | 半導体装置用パツケ−ジ | |
| JPH02126665A (ja) | 半導体装置 | |
| JPH04118968A (ja) | 半導体集積回路装置 | |
| JP2697345B2 (ja) | 混成集積回路 | |
| JPH0697281A (ja) | 半導体装置の電極配線構造 | |
| JPS5845974A (ja) | サ−マルヘツド | |
| JPS63211745A (ja) | 半導体装置 | |
| JPH04260352A (ja) | 半導体集積回路装置 | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH03165037A (ja) | 半導体装置 | |
| JPH04129227A (ja) | 半導体装置 | |
| JPH01248533A (ja) | 半導体集積回路 | |
| JPH0263153A (ja) | 半導体集積回路装置 | |
| JPH04312958A (ja) | 半導体集積回路装置 | |
| JPS63137957U (ja) | ||
| JPS5978545A (ja) | 半導体集積回路 | |
| JPS59165440A (ja) | 集積回路パツケ−ジ | |
| JPS61290757A (ja) | 半導体装置 | |
| JPH01307261A (ja) | 半導体記憶装置 |