JPH06314724A - 半導体素子搭載用両面配線基板，及びそれを用いた半導 体装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、低コストで微細な回路パターンと
高い可撓性を付与することを目的とする。 【構成】 本発明の半導体素子搭載用両面配線基板，及
びそれを用いた半導体装置は、所定の位置にスルーホー
ル５等が開口されたポリイミド，ポリエチレン等の絶縁
ベースフィルム２と、絶縁ベースフィルム２の両面にス
ルーホール５等の内壁の銅膜９と同一工程で形成された
銅膜８による回路パターン１０，１１を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体素子を直接搭載で
きる両面配線構造の半導体素子搭載用両面配線基板（両
面ＣＯＦ：Chip on Film），及びそれを用いた半導体装
置に関し、特に、微細な回路パターンを有し、且つ、可
撓性に富んだ半導体素子搭載用両面配線基板，及びそれ
を用いた半導体装置に関する。

【０００２】

【従来の技術】半導体素子を搭載するキャリアとして、
ポリイミド，ポリエステル等の絶縁ベースフィルムの両
面に所定の回路パターンが形成された半導体素子搭載用
両面配線基板（両面ＣＯＦ：Chip on Film）がある。

【０００３】この半導体素子搭載用両面配線基板は、図
７の(a),(b),(c) に示すように、ベースフィルム２の両
面に銅箔３，４が設けられた２層ＣＣＬ（２metal Copp
er Clad Laminates)１にスルーホール５を開口させた
後、スルーホール５の内壁に銅膜７を施し、最後に、銅
箔３，４をエッチングしてベースフィルム２の両面に所
定の回路パターンを形成することにより構成される。

【０００４】半導体素子搭載用両面配線基板を製造する
のに２層ＣＣＬを用いる理由は、ポリイミドに対して無
電解銅めっきの密着性が非常に弱いことに起因してい
る。即ち、ポリイミド表面をめっき前にアクチベーショ
ンする技術が完全に確立されていないためである。通
常、無電解めっきはアクチベーション処理として、パラ
ジウム核を表面に植え付ける触媒付与を行うが、ポリイ
ミドはこのパラジウムとの密着性が非常に悪く、その上
にめっきされる銅無電解めっき膜は曲げ加工等で容易に
剥離してしまう。このため、表面をクロム酸溶液や過マ
ンガン酸カリウム溶液により粗にしてアンカー効果によ
り、密着性を高めることも考えられているが、未だ実用
化されていない。

【０００５】２層ＣＣＬ１は、ベースフィルム２に対し
て両面にポリイミド系の接着剤により銅箔を貼付する方
法か、或いは両面に銅を蒸着した後に電気銅めっきを施
す方法によって製造されている。接着剤によって貼付す
る方法では、接着剤の密着力が高いために密着性が非常
に優れており、また、蒸着した後に銅めっきを施す方法
では、蒸着前に酸素プラズマ法で活性化させるために密
着性が非常に優れている。これらの２層ＣＣＬの接着力
（銅とポリイミド）は５００ｇ／ｃｍの引き剥がし力を
有し、無電解銅めっき（アジチブ銅めっきともいう）と
比較すると、１０倍強の接着力を有している。

【０００６】

【発明が解決しようとする課題】しかし、従来の半導体
素子搭載用両面配線基板によると、以下の問題点を有し
ている。 (1) スルーホールの内壁に銅膜を形成する際に両面の銅
箔の表面にも銅膜が形成されるため、両面の銅層が厚く
なり、微細な回路パターンを形成することができなくな
る。具体的に説明すると、通常、２層ＣＣＬの銅箔は１
８μｍの厚さであり、この上に無電解めっきを施すと銅
膜の厚さが３０μｍ近くになる。これは無電解めっき液
の供給がスルーホールの内部より表面の方が良いためで
あり、スルーホールの内壁に銅めっきを８μｍの厚さで
施そうとすると、表面は約５割増の約１２μｍの厚さと
なるためである。また、蒸着法の場合、蒸着で約０．５
μｍの厚さにし、その後、無電解銅めっきで５μｍ施す
ので、ポリイミド接着剤を用いた２層ＣＣＬより銅箔は
薄いが、やはり無電解銅めっき後に銅層が厚くなること
はまぬがれない。銅のエッチングパターンの形成におい
て、そのファインピッチ化はひとつに銅箔の厚さに依存
している。すなわち、銅箔の厚さが３０μｍの場合、パ
ターン幅５０μｍ，パターンスペース５０μｍ，故にピ
ッチ１００μｍが限界とされている。一方、銅箔の厚さ
が１２μｍの時には、パターン幅３０μｍ，パターンス
ペース３０μｍ，故にピッチ６０μｍの微細加工が可能
となる。 (2) スタート材料として２層ＣＣＬを用いるため、コス
トアップとなる。２層ＣＣＬは製造プロセス自体、接着
剤塗布，ラミネーション，アフターベーク等のプロセス
があり、それも両面同時におこなうなどのこうど技術が
必要とするため、それ自体が非常に高価である。 (3) 銅膜が厚くなるため、可撓性（フレキシブル性）に
劣る。

【０００７】従って、本発明の目的は低コストで微細な
回路パターンと高い可撓性を付与することができる半導
体素子搭載用両面配線基板を提供することである。

【０００８】

【課題を解決するための手段】本発明は上記問題点に鑑
み、低コストで微細な回路パターンと高い可撓性を付与
するため、所定の位置にスルーホール等が開口されたポ
リイミド，ポリエステル等の絶縁ベースフィルムと、絶
縁ベースフィルムの両面にスルーホール等の壁面上の銅
膜と同一工程で形成された銅膜による回路パターンを備
えた半導体素子搭載用両面配線基板を提供するものであ
る。

【０００９】また、上記目的を達成する本発明の半導体
素子搭載用両面配線基板を用いた半導体装置は、所定の
位置にスルーホール等が開口されたポリイミド，ポリエ
ステル等の絶縁ベースフィルムと、当該絶縁ベースフィ
ルムの両面に前記スルーホール等の側壁上の銅膜と同一
工程で形成された銅膜による回路パターンを備えた素子
搭載基板と、素子搭載基板上に搭載され、回路パターン
と所定の電気接続がなされた半導体素子と、回路パター
ンの端部に接続された複数のリードと、素子搭載基板，
及び半導体素子を封止するモールドレジンを備えて構成
されている。

【００１０】

【実施例】以下に、本発明の実施例を詳細に説明する。

【００１１】図１には、本発明の実施例に係る半導体素
子搭載用両面配線基板２０の断面構造が示されている。
この半導体素子搭載用両面配線基板２０は、所定の位置
にスルーホール５が形成されたポリイミド，ポリエチレ
ン等の絶縁ベースフィルム２と、絶縁ベースフィルム２
の両面に形成された回路パターン１０，１１と、スルー
ホール５の壁面に回路パターン１０，１１と同一工程で
形成された銅膜９より構成されている。

【００１２】〔実施例１〕まず、図２に示すように、厚
さ５０μｍ，幅７０ｍｍのポリイミドの絶縁ベースフィ
ルム２を用意する。そして、図３に示すように、これに
スルーホール５を順送の金型によって形成する。スルー
ホール５は、図４に示すように、絶縁ベースフィルム２
の両側の送り穴（通常のＴＡＢフィルムキャリアの２．
７９４ｍｍ角の穴で、４．７５ｍｍのピッチで形成され
る）１２と同時に形成する。このとき、スルーホール５
の直径を０．２５ｍｍにし、穴の数を内側のスルーホー
ル５が１６個、外側のスルーホール５が１６個で合計３
２個とする。

【００１３】次に、絶縁ベースフィルム２の両面に厚さ
１．０μｍで銅を蒸着し、更に、電気めっき法で７．０
μｍの厚さの銅めっきを施し、図５に示すように、絶縁
ベースフィルム２の両面に銅膜８を、また、スルーホー
ル５の壁面に銅膜９をそれぞれ同一工程で形成する。こ
のとき、スルーホール５の銅膜９の厚さは合計８μｍ
で、これに対して表面の銅膜８の厚さは１１μｍであ
る。

【００１４】最後に、銅膜８にホトレジストをコーティ
ングした後、ホトマスクを用いて投影法（１：１のプロ
ジェクターマスクを使用）により露光し、更に、現像，
及びエッチングを行って、銅膜８に所定の回路パターン
１０，１１を形成して、図１に示すような半導体素子搭
載用両面配線基板２０を得た。

【００１５】〔実施例２〕実施例１において、スルーホ
ール５の加工（順送の金型によるパンチング）の後の銅
膜８，９の形成を蒸着法のみで厚さ３．０μｍの銅を蒸
着した。蒸着方法は連続的な成膜が可能な連続送出巻取
方式の蒸着缶を用い、送り出しと巻き取りの間の蒸発源
となるボートの上を片面ずつ通過させながら表側と裏側
で計２回、蒸着を行った。このため、スルーホール５の
壁面に２回の蒸着が行なわれることになるが、銅の蒸気
がスルーホール５の壁面に回りこみ難いために結局壁面
も表面と同じ厚さの約３μｍの銅膜９が形成された。

【００１６】〔実施例３〕実施例１において、金型によ
る開口ではスルーホール５の直径として０．２５ｍｍが
限界のため、スルーホール５の開口にエキシマレーザー
を用いて、直径を０．１ｍｍとした。エキシマレーザー
による開口はマスクを用いてエキシマレーザーを面照射
し、マスクの開口部のみレーザーが通過できるようにし
た。

【００１７】〔実施例４〕実施例１において、絶縁ベー
スフィルム２にポリエステルを用いた。ガラスエポキシ
もホリイミドと同様に無電解銅めっきの密着性が悪いた
めに蒸着膜の適用が有利である。

【００１８】以上の実施例１から実施例４によって得ら
れた半導体素子搭載用両面配線基板２０によると、何れ
も絶縁ベースフィルム２の両面の銅膜形成とスルーホー
ル５の内面の銅膜形成を同時に行っているため、両面の
銅膜８の厚さを薄くすることができ、回路パターン１
０，１１の微細化が図れ、且つ、基板全体に可撓性を付
与することができる。

【００１９】図６には、上記半導体素子搭載用両面配線
基板２０とＬＳＩ素子を組み合わせた半導体装置が示さ
れている。この半導体装置は、半導体素子搭載用両面配
線基板２０の表側の回路パターン１０の所定の位置にバ
ンプ１４を介してＬＳＩ素子１３が接続されて構成され
ている。半導体素子搭載用両面配線基板２０のパターン
の形状は、表側に４００ピンのＬＳＩ素子１３を搭載す
るために４００本のインナーリードを有する微細パター
ンであり、そのうちの３２本は内側のスルーホール５を
通り、裏側の回路パターン１１につながり、更に外側の
スルーホール５を通って表側の回路パターン１０に戻っ
ている。３２本のインナーリードはＬＳＩ素子１３のグ
ランド端子に接続されており、裏側の回路パターン１１
はアース層としてＬＳＩ素子１３の直下を除くベタ配線
になっている。スルーホール５の役目は、この他に表側
の配線場所の取り合いでクロスするような場合に裏側に
引き込んでショートを防ぐ場合にも用いられる。また、
ＬＳＩ素子１３を表側，或いは裏側に数個搭載するよう
にしても良く、更に、端子を異形加工して長く伸ばし、
配線を伸ばして折り曲げる等、ＦＰＣ（Flexible Print
ed Circuit）として一部を兼ねさせることも可能であ
る。

【００２０】

【発明の効果】以上説明した通り、本発明の半導体素子
搭載用両面配線基板，及びそれを用いた半導体装置によ
ると、所定の位置にスルーホール等が開口されたポリイ
ミド，ポリエステル等の絶縁ベースフィルムと、絶縁ベ
ースフィルムの両面にスルーホール等の内壁の銅膜と同
一工程で形成された銅膜による回路パターンを備えてい
るため、低コストで微細な回路パターンと高い可撓性を
付与することができる。

【図面の簡単な説明】

【図１】本発明の半導体素子搭載用両面配線基板の実施
例を示す断面図。

【図２】実施例に係る絶縁ベースフィルムを示す断面
図。

【図３】実施例に係るスルーホール開口後の絶縁ベース
フィルムを示す断面図。

【図４】実施例に係るスルーホール開口後の絶縁ベース
フィルムを示す平面図。

【図５】実施例に係る銅膜形成後の絶縁ベースフィルム
を示す断面図。

【図６】本発明の半導体装置の実施例を示す断面図。

【図７】従来の半導体素子搭載用両面配線基板を示す断
面図。

【符号の説明】

１ ２層ＣＣＬ ２ 絶縁
ベースフィルム ３，４ 銅箔 ５ スル
ーホール ６，７，８，９ 銅膜 １０，１１ 回路パターン １２ 送り
穴 １３ ＬＳＩ素子 １４ バン
プ ２０ 半導体素子搭載用両面配線基板

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定の位置にスルーホール等が開口され
   たポリイミド，ポリエステル等の絶縁ベースフィルム
   と、 前記絶縁ベースフィルムの両面に前記スルーホール等の
   側壁上の銅膜と同一工程で形成された銅膜による回路パ
   ターンを備えていることを特徴とする半導体素子搭載用
   回路基板。
2. 【請求項２】 前記回路パターンは、前記銅膜をホトプ
   ロセスを用いたケミカルエッチング等により形成される
   構成の請求項１の半導体素子搭載用回路基板。
3. 【請求項３】 前記銅膜は、蒸着銅膜と、その上面に電
   気めっき法により施された銅めっき膜より成る請求項１
   の半導体素子搭載用配線基板。
4. 【請求項４】 所定の位置にスルーホール等が開口され
   たポリイミド，ポリエステル等の絶縁ベースフィルム
   と、当該絶縁ベースフィルムの両面に前記スルーホール
   等の側壁上の銅膜と同一工程で形成された銅膜による回
   路パターンを備えた素子搭載基板と、 前記素子搭載基板上に搭載され、前記回路パターンと所
   定の電気接続がなされた半導体素子と、 前記回路パターンの端部に接続された複数のリードと、 前記素子搭載基板，及び前記半導体素子を封止するモー
   ルドレジンを備えたことを特徴とする半導体素子搭載用
   両面配線基板を用いた半導体装置。