JPH06314781A - サージ防護デバイス - Google Patents
サージ防護デバイスInfo
- Publication number
- JPH06314781A JPH06314781A JP4100233A JP10023392A JPH06314781A JP H06314781 A JPH06314781 A JP H06314781A JP 4100233 A JP4100233 A JP 4100233A JP 10023392 A JP10023392 A JP 10023392A JP H06314781 A JPH06314781 A JP H06314781A
- Authority
- JP
- Japan
- Prior art keywords
- punch
- region
- semiconductor
- semiconductor region
- suppressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 パンチスルー現象を利用し、ブレークオーバ
型のサージ防護素子において、ブレークオーバ電流や保
持電流のばらつきを抑え、サージ耐量を増す。 【構成】 第一半導体領域1と第一のpn接合を形成す
る第二半導体領域2、第二半導体領域2と第二のpn接
合を形成する第三半導体領域3、第二半導体領域とは異
なる部位で第一半導体領域1と第三のpn接合を形成す
る第四半導体領域4を有して成るサージ防護素子におい
て、第二半導体領域2を、パンチスルー生成用領域部分
21とパンチスルー抑制用領域部分22とから構成す
る。パンチスルー抑制用領域部分22は第三半導体領域
3の角部を覆うように設け、パンチスルー生成用領域部
分21はその厚みが均一となる部位に設ける。
型のサージ防護素子において、ブレークオーバ電流や保
持電流のばらつきを抑え、サージ耐量を増す。 【構成】 第一半導体領域1と第一のpn接合を形成す
る第二半導体領域2、第二半導体領域2と第二のpn接
合を形成する第三半導体領域3、第二半導体領域とは異
なる部位で第一半導体領域1と第三のpn接合を形成す
る第四半導体領域4を有して成るサージ防護素子におい
て、第二半導体領域2を、パンチスルー生成用領域部分
21とパンチスルー抑制用領域部分22とから構成す
る。パンチスルー抑制用領域部分22は第三半導体領域
3の角部を覆うように設け、パンチスルー生成用領域部
分21はその厚みが均一となる部位に設ける。
Description
【0001】
【産業上の利用分野】本発明は、雷やスイッチングサー
ジ等、各種サージ要因に基づく異常高電圧ないし異常大
電流から電気回路系を保護するサージ防護デバイスに関
する。
ジ等、各種サージ要因に基づく異常高電圧ないし異常大
電流から電気回路系を保護するサージ防護デバイスに関
する。
【0002】
【従来の技術】サージ防護デバイスと呼び得るものは、
二端子型に限定してもこれまで種々考案されてきたが、
中でも好ましくは、サージの印加によって降伏したと
き、単に素子両端電圧を一定の降伏電圧値にクランプす
るだけではなく(すなわち、単なる定電圧ダイオードで
はなくて)、素子が降伏して素子電流が流れ始めた後、
それが絶対値においてブレークオーバ電流値以上にまで
増加すると負性特性を呈してブレークオーバし、素子両
端電圧を降伏電圧よりも低いクランプ電圧に遷移させる
ことで大電流の吸収を可能としたタイプである。
二端子型に限定してもこれまで種々考案されてきたが、
中でも好ましくは、サージの印加によって降伏したと
き、単に素子両端電圧を一定の降伏電圧値にクランプす
るだけではなく(すなわち、単なる定電圧ダイオードで
はなくて)、素子が降伏して素子電流が流れ始めた後、
それが絶対値においてブレークオーバ電流値以上にまで
増加すると負性特性を呈してブレークオーバし、素子両
端電圧を降伏電圧よりも低いクランプ電圧に遷移させる
ことで大電流の吸収を可能としたタイプである。
【0003】こうしたタイプのサージ防護デバイスに
は、最初の降伏メカニズムに雪崩降伏ないしツェナ降伏
を利用するものと、パンチスルー現象を利用するものと
があるが、一般的な比較で言う限り、用いる半導体基板
の不純物濃度や抵抗率、厚味等の如何にかかわらず、相
当程度以上の幅で設計性良く任意の降伏電圧が得られる
点や、接合容量や抵抗等、種々の電気的特性を独立に設
計可能な点において、パンチスルー現象を利用するもの
の方が有利である。こうしたことから、本出願人におい
ても、これまでに、特開昭61−259501号公報,
特開昭62−65382号公報,特開昭62−6538
3号公報,特開昭62−154776号公報,等を始
め、つい最近でも、特願平2−323056号,特願平
2−325431号,特願平3−112184号,特願
平3−112185号,特願平3−238950号,等
を通じ、こうしたパンチスルー原理を利用したブレーク
オーバ型のサージ防護デバイスに対して適用可能な、種
々の観点からの改良提案をなして来た。本願発明もま
た、これまでとは別な観点に立ち、この種の素子の改良
を目指すものであるので、まず図8に即し、当該改良の
対象であるパンチスルー型サージ防護デバイスの基本的
な構造例と動作につき、説明する。
は、最初の降伏メカニズムに雪崩降伏ないしツェナ降伏
を利用するものと、パンチスルー現象を利用するものと
があるが、一般的な比較で言う限り、用いる半導体基板
の不純物濃度や抵抗率、厚味等の如何にかかわらず、相
当程度以上の幅で設計性良く任意の降伏電圧が得られる
点や、接合容量や抵抗等、種々の電気的特性を独立に設
計可能な点において、パンチスルー現象を利用するもの
の方が有利である。こうしたことから、本出願人におい
ても、これまでに、特開昭61−259501号公報,
特開昭62−65382号公報,特開昭62−6538
3号公報,特開昭62−154776号公報,等を始
め、つい最近でも、特願平2−323056号,特願平
2−325431号,特願平3−112184号,特願
平3−112185号,特願平3−238950号,等
を通じ、こうしたパンチスルー原理を利用したブレーク
オーバ型のサージ防護デバイスに対して適用可能な、種
々の観点からの改良提案をなして来た。本願発明もま
た、これまでとは別な観点に立ち、この種の素子の改良
を目指すものであるので、まず図8に即し、当該改良の
対象であるパンチスルー型サージ防護デバイスの基本的
な構造例と動作につき、説明する。
【0004】半導体ウエハないし半導体基板である第一
の半導体領域1があり、その導電型はp、nのいずれか
に設定されるが、図示の場合はn型となっている。パン
チスルー型とするには、基板1の導電型は、各領域の種
々の製造条件等に鑑みると、どちらかと言えばn型が良
い。第一半導体領域1の一方の主面側には、第二半導体
領域2、第三半導体領域3が一般に不純物の二重拡散技
術で順次形成される。第二半導体領域2は、第一半導体
領域1と第一のpn接合を形成する必要があるので、こ
の場合はp型に選ばれるが、特にパンチスルー型の場
合、少し低濃度のp型、つまりp- 型とされるのが望ま
しい。第三半導体領域3は第二半導体領域2とは逆導電
型であって、第二半導体領域2との間で第二のpn接合
を形成し、したがって図示の場合、その導電型はn型に
されるが、後述のように、当該第三半導体領域3はブレ
ークオーバ後の素子内主電流線路の一端部をも形成する
ために、望ましくは高導電率の半導体領域、すなわち高
濃度(n+)半導体領域とされる。
の半導体領域1があり、その導電型はp、nのいずれか
に設定されるが、図示の場合はn型となっている。パン
チスルー型とするには、基板1の導電型は、各領域の種
々の製造条件等に鑑みると、どちらかと言えばn型が良
い。第一半導体領域1の一方の主面側には、第二半導体
領域2、第三半導体領域3が一般に不純物の二重拡散技
術で順次形成される。第二半導体領域2は、第一半導体
領域1と第一のpn接合を形成する必要があるので、こ
の場合はp型に選ばれるが、特にパンチスルー型の場
合、少し低濃度のp型、つまりp- 型とされるのが望ま
しい。第三半導体領域3は第二半導体領域2とは逆導電
型であって、第二半導体領域2との間で第二のpn接合
を形成し、したがって図示の場合、その導電型はn型に
されるが、後述のように、当該第三半導体領域3はブレ
ークオーバ後の素子内主電流線路の一端部をも形成する
ために、望ましくは高導電率の半導体領域、すなわち高
濃度(n+)半導体領域とされる。
【0005】第一半導体領域1の他方の主面側(図中、
下側)には、第二半導体領域2と対向し、第二半導体領
域2と同一導電型で、第一半導体領域1との間で第三の
pn接合を形成する第四半導体領域4が設けられる。図
示の場合、当該第四半導体領域4内には、仮想線で示す
ように、第四半導体領域4とは逆導電型で第四半導体領
域4との間で第四のpn接合を形成し得る第五の半導体
領域5も示されているが、ここでの説明の当初は、この
第五半導体領域5はないものとして説明する。この場合
には、第四半導体領域4の不純物濃度は、必ずしも図示
のようにp- 型でなく、通常の程度の濃度であっても良
い。
下側)には、第二半導体領域2と対向し、第二半導体領
域2と同一導電型で、第一半導体領域1との間で第三の
pn接合を形成する第四半導体領域4が設けられる。図
示の場合、当該第四半導体領域4内には、仮想線で示す
ように、第四半導体領域4とは逆導電型で第四半導体領
域4との間で第四のpn接合を形成し得る第五の半導体
領域5も示されているが、ここでの説明の当初は、この
第五半導体領域5はないものとして説明する。この場合
には、第四半導体領域4の不純物濃度は、必ずしも図示
のようにp- 型でなく、通常の程度の濃度であっても良
い。
【0006】各半導体領域1,2,3,4(及び5)
は、簡単のために、本書では以下、単に「領域」と呼ぶ
が、第二領域2の表面と第三領域3の表面とに対して
は、絶縁膜6に開けた開口を介し、共通にオーミック接
触する第一のオーミック電極E1が設けられ、第四領域
4に対しては、絶縁膜7に開けた開口を介しオーミック
接触する第二のオーミック電極E2 が設けられている。
これら第一、第二の各オーミック電極E1 ,E2 から
は、それぞれ、図中では模式的に線路記号で示すように
第一、第二の素子端子T1 ,T2 が取り出され、これを
介して被保護回路を含む回路系への接続が採られる。
は、簡単のために、本書では以下、単に「領域」と呼ぶ
が、第二領域2の表面と第三領域3の表面とに対して
は、絶縁膜6に開けた開口を介し、共通にオーミック接
触する第一のオーミック電極E1が設けられ、第四領域
4に対しては、絶縁膜7に開けた開口を介しオーミック
接触する第二のオーミック電極E2 が設けられている。
これら第一、第二の各オーミック電極E1 ,E2 から
は、それぞれ、図中では模式的に線路記号で示すように
第一、第二の素子端子T1 ,T2 が取り出され、これを
介して被保護回路を含む回路系への接続が採られる。
【0007】このように、図8に示されるサージ防護デ
バイス10は、構造的に見ると、全ての領域1,2,
3,4が第一領域1の厚味方向に沿って上下の積層関係
となるし、また、後述の動作からも明らかなように、サ
ージを吸収した結果としての素子電流も、第三、第四領
域3,4間の第一領域1中を当該第一領域1の厚味方向
に流れるため、ヴァーティカル型ないし縦型と呼ばれ
る。これに対して、図示していないが、第四領域4が第
二、第三領域2,3と並設の関係で第一領域1の同じ主
面側に設けられたラテラル型ないし横型構造もある。し
かし、動作原理上においては大きな相違がないので、こ
こでは縦型構造についてのみ説明する。
バイス10は、構造的に見ると、全ての領域1,2,
3,4が第一領域1の厚味方向に沿って上下の積層関係
となるし、また、後述の動作からも明らかなように、サ
ージを吸収した結果としての素子電流も、第三、第四領
域3,4間の第一領域1中を当該第一領域1の厚味方向
に流れるため、ヴァーティカル型ないし縦型と呼ばれ
る。これに対して、図示していないが、第四領域4が第
二、第三領域2,3と並設の関係で第一領域1の同じ主
面側に設けられたラテラル型ないし横型構造もある。し
かし、動作原理上においては大きな相違がないので、こ
こでは縦型構造についてのみ説明する。
【0008】上記のような図8に示される断面構造の下
で、第一、第二素子端子T1 ,T2(第一,第二オーミ
ック電極E1 ,E2 )間にサージ電圧が印加され、それ
が第一領域1と第二領域2との間の第一のpn接合に逆
バイアスを印加する位相(図示の場合は第一素子端子T
1 側が負となる位相)で、かつ、所定の大きさ以上のも
のであると、当該第一、第二領域間のpn接合における
空乏層の上方端部が第三領域3に達してパンチスルーす
る。第二領域2が低濃度P- 型の領域であるのは、この
ときの空乏層の伸びを主として第三領域3に向けるため
である。
で、第一、第二素子端子T1 ,T2(第一,第二オーミ
ック電極E1 ,E2 )間にサージ電圧が印加され、それ
が第一領域1と第二領域2との間の第一のpn接合に逆
バイアスを印加する位相(図示の場合は第一素子端子T
1 側が負となる位相)で、かつ、所定の大きさ以上のも
のであると、当該第一、第二領域間のpn接合における
空乏層の上方端部が第三領域3に達してパンチスルーす
る。第二領域2が低濃度P- 型の領域であるのは、この
ときの空乏層の伸びを主として第三領域3に向けるため
である。
【0009】そして、上記のようなパンチスルーが生ず
る一方では、順バイアスとなっている第三のpn接合を
介し、第四領域4から第一領域1中に第一領域1にとっ
ての少数キャリアが注入されるので、これが第二領域2
で収集されて素子電流の流れ始めとなる。こうした動作
の開始電圧が、図示のサージ防護デバイスの電圧対電流
(V−I)特性例を示す図9において、電圧軸上、降伏
電圧VBRと示された点に相当する。
る一方では、順バイアスとなっている第三のpn接合を
介し、第四領域4から第一領域1中に第一領域1にとっ
ての少数キャリアが注入されるので、これが第二領域2
で収集されて素子電流の流れ始めとなる。こうした動作
の開始電圧が、図示のサージ防護デバイスの電圧対電流
(V−I)特性例を示す図9において、電圧軸上、降伏
電圧VBRと示された点に相当する。
【0010】このようにして少数キャリア流が発生した
後に、例え第二領域2と第三領域3とが第一オーミック
電極E1 により、それらの表面では互いに電気的に短絡
されていても、図9中、電流軸の正方向に急に立ち上が
る特性曲線部分に示されるように、第二領域2を介して
流れ始めて以降、増加して行く素子電流の電流値と、当
該素子電流の第二領域2内における電流経路に沿った抵
抗値との積である電圧値(電圧降下)が、第二領域2と
第三領域3とにより形成されている第二pn接合の順方
向電圧に等しくなると、このpn接合がターンオンし、
第三領域3から第二領域2に対し、第二領域2にとって
の少数キャリアの注入が起こる。この第二領域2への少
数キャリアの注入は、結果として第一、第二素子端子T
1 ,T2間に流れる素子電流のさらなる増大を招き、こ
れがまた、第四領域4から第一領域1への少数キャリア
の注入を促進するという正帰還現象を招く。したがっ
て、図9に示されている特性図で見ると、第一、第二素
子端子T1 ,T2 間を通じてブレークオーバ電流IBOと
して示された値以上の大きさの電流が流れた場合、正帰
還現象が素子内部で生じていることの表れとして負性抵
抗特性が生じ、第一、第二素子端子T1 ,T2 間に表れ
る素子両端電圧は、ブレークオーバを開始した時の電圧
値であるブレークオーバ電圧VBOよりも低く、さらには
最初に降伏を開始した時の降伏電圧VBRよりも低いクラ
ンプ電圧(ないしオン電圧)VP に移行することがで
き、これにより、素子の発熱を抑えながら大きなサージ
電流の吸収が可能となる。
後に、例え第二領域2と第三領域3とが第一オーミック
電極E1 により、それらの表面では互いに電気的に短絡
されていても、図9中、電流軸の正方向に急に立ち上が
る特性曲線部分に示されるように、第二領域2を介して
流れ始めて以降、増加して行く素子電流の電流値と、当
該素子電流の第二領域2内における電流経路に沿った抵
抗値との積である電圧値(電圧降下)が、第二領域2と
第三領域3とにより形成されている第二pn接合の順方
向電圧に等しくなると、このpn接合がターンオンし、
第三領域3から第二領域2に対し、第二領域2にとって
の少数キャリアの注入が起こる。この第二領域2への少
数キャリアの注入は、結果として第一、第二素子端子T
1 ,T2間に流れる素子電流のさらなる増大を招き、こ
れがまた、第四領域4から第一領域1への少数キャリア
の注入を促進するという正帰還現象を招く。したがっ
て、図9に示されている特性図で見ると、第一、第二素
子端子T1 ,T2 間を通じてブレークオーバ電流IBOと
して示された値以上の大きさの電流が流れた場合、正帰
還現象が素子内部で生じていることの表れとして負性抵
抗特性が生じ、第一、第二素子端子T1 ,T2 間に表れ
る素子両端電圧は、ブレークオーバを開始した時の電圧
値であるブレークオーバ電圧VBOよりも低く、さらには
最初に降伏を開始した時の降伏電圧VBRよりも低いクラ
ンプ電圧(ないしオン電圧)VP に移行することがで
き、これにより、素子の発熱を抑えながら大きなサージ
電流の吸収が可能となる。
【0011】こうしたサージ防護デバイスにより、第
一、第二素子端子T1 ,T2 を介して吸収可能な最大電
流値が一般に「サージ耐量」IPPと呼ばれ、また、ター
ンオンした素子がそのオン状態を維持するに必要な最小
の素子電流値が一般に「保持電流」IH と呼ばれる。換
言すれば、サージが消失し、保持電流IH 以上の電流が
素子内に流れなくなると素子は自己復帰(ターンオフ)
し、本説明前の状態に戻る。そのため、保持電流IH は
また、「ターンオフ電流」とも呼ばれる。
一、第二素子端子T1 ,T2 を介して吸収可能な最大電
流値が一般に「サージ耐量」IPPと呼ばれ、また、ター
ンオンした素子がそのオン状態を維持するに必要な最小
の素子電流値が一般に「保持電流」IH と呼ばれる。換
言すれば、サージが消失し、保持電流IH 以上の電流が
素子内に流れなくなると素子は自己復帰(ターンオフ)
し、本説明前の状態に戻る。そのため、保持電流IH は
また、「ターンオフ電流」とも呼ばれる。
【0012】以上は、明らかなように、吸収の対象とな
るサージの極性が特定されている素子に関するものであ
る。つまり、第一の素子端子T1 の側が負となる極性の
サージでなければ吸収することができず、その意味で、
サージに関して片極性ないし「ユニポーラ」なサージ防
護デバイスといえる。これに対し、サージの極性の如何
にかかわらず、つまりは第一、第二素子端子T1 ,T2
のいずれが負となる極性のサージであっても共に吸収可
能な「バイポーラ」サージ防護デバイスとするには、第
四領域4を第二領域2と実質的に同様の領域として構成
し(したがってその不純物濃度も図8に示しているよう
に少し低濃度のp- 型にし)、その中に第三領域3と実
質的に同様の領域として、仮想線で示されている第五領
域5を形成して、第二のオーミック電極E2 により、そ
れら第四、第五領域4,5の表面を短絡する構造とすれ
ば良い。なお、本書で言う「ユニポーラ」とか「バイポ
ーラ」とは、上述の通り、吸収の対象とするサージの極
性に関しての表現である。この約束の下、以下では特に
強調マークを付けることなく、所定の極性のサージをの
み吸収可能なサージ防護デバイスはユニポーラサージ防
護デバイスと呼び、いずれの極性のサージをも共に吸収
可能なサージ防護デバイスはバイポーラサージ防護デバ
イスと呼ぶ。
るサージの極性が特定されている素子に関するものであ
る。つまり、第一の素子端子T1 の側が負となる極性の
サージでなければ吸収することができず、その意味で、
サージに関して片極性ないし「ユニポーラ」なサージ防
護デバイスといえる。これに対し、サージの極性の如何
にかかわらず、つまりは第一、第二素子端子T1 ,T2
のいずれが負となる極性のサージであっても共に吸収可
能な「バイポーラ」サージ防護デバイスとするには、第
四領域4を第二領域2と実質的に同様の領域として構成
し(したがってその不純物濃度も図8に示しているよう
に少し低濃度のp- 型にし)、その中に第三領域3と実
質的に同様の領域として、仮想線で示されている第五領
域5を形成して、第二のオーミック電極E2 により、そ
れら第四、第五領域4,5の表面を短絡する構造とすれ
ば良い。なお、本書で言う「ユニポーラ」とか「バイポ
ーラ」とは、上述の通り、吸収の対象とするサージの極
性に関しての表現である。この約束の下、以下では特に
強調マークを付けることなく、所定の極性のサージをの
み吸収可能なサージ防護デバイスはユニポーラサージ防
護デバイスと呼び、いずれの極性のサージをも共に吸収
可能なサージ防護デバイスはバイポーラサージ防護デバ
イスと呼ぶ。
【0013】しかるに、第五領域5をも設けたバイポー
ラサージ防護デバイス構造では、これまで述べてきた所
定の極性のサージをのみ吸収するためのユニポーラサー
ジ防護デバイスに対して印加されるサージの極性が反転
し、図中、第一素子端子T1の方が正となる極性では、
第三領域3が実質的にないに等しいものとなり、これに
代わって第五領域5がこれまでの説明における第三領域
3の機能を果たし、また第四領域4が第二領域2の機能
を、そして第二領域2が第四領域4の機能を果たす。そ
のため、電圧対電流特性も、図9において第一象限に描
かれている特性が、当該図9中の原点に関し対象で、第
三象限に仮想線により描かれている履歴特性を示すもの
となる。第二領域2と第四領域4、第三領域3と第五領
域5がそれぞれ幾何的にも物性的にも、また電気特性的
にも同様の領域として製作されているならば、このとき
の降伏電圧−VBR、ブレークオーバ電圧−VBO,ブレー
クオーバ電流−IBO,保持電流−IH ,そしてクランプ
電圧−VP は、それぞれ、絶対値において第一象限にお
けるそれらの値と同じになる。
ラサージ防護デバイス構造では、これまで述べてきた所
定の極性のサージをのみ吸収するためのユニポーラサー
ジ防護デバイスに対して印加されるサージの極性が反転
し、図中、第一素子端子T1の方が正となる極性では、
第三領域3が実質的にないに等しいものとなり、これに
代わって第五領域5がこれまでの説明における第三領域
3の機能を果たし、また第四領域4が第二領域2の機能
を、そして第二領域2が第四領域4の機能を果たす。そ
のため、電圧対電流特性も、図9において第一象限に描
かれている特性が、当該図9中の原点に関し対象で、第
三象限に仮想線により描かれている履歴特性を示すもの
となる。第二領域2と第四領域4、第三領域3と第五領
域5がそれぞれ幾何的にも物性的にも、また電気特性的
にも同様の領域として製作されているならば、このとき
の降伏電圧−VBR、ブレークオーバ電圧−VBO,ブレー
クオーバ電流−IBO,保持電流−IH ,そしてクランプ
電圧−VP は、それぞれ、絶対値において第一象限にお
けるそれらの値と同じになる。
【0014】こうした説明は、図示した縦形構造のサー
ジ防護デバイスに限ることなく、第二領域2と第四領域
4とが第一領域1の同一主面において横方向に離間して
設けられている、横型ないしラテラル型のサージ防護デ
バイスにもほぼそのまま、援用することができる。さら
に実用的な構造では、例えばサージ耐量IPPを増す等の
目的で、第二領域2内に設けられる第三領域3は、図1
0に示されているように、複数個を並設することがあ
る。既述した「バイポーラ」サージ防護デバイスとする
場合には、第四領域4内の第五領域5もそのようにす
る。したがって、当該図10は、第二領域2の側の構造
としても、また、括弧書きの符号群で示すように第四領
域4の側の構造としても見ることができる。
ジ防護デバイスに限ることなく、第二領域2と第四領域
4とが第一領域1の同一主面において横方向に離間して
設けられている、横型ないしラテラル型のサージ防護デ
バイスにもほぼそのまま、援用することができる。さら
に実用的な構造では、例えばサージ耐量IPPを増す等の
目的で、第二領域2内に設けられる第三領域3は、図1
0に示されているように、複数個を並設することがあ
る。既述した「バイポーラ」サージ防護デバイスとする
場合には、第四領域4内の第五領域5もそのようにす
る。したがって、当該図10は、第二領域2の側の構造
としても、また、括弧書きの符号群で示すように第四領
域4の側の構造としても見ることができる。
【0015】
【発明が解決しようとする課題】しかるに、上述した基
本構造に従い作製された従来のサージ防護デバイスにお
いては、小面積素子の場合には余り問題にならなかった
が、サージ耐量IPPを向上させることを主たる目的とし
て大面積化し、さらに電流の均一化、ひいては特性の均
一化を図って図10に示したように第三領域(バイポー
ラサージ防護デバイスとする場合にはさらに第五領域
も)を複数個から構成したにもかかわらず、サージ耐量
IPPが設計期待値程には大きく採れなかったり、ブレー
クオーバ電流IBOや保持電流IH が期待値より小さくな
る外、逆にクランプ電圧VP が期待値程下がらない素子
が多く生じた。さらに、素子の一部にリークパスが生ず
ることも多く、製造歩留まりも必ずしも良くはなかっ
た。そこで、この原因を追及した所、次のようないくつ
かの知見を得ることができた。
本構造に従い作製された従来のサージ防護デバイスにお
いては、小面積素子の場合には余り問題にならなかった
が、サージ耐量IPPを向上させることを主たる目的とし
て大面積化し、さらに電流の均一化、ひいては特性の均
一化を図って図10に示したように第三領域(バイポー
ラサージ防護デバイスとする場合にはさらに第五領域
も)を複数個から構成したにもかかわらず、サージ耐量
IPPが設計期待値程には大きく採れなかったり、ブレー
クオーバ電流IBOや保持電流IH が期待値より小さくな
る外、逆にクランプ電圧VP が期待値程下がらない素子
が多く生じた。さらに、素子の一部にリークパスが生ず
ることも多く、製造歩留まりも必ずしも良くはなかっ
た。そこで、この原因を追及した所、次のようないくつ
かの知見を得ることができた。
【0016】再び図10に戻って説明すると、上述の不
具合が生じた素子では、まず、第二領域2と第三領域
3、または第四領域4と第五領域5との関係において、
第二領域2または第四領域4の方に、図中、仮想線の円
Cで示すような幾何的な段差ないしは凹凸が生じていた
ことが分かった。特に第二領域2、第四領域4に対し、
それぞれ後から第三領域3、第五領域5を不純物の二重
拡散技術で作製する場合に、当該後から形成される不純
物領域3,5の押し出し効果によって第二領域2や第四
領域4に段差部Cが生じ易く、その結果また、この段差
部Cは、第三領域3や第五領域5の側面部と底面部とが
接する角部の下に生じていることが多かった。なお、第
五領域5の場合には、図示の都合上、上記の底面部は上
向きの面となるが、以下、底面部とは、第一領域1の主
面と平行で、第三領域3の場合には第二領域2と、第五
領域5の場合には第四領域4と、それぞれ接し合う面部
を指すものと定義する。
具合が生じた素子では、まず、第二領域2と第三領域
3、または第四領域4と第五領域5との関係において、
第二領域2または第四領域4の方に、図中、仮想線の円
Cで示すような幾何的な段差ないしは凹凸が生じていた
ことが分かった。特に第二領域2、第四領域4に対し、
それぞれ後から第三領域3、第五領域5を不純物の二重
拡散技術で作製する場合に、当該後から形成される不純
物領域3,5の押し出し効果によって第二領域2や第四
領域4に段差部Cが生じ易く、その結果また、この段差
部Cは、第三領域3や第五領域5の側面部と底面部とが
接する角部の下に生じていることが多かった。なお、第
五領域5の場合には、図示の都合上、上記の底面部は上
向きの面となるが、以下、底面部とは、第一領域1の主
面と平行で、第三領域3の場合には第二領域2と、第五
領域5の場合には第四領域4と、それぞれ接し合う面部
を指すものと定義する。
【0017】ところで、ここで説明しているパンチスル
ーを利用するタイプのサージ防護デバイスでは、本来、
その降伏電圧等の規定は、当該パンチスルーが生ずる領
域の厚味や不純物濃度が一定となるものとして設計され
ている。したがって上述のように、製造工程のある素工
程において、設計仕様値から結果として外れるような第
二、第四領域2,4の幾何寸法の乱れ(特に面内方向に
沿う各部における厚味の不均一性)が生ずると、当然の
ことながらサージ吸収に伴う素子電流の流れにも乱れが
生じ、サージ耐量等も大きくは採れなかったのである。
ーを利用するタイプのサージ防護デバイスでは、本来、
その降伏電圧等の規定は、当該パンチスルーが生ずる領
域の厚味や不純物濃度が一定となるものとして設計され
ている。したがって上述のように、製造工程のある素工
程において、設計仕様値から結果として外れるような第
二、第四領域2,4の幾何寸法の乱れ(特に面内方向に
沿う各部における厚味の不均一性)が生ずると、当然の
ことながらサージ吸収に伴う素子電流の流れにも乱れが
生じ、サージ耐量等も大きくは採れなかったのである。
【0018】実際、余程高価、高精度な製造システムを
構築しない限り、上述のような押し出し効果によらずと
も、同様な問題は発生する。不純物拡散時のムラやpn
接合深さのムラ等により、特にパンチスルーを生成すべ
き領域がかなり広いと、その全てで均一にパンチスルー
を生起させることは至難の業となる。
構築しない限り、上述のような押し出し効果によらずと
も、同様な問題は発生する。不純物拡散時のムラやpn
接合深さのムラ等により、特にパンチスルーを生成すべ
き領域がかなり広いと、その全てで均一にパンチスルー
を生起させることは至難の業となる。
【0019】本発明はこのような事情に基づいてなされ
たもので、所期の降伏動作に係るパンチスルー現象が生
ずる際、空乏層が伸びる第二領域(バイポーラサージ防
護デバイスとする場合には第二領域と第四領域)に生じ
得る厚味の不均一性を排除または軽減し、設計期待値に
極力近い特性を持つサージ防護デバイスを提供せんとし
てなされたものである。
たもので、所期の降伏動作に係るパンチスルー現象が生
ずる際、空乏層が伸びる第二領域(バイポーラサージ防
護デバイスとする場合には第二領域と第四領域)に生じ
得る厚味の不均一性を排除または軽減し、設計期待値に
極力近い特性を持つサージ防護デバイスを提供せんとし
てなされたものである。
【0020】
【課題を解決するための手段】本発明は上記課題の解決
のため、基本的には図8または図10に示した断面構造
を採るサージ防護デバイスにおいて、第二領域を、既述
した降伏動作開始に係る空乏層を積極的に伸ばさせるべ
きパンチスルー生成用領域部分と、逆に当該空乏層の伸
びを積極的に抑えるパンチスルー抑制用領域部分との二
種類の領域の組合せで構成し、パンチスルー抑制用領域
部分は、第三領域の角部を覆うように設ける一方、パン
チスルー生成用領域部分は、第三領域と上記第一領域と
が対向し合う平坦性の高い面部分同志の間にのみ設ける
ようにする。
のため、基本的には図8または図10に示した断面構造
を採るサージ防護デバイスにおいて、第二領域を、既述
した降伏動作開始に係る空乏層を積極的に伸ばさせるべ
きパンチスルー生成用領域部分と、逆に当該空乏層の伸
びを積極的に抑えるパンチスルー抑制用領域部分との二
種類の領域の組合せで構成し、パンチスルー抑制用領域
部分は、第三領域の角部を覆うように設ける一方、パン
チスルー生成用領域部分は、第三領域と上記第一領域と
が対向し合う平坦性の高い面部分同志の間にのみ設ける
ようにする。
【0021】パンチスルー生成用領域部分とパンチスル
ー抑制用領域部分の相違は、共に同じ導電型ではあって
も、パンチスルー生成用領域部分の方が相対的に低い不
純物濃度の領域とすることで得ることができる。また、
パンチスルー生成用領域部分の方が相対的に厚みの薄い
領域とすることによってもパンチスルー生成用領域部分
とパンチスルー抑制用領域部分の領域分け構成は得るこ
とができ、さらに、そうした不純物濃度と厚みの差を共
に適用することもできる。
ー抑制用領域部分の相違は、共に同じ導電型ではあって
も、パンチスルー生成用領域部分の方が相対的に低い不
純物濃度の領域とすることで得ることができる。また、
パンチスルー生成用領域部分の方が相対的に厚みの薄い
領域とすることによってもパンチスルー生成用領域部分
とパンチスルー抑制用領域部分の領域分け構成は得るこ
とができ、さらに、そうした不純物濃度と厚みの差を共
に適用することもできる。
【0022】また、本発明のある態様によれば、上述の
第三領域は複数個とすることもできる。この場合、各第
三領域ごとに上述のパンチスルー生成用領域部分とパン
チスルー抑制用領域部分が備えられても良いが、少なく
とも一つの第三領域についてのみ、パンチスルー生成用
領域部分が備えられ、他の第三領域は全て、それらの角
部共々、底面部まで、パンチスルー抑制用領域部分にて
覆われていても(囲まれていても)良い。
第三領域は複数個とすることもできる。この場合、各第
三領域ごとに上述のパンチスルー生成用領域部分とパン
チスルー抑制用領域部分が備えられても良いが、少なく
とも一つの第三領域についてのみ、パンチスルー生成用
領域部分が備えられ、他の第三領域は全て、それらの角
部共々、底面部まで、パンチスルー抑制用領域部分にて
覆われていても(囲まれていても)良い。
【0023】さらに、本発明の別な態様では、パンチス
ルー抑制用領域部分の不純物濃度及び寸法を、パンチス
ルー生成用領域部分にてパンチスルーが生成した後、第
一、第二オーミック電極間に流れるデバイス電流の増大
により、既述した第二pn接合をオンとするに十分な電
圧効果を生じ得るように設定する。
ルー抑制用領域部分の不純物濃度及び寸法を、パンチス
ルー生成用領域部分にてパンチスルーが生成した後、第
一、第二オーミック電極間に流れるデバイス電流の増大
により、既述した第二pn接合をオンとするに十分な電
圧効果を生じ得るように設定する。
【0024】本発明はもちろん、すでに述べたバイポー
ラサージ吸収用のサージ防護デバイスにおける改良案と
して、上記の構成に準じた構成も提案することができ
る。すなわち、第四領域を実質的に第二領域と同等の領
域とし、さらに第三領域と実質的に同等な第五半導体領
域を設けることにより、印加されたサージがいずれの極
性であっても吸収可能に構成されている従前のサージ防
護デバイスに対する改良としては、上記のように第二領
域をパンチスルー生成用領域部分とパンチスルー抑制用
領域部分に分けて構成するに加え、第四領域もパンチス
ルー生成用領域部分と相対的に高濃度なパンチスルー抑
制用領域部分に分け、パンチスルー抑制用領域部分は第
五領域の角部を覆う領域とした上で、パンチスルー生成
用領域部分は、第五領域と第一領域とが対向し合う平坦
性の高い面部分同志の間にのみ設けるようにする。
ラサージ吸収用のサージ防護デバイスにおける改良案と
して、上記の構成に準じた構成も提案することができ
る。すなわち、第四領域を実質的に第二領域と同等の領
域とし、さらに第三領域と実質的に同等な第五半導体領
域を設けることにより、印加されたサージがいずれの極
性であっても吸収可能に構成されている従前のサージ防
護デバイスに対する改良としては、上記のように第二領
域をパンチスルー生成用領域部分とパンチスルー抑制用
領域部分に分けて構成するに加え、第四領域もパンチス
ルー生成用領域部分と相対的に高濃度なパンチスルー抑
制用領域部分に分け、パンチスルー抑制用領域部分は第
五領域の角部を覆う領域とした上で、パンチスルー生成
用領域部分は、第五領域と第一領域とが対向し合う平坦
性の高い面部分同志の間にのみ設けるようにする。
【0025】この場合、最初に述べたユニポーラサージ
防護デバイスにおける第二領域のパンチスルー生成用領
域部分とパンチスルー抑制用領域部分に関する各種の改
変態様は、このバイポーラサージ防護デバイスにおいて
第四領域のパンチスルー生成用領域部分とパンチスルー
抑制用領域部分に対するものとしても適用し得る。
防護デバイスにおける第二領域のパンチスルー生成用領
域部分とパンチスルー抑制用領域部分に関する各種の改
変態様は、このバイポーラサージ防護デバイスにおいて
第四領域のパンチスルー生成用領域部分とパンチスルー
抑制用領域部分に対するものとしても適用し得る。
【0026】
【実施例】以下、添付図面群に即し、本発明の各実施例
につき詳記するが、本発明は、図8に即しその基本構造
を、また図10に即してより実際的、実用的な構造を示
した従来のサージ防護デバイスにおける改良である。し
たがって、対応する構成要素には当該従来例の説明にお
いて用いたと同一の符号を付すが、特に本発明の改良部
分は、第五領域5がなく、所定の極性のサージをのみ吸
収の対象としたユニポーラサージ防護デバイスの場合に
は第三領域3と第二領域2との構造関係部分に、また、
第三領域3と実質的に同様な第五領域を、第二領域2と
実質的に同様な第四領域4内に設けたバイポーラサージ
防護デバイスの場合には第三領域3と第二領域2、及び
第五領域5と第四領域4の各構造関係部分に認められ
る。
につき詳記するが、本発明は、図8に即しその基本構造
を、また図10に即してより実際的、実用的な構造を示
した従来のサージ防護デバイスにおける改良である。し
たがって、対応する構成要素には当該従来例の説明にお
いて用いたと同一の符号を付すが、特に本発明の改良部
分は、第五領域5がなく、所定の極性のサージをのみ吸
収の対象としたユニポーラサージ防護デバイスの場合に
は第三領域3と第二領域2との構造関係部分に、また、
第三領域3と実質的に同様な第五領域を、第二領域2と
実質的に同様な第四領域4内に設けたバイポーラサージ
防護デバイスの場合には第三領域3と第二領域2、及び
第五領域5と第四領域4の各構造関係部分に認められ
る。
【0027】そのため、図1に示す本発明の第一の実施
例においては、当該改良部分のみを図示するに留めてお
り、逆に、本発明による改良を受ける必要が特にはない
他の部分については、図8、図10に示された構造を援
用して説明することもある。特性図である図9について
も同様である。さらに、図1では、第二領域2と第三領
域3との関係に主眼をおいて例示しているが、同時にま
た、括弧書きの符号で示すように、バイポーラサージ防
護デバイスに対する改良とする場合には、第二領域2と
第三領域3との関係のみならず、第四領域4と第五領域
5との関係をも示すものと見ることもできる。便宜上、
以下ではとりあえず、第二領域2と第三領域3とに関し
てのみ説明する。換言すれば、ここでの説明の最初の中
は、従来のユニポーラサージ防護デバイスに対しての本
発明の改良例に関する説明と考えて良い。
例においては、当該改良部分のみを図示するに留めてお
り、逆に、本発明による改良を受ける必要が特にはない
他の部分については、図8、図10に示された構造を援
用して説明することもある。特性図である図9について
も同様である。さらに、図1では、第二領域2と第三領
域3との関係に主眼をおいて例示しているが、同時にま
た、括弧書きの符号で示すように、バイポーラサージ防
護デバイスに対する改良とする場合には、第二領域2と
第三領域3との関係のみならず、第四領域4と第五領域
5との関係をも示すものと見ることもできる。便宜上、
以下ではとりあえず、第二領域2と第三領域3とに関し
てのみ説明する。換言すれば、ここでの説明の最初の中
は、従来のユニポーラサージ防護デバイスに対しての本
発明の改良例に関する説明と考えて良い。
【0028】図1に示されている本発明実施例のサージ
防護デバイスでは、第二領域2が二種類の領域部分2
1,22から構成されている。しかし、これら二種類の
領域部分21,22は、共に第二領域2を構成している
ことに変わりはないから、その導電型自体は、すでに述
べたこの種のサージ防護デバイスの第二領域2と同様、
第一領域1との間で第一のpn接合を形成するために、
いずれも第一領域1の導電型とは逆の導電型(したがっ
て図示の場合にはp型)である必要がある。異なるの
は、主としてその不純物濃度においてであり、本発明に
従い、第一の部分領域21は、従来の第二領域2に要求
されていたと同程度の相対的に低濃度(p-)な領域であ
り、第二の部分領域22は、逆に意図的に高濃度(p+)
に設定された領域である。
防護デバイスでは、第二領域2が二種類の領域部分2
1,22から構成されている。しかし、これら二種類の
領域部分21,22は、共に第二領域2を構成している
ことに変わりはないから、その導電型自体は、すでに述
べたこの種のサージ防護デバイスの第二領域2と同様、
第一領域1との間で第一のpn接合を形成するために、
いずれも第一領域1の導電型とは逆の導電型(したがっ
て図示の場合にはp型)である必要がある。異なるの
は、主としてその不純物濃度においてであり、本発明に
従い、第一の部分領域21は、従来の第二領域2に要求
されていたと同程度の相対的に低濃度(p-)な領域であ
り、第二の部分領域22は、逆に意図的に高濃度(p+)
に設定された領域である。
【0029】図1に示されている通り、第二領域2中に
あって高濃度(p+)な部分領域22は、図示の場合、三
つ示されている第三領域3,・・・・・・ の各々の角部を覆う
ように、当該第三領域の各側面部から底面部に掛けて設
けられ、言い換えれば各第三領域3,・・・・・・ の各々の角
部は、相対的に高濃度な部分領域22を介してでなけれ
ば、第一領域1に接触することのないようになってい
る。なお、あらかじめ述べておくと、第三領域3,・・・・・
・ の数は任意であり、図示されているよりもっと多くて
も良いし、逆に一つであっても良い。このこと自体は本
発明の本質には係わりがない。
あって高濃度(p+)な部分領域22は、図示の場合、三
つ示されている第三領域3,・・・・・・ の各々の角部を覆う
ように、当該第三領域の各側面部から底面部に掛けて設
けられ、言い換えれば各第三領域3,・・・・・・ の各々の角
部は、相対的に高濃度な部分領域22を介してでなけれ
ば、第一領域1に接触することのないようになってい
る。なお、あらかじめ述べておくと、第三領域3,・・・・・
・ の数は任意であり、図示されているよりもっと多くて
も良いし、逆に一つであっても良い。このこと自体は本
発明の本質には係わりがない。
【0030】一方、第二領域2中にあっても相対的に低
濃度(p-)な第一部分領域21は、第三領域3と第一領
域1とが対向し合う、平坦性の高い面部分同志の間にの
み設けられている。図示の場合、第三領域3が三つある
から、この相対的に低濃度な第一部分領域21もそれぞ
れに一つづつ、全部で三つあり、対して、各第三領域3
の角部を覆う第二部分領域22は、図示の断面おいては
第三領域3の各々ごとに二つづつ角部が生ずるから、計
算上は六つになる筈であるが、真ん中の第三領域3の左
側の角部を覆う第二部分領域22は、その左に位置する
第三領域3の右側の角部を覆う第二部分領域22と一連
の領域として構成されており、同様に、真ん中の第三領
域3の右側の角部を覆う第二部分領域22は、その右に
位置する第三領域3の左側の角部を覆う第二部分領域2
2と一連の領域として構成されている結果、全部で四つ
になっている。
濃度(p-)な第一部分領域21は、第三領域3と第一領
域1とが対向し合う、平坦性の高い面部分同志の間にの
み設けられている。図示の場合、第三領域3が三つある
から、この相対的に低濃度な第一部分領域21もそれぞ
れに一つづつ、全部で三つあり、対して、各第三領域3
の角部を覆う第二部分領域22は、図示の断面おいては
第三領域3の各々ごとに二つづつ角部が生ずるから、計
算上は六つになる筈であるが、真ん中の第三領域3の左
側の角部を覆う第二部分領域22は、その左に位置する
第三領域3の右側の角部を覆う第二部分領域22と一連
の領域として構成されており、同様に、真ん中の第三領
域3の右側の角部を覆う第二部分領域22は、その右に
位置する第三領域3の左側の角部を覆う第二部分領域2
2と一連の領域として構成されている結果、全部で四つ
になっている。
【0031】このように、第二領域2を第一、第二の部
分領域21,22から構成するようにした場合、第一、
第二の素子端子T1 ,T2 間(図8参照)ないし第一、
第二のオーミック電極E1 ,E2 間に、第一領域1と第
二領域2とで構成される第一のpn接合を逆バイアスす
る極性(この場合、第一素子端子T1 の方が負となる極
性)のサージが印加された場合、これにより生ずる空乏
層の伸びは、相対的に低濃度(p-)領域である第二領域
2の第一部分領域21にて主に生じさせることができ、
相対的に高濃度(p+)領域である第二部分領域22にて
はほとんど生じさせないようにすることができる。つま
り、印加されたサージの電圧が吸収に値する程、十分に
大きかった場合、既に従来例に即して述べた通り、サー
ジ吸収メカニズムの初期における第一領域1と第三領域
3間のパンチスルーは、第一部分領域21を介してのみ
生じ得るようにし、第二部分領域22にてはむしろこれ
を抑制することができる。これをさらに言い換えると、
それぞれに設定する不純物濃度の如何により、第二領域
2の第一部分領域21はパンチスルー生成用領域部分2
1とし、逆に第二領域部分22は、パンチスルー抑制用
領域部分22とすることができる。
分領域21,22から構成するようにした場合、第一、
第二の素子端子T1 ,T2 間(図8参照)ないし第一、
第二のオーミック電極E1 ,E2 間に、第一領域1と第
二領域2とで構成される第一のpn接合を逆バイアスす
る極性(この場合、第一素子端子T1 の方が負となる極
性)のサージが印加された場合、これにより生ずる空乏
層の伸びは、相対的に低濃度(p-)領域である第二領域
2の第一部分領域21にて主に生じさせることができ、
相対的に高濃度(p+)領域である第二部分領域22にて
はほとんど生じさせないようにすることができる。つま
り、印加されたサージの電圧が吸収に値する程、十分に
大きかった場合、既に従来例に即して述べた通り、サー
ジ吸収メカニズムの初期における第一領域1と第三領域
3間のパンチスルーは、第一部分領域21を介してのみ
生じ得るようにし、第二部分領域22にてはむしろこれ
を抑制することができる。これをさらに言い換えると、
それぞれに設定する不純物濃度の如何により、第二領域
2の第一部分領域21はパンチスルー生成用領域部分2
1とし、逆に第二領域部分22は、パンチスルー抑制用
領域部分22とすることができる。
【0032】そこで、図示されているように、パンチス
ルー生成用領域部分21が、第三領域3の角部を除く底
面部分にのみ、そして特に第一領域1の対向面部分共
々、お互いに平坦性の高い部分に位置していれば、先に
述べた従来例の不都合の中、少なくともその一つの要
因、すなわち第三領域3の角部近傍において製造時の押
し出し効果により生じ易い段差部Cによる特性上の悪影
響は効果的に避けることができる。当該パンチスルー生
成用領域部分21そのものの厚味をどの部分でも極力均
一にし得るからである。見方を変えれば、本発明により
構成されるパンチスルー生成用領域部分21が、実質的
に従来構造の第二領域2に相当し、本発明は当該第二領
域2の形成領域を第三領域3の平坦な底面部の下にのみ
限定し、第三領域3の角部の下部は、パンチスルーを積
極的に抑制するために高濃度不純物領域22で覆ったと
いうように見ることもできる。
ルー生成用領域部分21が、第三領域3の角部を除く底
面部分にのみ、そして特に第一領域1の対向面部分共
々、お互いに平坦性の高い部分に位置していれば、先に
述べた従来例の不都合の中、少なくともその一つの要
因、すなわち第三領域3の角部近傍において製造時の押
し出し効果により生じ易い段差部Cによる特性上の悪影
響は効果的に避けることができる。当該パンチスルー生
成用領域部分21そのものの厚味をどの部分でも極力均
一にし得るからである。見方を変えれば、本発明により
構成されるパンチスルー生成用領域部分21が、実質的
に従来構造の第二領域2に相当し、本発明は当該第二領
域2の形成領域を第三領域3の平坦な底面部の下にのみ
限定し、第三領域3の角部の下部は、パンチスルーを積
極的に抑制するために高濃度不純物領域22で覆ったと
いうように見ることもできる。
【0033】しかし、第一、第三領域1,3間がパンチ
スルーした後、既述した正帰還現象を介して素子がブレ
ークオーバするに関しては、パンチスルーを抑制するた
めに設けた領域部分22も、従前の第二領域2と同様、
素子電流(第一領域に注入された第一領域にとっての少
数キャリア流)を第三領域3の下面及び側面に沿って流
す領域としても機能するので(むしろ、後述のように、
この第二領域部分22の方で主として第二領域と第三領
域とで形成される第二のpn接合をターンオンさせる電
圧降下が得られることが望ましいので)、やはり本発明
は、第二領域2を第一、第二の部分領域21,22に分
けて構成したものと考えるべきである。事実、パンチス
ルー後の動作は、本発明の適用されたサージ防護デバイ
スにおいても、すでに従来例に関して説明したと同様と
なることが確認されている。
スルーした後、既述した正帰還現象を介して素子がブレ
ークオーバするに関しては、パンチスルーを抑制するた
めに設けた領域部分22も、従前の第二領域2と同様、
素子電流(第一領域に注入された第一領域にとっての少
数キャリア流)を第三領域3の下面及び側面に沿って流
す領域としても機能するので(むしろ、後述のように、
この第二領域部分22の方で主として第二領域と第三領
域とで形成される第二のpn接合をターンオンさせる電
圧降下が得られることが望ましいので)、やはり本発明
は、第二領域2を第一、第二の部分領域21,22に分
けて構成したものと考えるべきである。事実、パンチス
ルー後の動作は、本発明の適用されたサージ防護デバイ
スにおいても、すでに従来例に関して説明したと同様と
なることが確認されている。
【0034】なお、パンチスルー抑制用領域部分22
は、図示されているように、パンチスルー生成用領域部
分21よりも厚くされることが有利である。第三領域3
の各角部における電界の集中効果を緩和し、正規のパン
チスルーが生ずる以前に、誤ってこの部分で雪崩降伏が
生ずるような不都合を回避し得るからである。また、こ
のような領域22があるがために、パンチスルー生成用
領域部分21の表面に反転層が形成されるのを防止した
り、少数キャリアの注入効率を高めることもできる。
は、図示されているように、パンチスルー生成用領域部
分21よりも厚くされることが有利である。第三領域3
の各角部における電界の集中効果を緩和し、正規のパン
チスルーが生ずる以前に、誤ってこの部分で雪崩降伏が
生ずるような不都合を回避し得るからである。また、こ
のような領域22があるがために、パンチスルー生成用
領域部分21の表面に反転層が形成されるのを防止した
り、少数キャリアの注入効率を高めることもできる。
【0035】のみならず、パンチスルー抑制用領域部分
22の厚みをパンチスルー生成用領域部分21より厚く
するという概念は、上述した不純物濃度の相違にのみ頼
らず共、厚みの相違により、パンチスルー生成用領域部
分21をその期待される機能の通り、そこでのみ、主と
してパンチスルーの生成する部分とし、パンチスルー抑
制用領域部分22ではパンチスルーが生成しないように
することができる。
22の厚みをパンチスルー生成用領域部分21より厚く
するという概念は、上述した不純物濃度の相違にのみ頼
らず共、厚みの相違により、パンチスルー生成用領域部
分21をその期待される機能の通り、そこでのみ、主と
してパンチスルーの生成する部分とし、パンチスルー抑
制用領域部分22ではパンチスルーが生成しないように
することができる。
【0036】当然、厚みの相違と前述の不純物濃度の相
違との両者により、パンチスルー生成用領域部分21と
パンチスルー抑制用領域部分22とを互いに異なる機能
領域として構成することもできる。
違との両者により、パンチスルー生成用領域部分21と
パンチスルー抑制用領域部分22とを互いに異なる機能
領域として構成することもできる。
【0037】本発明による第二領域2の第一、第二部分
領域21,22は、望ましい製造例として、図2に示さ
れるような工程に従って作製されると有利である。ま
ず、同図(A) に示すように、n型シリコンとして提供さ
れる第一領域1の表面に、所定パタンに従って例えば酸
化シリコンマスクA1 を形成し、マスク開口部分の第一
領域1中にp+ 導電型領域を形成するため、適当なる不
純物をデポジション、ドライブインして、将来、少なく
ともその一部がパンチスルー抑制用領域部分22となる
べきp+ 出発領域22Aを形成する。
領域21,22は、望ましい製造例として、図2に示さ
れるような工程に従って作製されると有利である。ま
ず、同図(A) に示すように、n型シリコンとして提供さ
れる第一領域1の表面に、所定パタンに従って例えば酸
化シリコンマスクA1 を形成し、マスク開口部分の第一
領域1中にp+ 導電型領域を形成するため、適当なる不
純物をデポジション、ドライブインして、将来、少なく
ともその一部がパンチスルー抑制用領域部分22となる
べきp+ 出発領域22Aを形成する。
【0038】次いで、図2(B) に示すように、マスクA
1 を除去した後、パンチスルー生成用領域部分21と第
三領域3を形成するための、所定パタンのセルフアライ
ン用酸化シリコンマスクA2 を形成する。図2(B) に
は、前のマスクA1 の落とし残し部分A1'やピンホール
H1 のような、リソグラフィ工程上の欠陥が生じている
場合も併示されているが、これについては後述する。
1 を除去した後、パンチスルー生成用領域部分21と第
三領域3を形成するための、所定パタンのセルフアライ
ン用酸化シリコンマスクA2 を形成する。図2(B) に
は、前のマスクA1 の落とし残し部分A1'やピンホール
H1 のような、リソグラフィ工程上の欠陥が生じている
場合も併示されているが、これについては後述する。
【0039】マスクA2 を介しては、まず、将来パンチ
スルー生成用領域部分21となるべきp- 領域21Aを
適当なる不純物の導入により形成する。このとき、すで
に形成されているp+ 領域22Aは、その厚味が一緒に
増して、形成されたp- 領域21Aよりも厚くなる。
スルー生成用領域部分21となるべきp- 領域21Aを
適当なる不純物の導入により形成する。このとき、すで
に形成されているp+ 領域22Aは、その厚味が一緒に
増して、形成されたp- 領域21Aよりも厚くなる。
【0040】続いて、図示してはいないが上述のプロセ
スにより、表面全体に薄く形成されてしまった酸化シリ
コン層を例えばBHF剤等により除去し、第三領域3を
形成するに適当で、比較的高濃度のn+ 領域3をセルフ
アラインで二重拡散する。こうした結果、図2(C) に示
されているように、図1に相当する初期の構造を得るこ
とができる。
スにより、表面全体に薄く形成されてしまった酸化シリ
コン層を例えばBHF剤等により除去し、第三領域3を
形成するに適当で、比較的高濃度のn+ 領域3をセルフ
アラインで二重拡散する。こうした結果、図2(C) に示
されているように、図1に相当する初期の構造を得るこ
とができる。
【0041】このようなセルフアライン二重拡散技術の
援用は、製造工程の簡略化、高精度化に寄与するだけで
はなく、p- 不純物導入の後に必ずn+ 不純物が導入さ
れるので、図2(B) に示されているようなリソグラフィ
上の欠陥が生じていても、これを修復するか、ないしは
その影響を受け難いようにする点でも優れている。例え
ば最初のマスクA1 が部分A1'で示すように一部残って
いても、最終的に作製された素子では、図2(C) に示さ
れているように、多少共、その部分で第三領域3やその
下のパンチスルー生成用領域部分21に亀裂状の形状欠
陥H2 が生じたにしろ、耐圧上、特に大きな問題となら
ないことが多く、同様に、図2(B) に示すようにマスク
AにピンホールH1 が生じていても、同一のピンホール
を持つ同一のマスクA2 によるセルフアラインでこのピ
ンホール領域にもn+ 領域3’が形成されるので、ここ
での耐圧も確保されることが多い。事実、このために製
品歩留まりは大幅に向上する。
援用は、製造工程の簡略化、高精度化に寄与するだけで
はなく、p- 不純物導入の後に必ずn+ 不純物が導入さ
れるので、図2(B) に示されているようなリソグラフィ
上の欠陥が生じていても、これを修復するか、ないしは
その影響を受け難いようにする点でも優れている。例え
ば最初のマスクA1 が部分A1'で示すように一部残って
いても、最終的に作製された素子では、図2(C) に示さ
れているように、多少共、その部分で第三領域3やその
下のパンチスルー生成用領域部分21に亀裂状の形状欠
陥H2 が生じたにしろ、耐圧上、特に大きな問題となら
ないことが多く、同様に、図2(B) に示すようにマスク
AにピンホールH1 が生じていても、同一のピンホール
を持つ同一のマスクA2 によるセルフアラインでこのピ
ンホール領域にもn+ 領域3’が形成されるので、ここ
での耐圧も確保されることが多い。事実、このために製
品歩留まりは大幅に向上する。
【0042】以上までの説明において、第二領域2を第
四領域4と読み替え、第三領域3を第五領域5と読み替
えて、さらに第二領域2を構成する二種類の部分領域で
あるパンチスルー生成用領域部分21とパンチスルー抑
制用領域部分22をそれぞれ第四領域4を構成するパン
チスルー生成用領域部分41とパンチスルー抑制用領域
部分42と読み替えた上で、第二領域2のパンチスルー
生成用領域部分21とパンチスルー抑制用領域部分22
に加え、第四領域4のパンチスルー生成用領域部分41
とパンチスルー抑制用領域部分42をも形成すれば、す
でに述べたバイポーラサージ防護デバイスに対する本発
明による改良構造が得られる。図3にはそのような一例
の構造が示されている。
四領域4と読み替え、第三領域3を第五領域5と読み替
えて、さらに第二領域2を構成する二種類の部分領域で
あるパンチスルー生成用領域部分21とパンチスルー抑
制用領域部分22をそれぞれ第四領域4を構成するパン
チスルー生成用領域部分41とパンチスルー抑制用領域
部分42と読み替えた上で、第二領域2のパンチスルー
生成用領域部分21とパンチスルー抑制用領域部分22
に加え、第四領域4のパンチスルー生成用領域部分41
とパンチスルー抑制用領域部分42をも形成すれば、す
でに述べたバイポーラサージ防護デバイスに対する本発
明による改良構造が得られる。図3にはそのような一例
の構造が示されている。
【0043】明らかなように、図3に示されている本発
明のサージ防護デバイスでは、第二領域2も第四領域4
も、それぞれパンチスルー生成用領域部分21,41と
パンチスルー抑制用領域部分22,42とから構成され
ている。すなわち本図には、本発明がバイポーラサージ
防護デバイスに適用された場合の実施例の一つが縦形構
造を借りて示されている。第二領域2、第三領域3に対
し、第四領域4、第五領域5が第一領域1を挟んでその
厚味方向に最短距離で対向している。しかし、それのみ
ならず、この図3に示されている実施例は、さらに他の
望ましい配慮をも示している。
明のサージ防護デバイスでは、第二領域2も第四領域4
も、それぞれパンチスルー生成用領域部分21,41と
パンチスルー抑制用領域部分22,42とから構成され
ている。すなわち本図には、本発明がバイポーラサージ
防護デバイスに適用された場合の実施例の一つが縦形構
造を借りて示されている。第二領域2、第三領域3に対
し、第四領域4、第五領域5が第一領域1を挟んでその
厚味方向に最短距離で対向している。しかし、それのみ
ならず、この図3に示されている実施例は、さらに他の
望ましい配慮をも示している。
【0044】つまり、この図3に示されているサージ防
護デバイスでは、第二領域のパンチスルー生成用領域部
分21及び第四領域のパンチスルー生成用領域部分41
は、それぞれ、第三領域3と第一領域1の対向面部、第
五領域と第一領域1の対向面部のそれぞれ中央近傍の極
く短い寸法部分にのみ、限定的に設けられている。換言
すれば、第二領域2のパンチスルー抑制用領域部分22
(一対ある)は、第三領域3の角部直近の部分のみなら
ず、底面部分にもかなり周り込み、その大部分を覆って
いる。同様に、第四領域4のパンチスルー抑制用領域部
分42も、第五領域の角部直近部分のみならず、底面部
分の大部分をも囲んでいる。これは、パンチスルーを生
起させる部分21,41を十分小さい面積部分に留める
ことで動作開始電圧(降伏電圧)のばらつきを大幅に低
減するための工夫である。パンチスルーを生起させるべ
き面積部分が広い程、面内方向の厚みの変動により、部
位ごとにパンチスルーの開始する時点が相違し、結局は
素子ごとに降伏電圧が大幅に変動するおそれが高いが、
パンチスルーを生起させるべきパンチスルー生成用領域
部分21,41を小面積領域に留めれば、このおそれは
大幅に改善され、実質的にパンチスルー生成用領域部分
21,41の厚味によってのみでも、降伏電圧を精度良
く設計できる。
護デバイスでは、第二領域のパンチスルー生成用領域部
分21及び第四領域のパンチスルー生成用領域部分41
は、それぞれ、第三領域3と第一領域1の対向面部、第
五領域と第一領域1の対向面部のそれぞれ中央近傍の極
く短い寸法部分にのみ、限定的に設けられている。換言
すれば、第二領域2のパンチスルー抑制用領域部分22
(一対ある)は、第三領域3の角部直近の部分のみなら
ず、底面部分にもかなり周り込み、その大部分を覆って
いる。同様に、第四領域4のパンチスルー抑制用領域部
分42も、第五領域の角部直近部分のみならず、底面部
分の大部分をも囲んでいる。これは、パンチスルーを生
起させる部分21,41を十分小さい面積部分に留める
ことで動作開始電圧(降伏電圧)のばらつきを大幅に低
減するための工夫である。パンチスルーを生起させるべ
き面積部分が広い程、面内方向の厚みの変動により、部
位ごとにパンチスルーの開始する時点が相違し、結局は
素子ごとに降伏電圧が大幅に変動するおそれが高いが、
パンチスルーを生起させるべきパンチスルー生成用領域
部分21,41を小面積領域に留めれば、このおそれは
大幅に改善され、実質的にパンチスルー生成用領域部分
21,41の厚味によってのみでも、降伏電圧を精度良
く設計できる。
【0045】逆に、図示断面におけるパンチスルー生成
用領域部分21,41の横方向寸法X1 は、これを余り
大きくすることは望ましくない実情がある。パンチスル
ー領域は実質的に高抵抗領域となるので、僅かな電流で
もその経路に沿う電圧効果は大きくなり、したがって電
流経路が長い程、つまりはパンチスルー生成用領域部分
21,41の横方向寸法X1 が大きい程、電圧の時間微
分値の(dV/dt)の大きなサージであると、電圧の絶対
値においては吸収を要する程に大きくないにも係らず、
そのような「小さなサージ」で簡単に第三領域3または
第五領域5が順バイアスされ、素子がブレークオーバす
る不都合が生ずるからである。
用領域部分21,41の横方向寸法X1 は、これを余り
大きくすることは望ましくない実情がある。パンチスル
ー領域は実質的に高抵抗領域となるので、僅かな電流で
もその経路に沿う電圧効果は大きくなり、したがって電
流経路が長い程、つまりはパンチスルー生成用領域部分
21,41の横方向寸法X1 が大きい程、電圧の時間微
分値の(dV/dt)の大きなサージであると、電圧の絶対
値においては吸収を要する程に大きくないにも係らず、
そのような「小さなサージ」で簡単に第三領域3または
第五領域5が順バイアスされ、素子がブレークオーバす
る不都合が生ずるからである。
【0046】すなわち、第二領域2のパンチスルー生成
用領域部分21または第四領域4のパンチスルー生成用
領域部分41と、第一領域1との間で形成されるpn接
合にはそれぞれ接合容量CJ が見込まれ、当該領域2
1,41の面積をS、当該接合の単位面積当たりの接合
容量をCO (したがってCJ =CO・S)とすると、電圧
の時間微分値(dV/dt)のサージが印加されたとき、当
該サージの極性に応じ、どちらかの接合を充電する過渡
電流it として、 it =CO・S・(dV/dt) ・・・・・・・・ (1) なる値の電流が流れる。つまり、電圧の絶対値こそ、例
え小さくても、dV/dt値が大きいと、かなり大きな過渡
電流it が流れる可能性がある。
用領域部分21または第四領域4のパンチスルー生成用
領域部分41と、第一領域1との間で形成されるpn接
合にはそれぞれ接合容量CJ が見込まれ、当該領域2
1,41の面積をS、当該接合の単位面積当たりの接合
容量をCO (したがってCJ =CO・S)とすると、電圧
の時間微分値(dV/dt)のサージが印加されたとき、当
該サージの極性に応じ、どちらかの接合を充電する過渡
電流it として、 it =CO・S・(dV/dt) ・・・・・・・・ (1) なる値の電流が流れる。つまり、電圧の絶対値こそ、例
え小さくても、dV/dt値が大きいと、かなり大きな過渡
電流it が流れる可能性がある。
【0047】しかるに、図示断面においてパンチスルー
生成用領域部分21,41の端部から第三領域3または
第五領域5の一方の端部までの距離をそれぞれX2 と
し、パンチスルー生成用領域部分21,41のシート抵
抗をρ1 ,パンチスルー抑制用領域部分22,42のそ
れをρ2 ,第三領域3または第五領域5を順バイアスす
るに必要な電流の電流密度をJとして、かつ、構造的に
パンチスルー生成用領域部分21,41が第三、第五領
域3,5の底面部の中央にあり、また、第一、第二のオ
ーミック電極E1 ,E2 がそれぞれ図示断面において第
三、第五領域3,5の両側部分PO ,PO で共に第二、
第四領域2,4の表面部分にも接触しているものとする
と、パンチスルー生成用領域部分21または41の真ん
中を通り、かつ、第一または第二オーミック電極E1 ,
E2 のいずれか一方の部分PO を通る電流成分が、パン
チスルー生成用領域部分21,41に関して最長距離を
走る電流成分となる。ここで、第三、第五領域3,5の
厚みは実質的に無視して良いので、当該最長距離を走る
電流に関し考慮せねばならない距離は、パンチスルー生
成用領域部分21,41の断面寸法の半分(X1 /2)
と、左右いずれかの方向にパンチスルー抑制用領域部分
22,42の下面に沿って流れる距離(X2 )との和
(X2 +X1 /2)である。そこで、パンチスルーした
結果、極めて高抵抗になっているパンチスルー生成用領
域部分21または41の図示断面寸法の半分(X1 /
2)の距離だけでは、第三領域3または第五領域5が順
バイアスされない条件を求めて見ると、下式(2) のよう
になる。
生成用領域部分21,41の端部から第三領域3または
第五領域5の一方の端部までの距離をそれぞれX2 と
し、パンチスルー生成用領域部分21,41のシート抵
抗をρ1 ,パンチスルー抑制用領域部分22,42のそ
れをρ2 ,第三領域3または第五領域5を順バイアスす
るに必要な電流の電流密度をJとして、かつ、構造的に
パンチスルー生成用領域部分21,41が第三、第五領
域3,5の底面部の中央にあり、また、第一、第二のオ
ーミック電極E1 ,E2 がそれぞれ図示断面において第
三、第五領域3,5の両側部分PO ,PO で共に第二、
第四領域2,4の表面部分にも接触しているものとする
と、パンチスルー生成用領域部分21または41の真ん
中を通り、かつ、第一または第二オーミック電極E1 ,
E2 のいずれか一方の部分PO を通る電流成分が、パン
チスルー生成用領域部分21,41に関して最長距離を
走る電流成分となる。ここで、第三、第五領域3,5の
厚みは実質的に無視して良いので、当該最長距離を走る
電流に関し考慮せねばならない距離は、パンチスルー生
成用領域部分21,41の断面寸法の半分(X1 /2)
と、左右いずれかの方向にパンチスルー抑制用領域部分
22,42の下面に沿って流れる距離(X2 )との和
(X2 +X1 /2)である。そこで、パンチスルーした
結果、極めて高抵抗になっているパンチスルー生成用領
域部分21または41の図示断面寸法の半分(X1 /
2)の距離だけでは、第三領域3または第五領域5が順
バイアスされない条件を求めて見ると、下式(2) のよう
になる。
【0048】
【数1】
【0049】これを上記の距離X1 ,X2 の関係として
解くと次式(3) が得られ、これに基づいて各パンチスル
ー生成用領域部分21,41と各パンチスルー抑制用領
域部分22,42または第三、第五領域3,5の図示断
面における寸法比を決定すれば、いわゆるdV/dt耐性の
高い素子を提供することができる。
解くと次式(3) が得られ、これに基づいて各パンチスル
ー生成用領域部分21,41と各パンチスルー抑制用領
域部分22,42または第三、第五領域3,5の図示断
面における寸法比を決定すれば、いわゆるdV/dt耐性の
高い素子を提供することができる。
【0050】
【数2】
【0051】もちろん、ユニポーラサージ防護デバイス
を構成する場合には、上記した図3に基づく検討は、第
二領域のパンチスルー生成用領域部分21とパンチスル
ー抑制用領域部分22に関してのみ、適用すれば良い
し、第三領域3や第五領域5が並設された複数個から構
成されている場合には、その各々に関して設けられるパ
ンチスルー生成用領域部分21,41やパンチスルー抑
制用領域部分22,42の寸法比関係の決定に、上記
(3)式を利用することができる。
を構成する場合には、上記した図3に基づく検討は、第
二領域のパンチスルー生成用領域部分21とパンチスル
ー抑制用領域部分22に関してのみ、適用すれば良い
し、第三領域3や第五領域5が並設された複数個から構
成されている場合には、その各々に関して設けられるパ
ンチスルー生成用領域部分21,41やパンチスルー抑
制用領域部分22,42の寸法比関係の決定に、上記
(3)式を利用することができる。
【0052】また、単にdV/dt対策としてだけではな
く、パンチスルー生成用領域部分21(41)またはパ
ンチスルー抑制用領域部分22(42)を上記のような
寸法配慮の下に設計したり、あるいはまた、これに加え
てパンチスルー抑制用領域部分22(42)の方の不純
物濃度に関しての配慮により、パンチスルーの生成は面
積的に限定されたパンチスルー生成用領域部分21(4
1)にてのみ生じさせ、その後のブレークオーバ特性を
招く第三領域3(第五領域5)の順方向バイアスは、パ
ンチスルー抑制用領域部分22(42)内を流れる電流
に基づく電圧降下により得ることは、製造精度に多少問
題があり、大面積にすると、均一にパンチスルーを生成
できないような場合にも、極めて設計自由度が高く、か
つ、再現性の良好な結果を得ることができる。
く、パンチスルー生成用領域部分21(41)またはパ
ンチスルー抑制用領域部分22(42)を上記のような
寸法配慮の下に設計したり、あるいはまた、これに加え
てパンチスルー抑制用領域部分22(42)の方の不純
物濃度に関しての配慮により、パンチスルーの生成は面
積的に限定されたパンチスルー生成用領域部分21(4
1)にてのみ生じさせ、その後のブレークオーバ特性を
招く第三領域3(第五領域5)の順方向バイアスは、パ
ンチスルー抑制用領域部分22(42)内を流れる電流
に基づく電圧降下により得ることは、製造精度に多少問
題があり、大面積にすると、均一にパンチスルーを生成
できないような場合にも、極めて設計自由度が高く、か
つ、再現性の良好な結果を得ることができる。
【0053】特に、パンチスルー生成用領域部分21
(41)を小面積領域に限定するという考えは、図1に
示したように、第三領域3(第五領域5)を複数個から
構成する場合に、その各々に関し、パンチスルー生成用
領域部分21(41)を設けるのではなく、どれか一つ
にのみ、パンチスルー生成用領域部分21(41)を設
け、他の第三領域3(5)の底面部は角部共々、全てパ
ンチスルー抑制用領域部分22(42)で覆って(囲ん
で)しまう構造に展開でき、そうした構造も実際上、か
なり有効である。要は、どこか一ケ所、それも製造工程
に起因するばらつきの影響を受け難い程に小面積化し、
局在化させた領域21(41)にてのみ、所期のパンチ
スルーを生起させ、その後の第三領域3(第五領域5)
の順方向バイアスは、順次横方向(面内方向)に広がっ
て行くようになすことで、設計期待値に近い特性のサー
ジ防護デバイスを得ることができる。なお、第三領域3
(第五領域5)がその全面積部分に亙って全く同時に順
バイアスされるのではなく、上記のようにある部位から
順次に順バイアスされるように構成されていても、既述
したように、これは正帰還現象を伴う極めて高速な現象
であり、特性図上に現れる負性抵抗特性部分を介し、本
デバイスがターンオンするに要する時間は十分短く、高
速応答性の素子であることを大きく損なうことはない。
(41)を小面積領域に限定するという考えは、図1に
示したように、第三領域3(第五領域5)を複数個から
構成する場合に、その各々に関し、パンチスルー生成用
領域部分21(41)を設けるのではなく、どれか一つ
にのみ、パンチスルー生成用領域部分21(41)を設
け、他の第三領域3(5)の底面部は角部共々、全てパ
ンチスルー抑制用領域部分22(42)で覆って(囲ん
で)しまう構造に展開でき、そうした構造も実際上、か
なり有効である。要は、どこか一ケ所、それも製造工程
に起因するばらつきの影響を受け難い程に小面積化し、
局在化させた領域21(41)にてのみ、所期のパンチ
スルーを生起させ、その後の第三領域3(第五領域5)
の順方向バイアスは、順次横方向(面内方向)に広がっ
て行くようになすことで、設計期待値に近い特性のサー
ジ防護デバイスを得ることができる。なお、第三領域3
(第五領域5)がその全面積部分に亙って全く同時に順
バイアスされるのではなく、上記のようにある部位から
順次に順バイアスされるように構成されていても、既述
したように、これは正帰還現象を伴う極めて高速な現象
であり、特性図上に現れる負性抵抗特性部分を介し、本
デバイスがターンオンするに要する時間は十分短く、高
速応答性の素子であることを大きく損なうことはない。
【0054】図4には本発明のさらに他の実施例が示さ
れている。この実施例は、図3に示された実施例と同
様、第一、第二オーミック電極E1 ,E2 のいずれが負
となる極性のサージでも吸収可能なバイポーラサージ吸
収用のサージ防護デバイスであるが、いわゆる横型構造
(ラテラル構造)に構成されたものである。縦形構造と
比べるに、まず似ている点は、第二領域2及び第四領域
4に関するパンチスルー生成用領域部分21,41が、
第三、第五領域3,5の底面部に沿う、断面寸法X1 の
短い小面積部分に限定されおり、パンチスルー抑制用領
域部分22,42が第三、第五領域3,5の角部のみな
らず、底面部の大部分をも覆っていることである。これ
が望ましいことはすでに述べた通りである。異なる点
は、各パンチスルー生成用領域部分21,41がそれぞ
れ第三、第五領域3,5の中央部分ではなく、相手方に
寄った部分に設けられていることと、第一オーミック電
極E1も第二オーミック電極E2 も、相手側から離れた
端部では第三領域3と第二領域2(ないしそのパンチス
ルー抑制用領域部分22)、または第五領域5と第四領
域4(ないしそのパンチスルー抑制用領域部分42)の
両表面部分に対し、部分PO で示すように共に接触して
いるが、相手側に近い側の端部では、部分Pi で示すよ
うに、第三領域3、第五領域5の各表面上に留まってい
ることである。このようなオーミック電極E1 ,E2 に
関するオフセット配置は、次のような意義がある。
れている。この実施例は、図3に示された実施例と同
様、第一、第二オーミック電極E1 ,E2 のいずれが負
となる極性のサージでも吸収可能なバイポーラサージ吸
収用のサージ防護デバイスであるが、いわゆる横型構造
(ラテラル構造)に構成されたものである。縦形構造と
比べるに、まず似ている点は、第二領域2及び第四領域
4に関するパンチスルー生成用領域部分21,41が、
第三、第五領域3,5の底面部に沿う、断面寸法X1 の
短い小面積部分に限定されおり、パンチスルー抑制用領
域部分22,42が第三、第五領域3,5の角部のみな
らず、底面部の大部分をも覆っていることである。これ
が望ましいことはすでに述べた通りである。異なる点
は、各パンチスルー生成用領域部分21,41がそれぞ
れ第三、第五領域3,5の中央部分ではなく、相手方に
寄った部分に設けられていることと、第一オーミック電
極E1も第二オーミック電極E2 も、相手側から離れた
端部では第三領域3と第二領域2(ないしそのパンチス
ルー抑制用領域部分22)、または第五領域5と第四領
域4(ないしそのパンチスルー抑制用領域部分42)の
両表面部分に対し、部分PO で示すように共に接触して
いるが、相手側に近い側の端部では、部分Pi で示すよ
うに、第三領域3、第五領域5の各表面上に留まってい
ることである。このようなオーミック電極E1 ,E2 に
関するオフセット配置は、次のような意義がある。
【0055】印加されたサージの極性が第一オーミック
電極E1 の方を負とする極性であった場合には、第二領
域2のパンチスルー生成用領域部分21の方でパンチス
ルーが生ずるが、これに伴い、最初に第四領域4から第
一領域1にとっての少数キャリア(この場合は正孔)が
注入され、この正孔流がさらに第二領域2(パンチスル
ー抑制用領域部分22を含む)を通って第一のオーミッ
ク電極E1 に至るに際し、その経路が確定できないと、
結局は第二領域2と第三領域3とにより形成されている
第二のpn接合の順方向電圧に等しくなるまでに流れる
当該正孔流の大きさが確定できなくなって、ブレークオ
ーバ電流VBOが確定できず、ひいては保持電流IH の制
御性や安定性の悪化にも継がる。印加されたサージの極
性が逆の場合には、第四領域4のパンチスルー生成用領
域部分41の方でパンチスルーが生じた後、第二領域2
の方から供給される第一領域1にとっての少数キャリア
流に関し、同様の問題が生ずる。
電極E1 の方を負とする極性であった場合には、第二領
域2のパンチスルー生成用領域部分21の方でパンチス
ルーが生ずるが、これに伴い、最初に第四領域4から第
一領域1にとっての少数キャリア(この場合は正孔)が
注入され、この正孔流がさらに第二領域2(パンチスル
ー抑制用領域部分22を含む)を通って第一のオーミッ
ク電極E1 に至るに際し、その経路が確定できないと、
結局は第二領域2と第三領域3とにより形成されている
第二のpn接合の順方向電圧に等しくなるまでに流れる
当該正孔流の大きさが確定できなくなって、ブレークオ
ーバ電流VBOが確定できず、ひいては保持電流IH の制
御性や安定性の悪化にも継がる。印加されたサージの極
性が逆の場合には、第四領域4のパンチスルー生成用領
域部分41の方でパンチスルーが生じた後、第二領域2
の方から供給される第一領域1にとっての少数キャリア
流に関し、同様の問題が生ずる。
【0056】しかし、図4に示されているように、第一
のオーミック電極E1 が第四領域4に対し離れた方の端
部PO でのみ、第二領域2の表面に接触している構造と
すると、第一オーミック電極E1 の方が負となる極性の
サージ印加時には、第四領域4から注入された第一領域
1にとっての少数キャリア流は、必ず第三領域3の底面
部のほぼ全横寸法に沿って流れてから第一オーミック電
極E1 の部分PO に到達するように規制できる。全く同
様に、第二オーミック電極E1 の方が負となる極性のサ
ージ印加時にも、第二領域2から注入された第一領域1
にとっての少数キャリア流は、必ず第五領域5の底面部
に沿って流れてから第二オーミック電極E2 の部分PO
に流れ込むようにできるので、いずれもその流れ経路を
確定することができる。これはすなわち、ブレークオー
バ電流VBOや保持電流IH の制御性、安定性を高め得る
ことを意味し、実際、本発明者の実験により、このこと
が確かめられている。サージ耐量についても、概ね素子
面積に比例して増大する結果が得られた。もちろん、こ
うしたオーミック電極のオフセット構成は、本発明に従
いユニポーラサージ防護デバイスを提供するときにも有
効である。少なくとも、第二、第三領域の表面に付すべ
きオーミック電極E1 に関し、こうしたオフセット構成
を採用すれば良い。
のオーミック電極E1 が第四領域4に対し離れた方の端
部PO でのみ、第二領域2の表面に接触している構造と
すると、第一オーミック電極E1 の方が負となる極性の
サージ印加時には、第四領域4から注入された第一領域
1にとっての少数キャリア流は、必ず第三領域3の底面
部のほぼ全横寸法に沿って流れてから第一オーミック電
極E1 の部分PO に到達するように規制できる。全く同
様に、第二オーミック電極E1 の方が負となる極性のサ
ージ印加時にも、第二領域2から注入された第一領域1
にとっての少数キャリア流は、必ず第五領域5の底面部
に沿って流れてから第二オーミック電極E2 の部分PO
に流れ込むようにできるので、いずれもその流れ経路を
確定することができる。これはすなわち、ブレークオー
バ電流VBOや保持電流IH の制御性、安定性を高め得る
ことを意味し、実際、本発明者の実験により、このこと
が確かめられている。サージ耐量についても、概ね素子
面積に比例して増大する結果が得られた。もちろん、こ
うしたオーミック電極のオフセット構成は、本発明に従
いユニポーラサージ防護デバイスを提供するときにも有
効である。少なくとも、第二、第三領域の表面に付すべ
きオーミック電極E1 に関し、こうしたオフセット構成
を採用すれば良い。
【0057】また、図3に関して述べたと同様、dV/dt
耐性を高めるためには、ユニポーラサージ防護デバイス
とする場合には第二領域のパンチスルー生成用領域部分
21とパンチスルー抑制用領域部分22の寸法比に関
し、またバイポーラサージ防護デバイスとする場合に
は、これに加えて、第四領域4のパンチスルー生成用領
域部分41とパンチスルー抑制用領域部分42との寸法
比に関しても、その設計は下記 (4)式に従うのが望まし
い。
耐性を高めるためには、ユニポーラサージ防護デバイス
とする場合には第二領域のパンチスルー生成用領域部分
21とパンチスルー抑制用領域部分22の寸法比に関
し、またバイポーラサージ防護デバイスとする場合に
は、これに加えて、第四領域4のパンチスルー生成用領
域部分41とパンチスルー抑制用領域部分42との寸法
比に関しても、その設計は下記 (4)式に従うのが望まし
い。
【0058】
【数3】
【0059】上記 (4)式は、先に掲げた (3)式と比べ、
右辺の寸法項(X1 /2)がX1 に変わっている点で相
違するが、縦型構造はと異なり、オーミック電極のオフ
セット構成により、対象とするキャリア流はパンチスル
ー生成用領域部分21またはパンチスルー抑制用領域部
分41の横方向全寸法X1 を通過するからである。な
お、これも先に述べた通り、このようなパンチスルー生
成用領域部分21,41の小面積化構成は、製造工程上
の精度の甘さを補い得る手段ともなる。
右辺の寸法項(X1 /2)がX1 に変わっている点で相
違するが、縦型構造はと異なり、オーミック電極のオフ
セット構成により、対象とするキャリア流はパンチスル
ー生成用領域部分21またはパンチスルー抑制用領域部
分41の横方向全寸法X1 を通過するからである。な
お、これも先に述べた通り、このようなパンチスルー生
成用領域部分21,41の小面積化構成は、製造工程上
の精度の甘さを補い得る手段ともなる。
【0060】したがってまた、こうしたパンチスルー生
成用領域部分21,41や第一、第二オーミック電極E
1 ,E2 に関してのオフセット構成は、図5に示すよう
に、縦型のサージ防護デバイスを構成する場合にも適用
できる。特に縦型で、かつバイポーラサージの吸収可能
なサージ防護デバイスとする場合には、図5に示されて
いる通り、第二領域2のパンチスルー生成用領域部分2
1と第四領域4のパンチスルー生成用領域部分41と
は、図示断面において横方向にずれた関係とするのが良
く、これに伴い、第一オーミック電極E1 が第二領域2
と第三領域3の両領域表面に共に接触する部分PO と、
第二オーミック電極E2 が第四領域4と第五領域5の両
領域表面に共に接触する部分PO もまた、互いに横方向
にずれた関係とするのが良い。その理由は図4の実施例
に関し述べたのと全く同様であり、キャリア流の流れる
経路の確定により、ブレークオーバ電流VBOや保持電流
IHの制御性、安定性を高め、サージ耐量を確保するた
めである。もちろん、各パンチスルー生成用領域部分2
1,41とパンチスルー抑制用領域部分22,42との
寸法比関係にも、上掲の (4)式を適用することができ
る。
成用領域部分21,41や第一、第二オーミック電極E
1 ,E2 に関してのオフセット構成は、図5に示すよう
に、縦型のサージ防護デバイスを構成する場合にも適用
できる。特に縦型で、かつバイポーラサージの吸収可能
なサージ防護デバイスとする場合には、図5に示されて
いる通り、第二領域2のパンチスルー生成用領域部分2
1と第四領域4のパンチスルー生成用領域部分41と
は、図示断面において横方向にずれた関係とするのが良
く、これに伴い、第一オーミック電極E1 が第二領域2
と第三領域3の両領域表面に共に接触する部分PO と、
第二オーミック電極E2 が第四領域4と第五領域5の両
領域表面に共に接触する部分PO もまた、互いに横方向
にずれた関係とするのが良い。その理由は図4の実施例
に関し述べたのと全く同様であり、キャリア流の流れる
経路の確定により、ブレークオーバ電流VBOや保持電流
IHの制御性、安定性を高め、サージ耐量を確保するた
めである。もちろん、各パンチスルー生成用領域部分2
1,41とパンチスルー抑制用領域部分22,42との
寸法比関係にも、上掲の (4)式を適用することができ
る。
【0061】図6は、図3に示された縦型でバイポーラ
サージの吸収可能なサージ防護デバイスを単位構造と
し、これを同一の第一領域1に複数個並設したに相当す
る実施例素子である。ただし、第一、第二オーミック電
極E1 ,E2 は、全ての単位構造に共通となっている。
これはつまり、ユニポーラサージ防護デバイスの場合に
は共通の第二領域2中に複数個の第三領域3を並設した
り、バイポーラサージ防護デバイスの場合にはさらに共
通の第四領域4中に複数個の第五領域5を設ける構成で
はなくとも、複数個の第三領域3やさらに複数個の第五
領域5の各々に関し、それぞれ第二領域2、第四領域4
を設けても良いことを示している。
サージの吸収可能なサージ防護デバイスを単位構造と
し、これを同一の第一領域1に複数個並設したに相当す
る実施例素子である。ただし、第一、第二オーミック電
極E1 ,E2 は、全ての単位構造に共通となっている。
これはつまり、ユニポーラサージ防護デバイスの場合に
は共通の第二領域2中に複数個の第三領域3を並設した
り、バイポーラサージ防護デバイスの場合にはさらに共
通の第四領域4中に複数個の第五領域5を設ける構成で
はなくとも、複数個の第三領域3やさらに複数個の第五
領域5の各々に関し、それぞれ第二領域2、第四領域4
を設けても良いことを示している。
【0062】のみならず、この図6に示されている実施
例は、上記してきた本発明各実施例におけるサージ防護
デバイスのさらなる性能向上のために、ショットキ接合
を有利に用い得ることも示している。すなわち、第一オ
ーミック電極E1 に電気的に接続し、第一領域1との間
で第一のショットキバリアを形成する第一のショットキ
接合SB1 と、第二オーミック電極E2 に電気的に接続
し、第一領域1との間で第二のショットキバリアを形成
する第二のショットキ接合SB2 とが設けられている。
図示の場合は特に、第一ショットキ接合SB1 は隣接す
る第二領域2,2の間に一つづつ設けられ、また第二シ
ョットキ接合SB2 は隣接する第四領域4,4の間に一
つづつ設けられている。このようなショットキ接合があ
ると、第一オーミック電極E1 の方が負となる極性のサ
ージが印加され、これを吸収するために第二領域2の方
のパンチスルー生成用領域部分21を介してパンチスル
ーを生じさせるべきときには、それに先立ち、第二オー
ミック電極E2 の方に接続した第二のショットキ接合S
B2 を介し、第二領域2と第一領域1とで構成されるp
n接合の接合容量CJ を充電するキャリア流を速やかに
流し込むことができる。また、これと逆極性のサージ印
加時には、第一オーミック電極E1 の方に接続した第一
のショットキ接合SB1 を介し、第四領域2と第一領域
1とで構成されるpn接合の接合容量CJ を充電するキ
ャリア流を速やかに流し込むことができる。そのため、
既述したdV/dt耐性を大いに高めることができる。しか
も、第一オーミック電極E1 が負となる極性のサージ印
加時において動作に関与しない第一のショットキ接合S
B1 、第二のオーミック電極E2 が負となるサージの印
加時において動作に関与しない第二のショットキ接合S
B2 は、それぞれ、そのような極性のサージ印加時に
は、いずれも逆バイアスされるので、サージ防護デバイ
スとしてのパンチスルー生成後の基本動作メカニズムに
対し、何等悪影響を与えない。接合容量CJ の充電に関
与したショットキ接合SB2 ないしSB1 の方も、第三
領域3または第五領域5がオンとなった後は、主たる電
流がそれらを通じて流れるので、問題を生じない。な
お、こうしたショットキ接合の援用に関しては、本出願
人がすでに特願平2−323056号において別途開示
しているので、詳しくはこれを参照することができる。
例は、上記してきた本発明各実施例におけるサージ防護
デバイスのさらなる性能向上のために、ショットキ接合
を有利に用い得ることも示している。すなわち、第一オ
ーミック電極E1 に電気的に接続し、第一領域1との間
で第一のショットキバリアを形成する第一のショットキ
接合SB1 と、第二オーミック電極E2 に電気的に接続
し、第一領域1との間で第二のショットキバリアを形成
する第二のショットキ接合SB2 とが設けられている。
図示の場合は特に、第一ショットキ接合SB1 は隣接す
る第二領域2,2の間に一つづつ設けられ、また第二シ
ョットキ接合SB2 は隣接する第四領域4,4の間に一
つづつ設けられている。このようなショットキ接合があ
ると、第一オーミック電極E1 の方が負となる極性のサ
ージが印加され、これを吸収するために第二領域2の方
のパンチスルー生成用領域部分21を介してパンチスル
ーを生じさせるべきときには、それに先立ち、第二オー
ミック電極E2 の方に接続した第二のショットキ接合S
B2 を介し、第二領域2と第一領域1とで構成されるp
n接合の接合容量CJ を充電するキャリア流を速やかに
流し込むことができる。また、これと逆極性のサージ印
加時には、第一オーミック電極E1 の方に接続した第一
のショットキ接合SB1 を介し、第四領域2と第一領域
1とで構成されるpn接合の接合容量CJ を充電するキ
ャリア流を速やかに流し込むことができる。そのため、
既述したdV/dt耐性を大いに高めることができる。しか
も、第一オーミック電極E1 が負となる極性のサージ印
加時において動作に関与しない第一のショットキ接合S
B1 、第二のオーミック電極E2 が負となるサージの印
加時において動作に関与しない第二のショットキ接合S
B2 は、それぞれ、そのような極性のサージ印加時に
は、いずれも逆バイアスされるので、サージ防護デバイ
スとしてのパンチスルー生成後の基本動作メカニズムに
対し、何等悪影響を与えない。接合容量CJ の充電に関
与したショットキ接合SB2 ないしSB1 の方も、第三
領域3または第五領域5がオンとなった後は、主たる電
流がそれらを通じて流れるので、問題を生じない。な
お、こうしたショットキ接合の援用に関しては、本出願
人がすでに特願平2−323056号において別途開示
しているので、詳しくはこれを参照することができる。
【0063】もちろん、ユニポーラサージ防護デバイス
を構成する場合には、第一オーミック電極E1 が負とな
る極性のサージをのみ吸収の対象として、第四領域4を
単一不純物濃度の単一領域に形成したときには第二のシ
ョットキ接合SB2 のみを残し、第二オーミック電極E
2 が負となる極性のサージをのみ吸収対象として第二領
域2を単一不純物濃度の単一領域としたときには第一シ
ョットキ接合SB1 のみを残せば良い。
を構成する場合には、第一オーミック電極E1 が負とな
る極性のサージをのみ吸収の対象として、第四領域4を
単一不純物濃度の単一領域に形成したときには第二のシ
ョットキ接合SB2 のみを残し、第二オーミック電極E
2 が負となる極性のサージをのみ吸収対象として第二領
域2を単一不純物濃度の単一領域としたときには第一シ
ョットキ接合SB1 のみを残せば良い。
【0064】本発明に従いバイポーラサージ防護デバイ
スを形成し、かつ、第三、第五領域3,5をそれぞれ複
数の領域とする場合には、図7に示されているように、
第一領域1の一方の主面側と他方の主面側とに設けられ
ている領域群が、平面投影的に見ると互いに交差するよ
うに、特に望ましくは直交するように構成されていると
さらに良い。図7は、共通の第二領域2と共通の第四領
域4中に、それぞれ複数の第三領域3、第五領域5が設
けられている構造例の断面で示しているが、上述してき
たいずれの実施例でも、第三、第五領域3,5あるいは
また第二、第四領域2,4が複数個から構成される場合
には、このような相互交差ないし相互直交配置関係を有
利に用いることができる。こうした構造もまた、本出願
人が別途出願(特願平3−238950号)しているの
で、詳しくはこれを参照することができるが、このよう
な配置関係とすることにより、第一領域1内をその厚み
方向に流れるキャリア流を一層均一化でき、各特性パラ
メータの制御性やサージ耐量の向上に繋がる。
スを形成し、かつ、第三、第五領域3,5をそれぞれ複
数の領域とする場合には、図7に示されているように、
第一領域1の一方の主面側と他方の主面側とに設けられ
ている領域群が、平面投影的に見ると互いに交差するよ
うに、特に望ましくは直交するように構成されていると
さらに良い。図7は、共通の第二領域2と共通の第四領
域4中に、それぞれ複数の第三領域3、第五領域5が設
けられている構造例の断面で示しているが、上述してき
たいずれの実施例でも、第三、第五領域3,5あるいは
また第二、第四領域2,4が複数個から構成される場合
には、このような相互交差ないし相互直交配置関係を有
利に用いることができる。こうした構造もまた、本出願
人が別途出願(特願平3−238950号)しているの
で、詳しくはこれを参照することができるが、このよう
な配置関係とすることにより、第一領域1内をその厚み
方向に流れるキャリア流を一層均一化でき、各特性パラ
メータの制御性やサージ耐量の向上に繋がる。
【0065】なお、以上においては、バイポーラサージ
防護デバイスを構成するときで、かつ、第三、第五領域
3,5を複数個設けるときに、第三領域3の数と第五領
域5の数は同じであり、かつ、面積的にも物性的も全て
互いに同等な領域としてきたが、特殊な場合には、意図
的に数を異ならせたり、面積などを異ならせることも考
えられないことはない。その場合には当然、図9に示し
たような電流対電圧特性図上において、第一象限と第三
象限における各電流、電圧値の絶対値は異なってくる。
防護デバイスを構成するときで、かつ、第三、第五領域
3,5を複数個設けるときに、第三領域3の数と第五領
域5の数は同じであり、かつ、面積的にも物性的も全て
互いに同等な領域としてきたが、特殊な場合には、意図
的に数を異ならせたり、面積などを異ならせることも考
えられないことはない。その場合には当然、図9に示し
たような電流対電圧特性図上において、第一象限と第三
象限における各電流、電圧値の絶対値は異なってくる。
【0066】
【発明の効果】本発明によると、パンチスルー現象を利
用し、かつブレークオーバ型のサージ防護デバイスにお
いて、製造工程上の精度の問題や不純物拡散に伴う押し
出し効果等があるにしても、それらの影響を受け難く、
期待値に極力近いブレークオーバ電流値IBOや保持電流
値IH を得ることができ、サージ耐量IPPも素子面積の
増加に応じて素直に増加する結果を得ることができる。
何よりも素子間の特性のばらつきが小さくなる。また、
パンチスルー生成用領域部分と当該パンチスルー生成用
領域部分に接してpn接合を形成する領域(既述の第三
領域や第五領域)とをセルフアライン技術により構成で
き、この技術を使用した場合には、リソグラフィ工程中
におけるマスク残りとかピンホール等の欠陥を修復する
か、余り影響を受けないようにすることもでき、製造歩
留まりも大いに向上する。
用し、かつブレークオーバ型のサージ防護デバイスにお
いて、製造工程上の精度の問題や不純物拡散に伴う押し
出し効果等があるにしても、それらの影響を受け難く、
期待値に極力近いブレークオーバ電流値IBOや保持電流
値IH を得ることができ、サージ耐量IPPも素子面積の
増加に応じて素直に増加する結果を得ることができる。
何よりも素子間の特性のばらつきが小さくなる。また、
パンチスルー生成用領域部分と当該パンチスルー生成用
領域部分に接してpn接合を形成する領域(既述の第三
領域や第五領域)とをセルフアライン技術により構成で
き、この技術を使用した場合には、リソグラフィ工程中
におけるマスク残りとかピンホール等の欠陥を修復する
か、余り影響を受けないようにすることもでき、製造歩
留まりも大いに向上する。
【図面の簡単な説明】
【図1】本発明に従って作製された一実施例としてのサ
ージ防護デバイスの要部の概略構成図である。
ージ防護デバイスの要部の概略構成図である。
【図2】図1に示されたサージ防護デバイスを作製する
場合の望ましい工程を示す説明図である。
場合の望ましい工程を示す説明図である。
【図3】本発明に従って作製された他の実施例の概略構
成図である。
成図である。
【図4】本発明に従って作製された横形構造を持つサー
ジ防護デバイスの一例の概略構成図である。
ジ防護デバイスの一例の概略構成図である。
【図5】図4に示される横形構造のサージ防護デバイス
に用いられている特徴的構成を縦型に援用した実施例の
概略構成図である。
に用いられている特徴的構成を縦型に援用した実施例の
概略構成図である。
【図6】ショットキ接合を有利に組み込んだ本発明実施
例の概略構成図である。
例の概略構成図である。
【図7】複数の第三領域と複数の第五領域とを互いに平
面投影的に交差ないし直交させた実施例の概略構成図で
ある。
面投影的に交差ないし直交させた実施例の概略構成図で
ある。
【図8】パンチスルー現象を利用し、ブレークオーバ型
のサージ防護デバイスとして、従来提案されていた素子
の基本的な構造に関する説明図である。
のサージ防護デバイスとして、従来提案されていた素子
の基本的な構造に関する説明図である。
【図9】図8に示される従来デバイスにおける電圧対電
流特性図である。
流特性図である。
【図10】従来のサージ防護デバイスにおいて生じてい
た問題をその構造的要因に即して説明するための説明図
である。
た問題をその構造的要因に即して説明するための説明図
である。
1 第一半導体領域, 2 第二半導体領域, 3 第三半導体領域, 4 第四半導体領域, 5 第五半導体領域, 6 絶縁膜, 7 絶縁膜, 21 第二領域のパンチスルー生成用領域部分, 22 第二領域のパンチスルー抑制用領域部分, 41 第四領域のパンチスルー生成用領域部分, 42 第四領域のパンチスルー抑制用領域部分, E1 第一オーミック電極, E2 第二オーミック電極, A2 セルフアライン用マスク, SB1 第一ショットキ接合, SB2 第二ショットキ接合.
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年4月12日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】半導体ウエハないし半導体基板である第一
の半導体領域1があり、その導電型はp、nのいずれか
に設定されるが、図示の場合はn型となっている。パン
チスルー型とするには、基板1の導電型は、各領域の種
々の製造条件等に鑑みると、どちらかと言えばn型が良
い。第一半導体領域1の一方の主面側には、第二半導体
領域2、第三半導体領域3が一般に不純物の二重拡散技
術やイオン打ち込み技術を利用して順次形成される。第
二半導体領域2は、第一半導体領域1と第一のpn接合
を形成する必要があるので、この場合はp型に選ばれる
が、特にパンチスルー型の場合、少し低濃度のp型、つ
まりp型とされるのが望ましい。第三半導体領域3は第
二半導体領域2とは逆導電型であって、第二半導体領域
2との間で第二のpn接合を形成し、したがって図示の
場合、その導電型はn型にされるが、後述のように、当
該第三半導体領域3はブレークオーバ後の素子内主電流
線路の一端部をも形成するために、望ましくは高導電率
の半導体領域、すなわち高濃度(n+)半導体領域とさ
れる。
の半導体領域1があり、その導電型はp、nのいずれか
に設定されるが、図示の場合はn型となっている。パン
チスルー型とするには、基板1の導電型は、各領域の種
々の製造条件等に鑑みると、どちらかと言えばn型が良
い。第一半導体領域1の一方の主面側には、第二半導体
領域2、第三半導体領域3が一般に不純物の二重拡散技
術やイオン打ち込み技術を利用して順次形成される。第
二半導体領域2は、第一半導体領域1と第一のpn接合
を形成する必要があるので、この場合はp型に選ばれる
が、特にパンチスルー型の場合、少し低濃度のp型、つ
まりp型とされるのが望ましい。第三半導体領域3は第
二半導体領域2とは逆導電型であって、第二半導体領域
2との間で第二のpn接合を形成し、したがって図示の
場合、その導電型はn型にされるが、後述のように、当
該第三半導体領域3はブレークオーバ後の素子内主電流
線路の一端部をも形成するために、望ましくは高導電率
の半導体領域、すなわち高濃度(n+)半導体領域とさ
れる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】
【課題を解決するための手段】本発明は上記課題の解決
のため、基本的には図8または図10に示した断面構造
を採るサージ防護デバイスにおいて、第二領域を、既述
した降伏動作開始に係る空乏層を積極的に伸ばさせるべ
きパンチスルー生成用領域部分と、逆に当該空乏層の伸
びを積極的に抑えるパンチスルー抑制用領域部分との二
種類の領域の組合せで構成し、パンチスルー抑制用領域
部分は、第三領域の角部を覆うように設ける一方、パン
チスルー生成用領域部分は、第三領域と上記第一領域と
が対向し合い、均一なパンチスルーを起こし得る平坦な
部分同志の間にのみ設けるようにする。
のため、基本的には図8または図10に示した断面構造
を採るサージ防護デバイスにおいて、第二領域を、既述
した降伏動作開始に係る空乏層を積極的に伸ばさせるべ
きパンチスルー生成用領域部分と、逆に当該空乏層の伸
びを積極的に抑えるパンチスルー抑制用領域部分との二
種類の領域の組合せで構成し、パンチスルー抑制用領域
部分は、第三領域の角部を覆うように設ける一方、パン
チスルー生成用領域部分は、第三領域と上記第一領域と
が対向し合い、均一なパンチスルーを起こし得る平坦な
部分同志の間にのみ設けるようにする。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0024
【補正方法】変更
【補正内容】
【0024】本発明はもちろん、すでに述べたバイポー
ラサージ吸用のサージ防護デバイスにおける改良案とし
て、上記の構成に準じた構成も提案することができる。
すなわち、第四領域を実質的に第二領域と同等の領域と
し、さらに第三領域と実質的に同等な第五半導体領域を
設けることにより、印加されたサージがいずれの極性で
あっても吸収可能に構成されている従前のサージ防護デ
バイスに対する改良としては、上記のように第二領域を
パンチスルー生成用領域部分とパンチスルー抑制用領域
部分に分けて構成するに加え、第四領域もパンチスルー
生成用領域部分と相対的に高濃度なパンチスルー抑制用
領域部分に分け、パンチスルー抑制用領域部分は第五領
域の角部を覆う領域とした上で、パンチスルー生成用領
域部分は、第五領域と第一領域とが対向し合い、均一な
パンチスルーを起こし得る平坦な部分同志の間にのみ設
けるようにする。
ラサージ吸用のサージ防護デバイスにおける改良案とし
て、上記の構成に準じた構成も提案することができる。
すなわち、第四領域を実質的に第二領域と同等の領域と
し、さらに第三領域と実質的に同等な第五半導体領域を
設けることにより、印加されたサージがいずれの極性で
あっても吸収可能に構成されている従前のサージ防護デ
バイスに対する改良としては、上記のように第二領域を
パンチスルー生成用領域部分とパンチスルー抑制用領域
部分に分けて構成するに加え、第四領域もパンチスルー
生成用領域部分と相対的に高濃度なパンチスルー抑制用
領域部分に分け、パンチスルー抑制用領域部分は第五領
域の角部を覆う領域とした上で、パンチスルー生成用領
域部分は、第五領域と第一領域とが対向し合い、均一な
パンチスルーを起こし得る平坦な部分同志の間にのみ設
けるようにする。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0039
【補正方法】変更
【補正内容】
【0039】マスクA2を介しては、まず、将来パンチ
スルー生成用領域部分21となるべきp−領域21Aを
適当なる不純物の導入により形成する。このとき、すで
に形成されているp+領域22Aは、その厚味が一緒に
増して、形成されたp−領域21Aよりも厚くなる。続
いて、図示してはいないが上述のプロセスにより、表面
全体的に薄く形成されてしまった酸化シリコン層を例え
ばBHF(Bufferd−HF)剤等により除去し、
第三領域3を形成するに適当な比較的高濃度のn+領域
3をセルフアラインで二重拡散する。こうした結果、図
2(C)に示されているように、図1に相当する所期の
構造を得ることができる。ただし、不純物導入法の如何
や酸化シリコン層の厚さの如何によっては、上記のBH
F剤による除去工程も不要な場合がある。
スルー生成用領域部分21となるべきp−領域21Aを
適当なる不純物の導入により形成する。このとき、すで
に形成されているp+領域22Aは、その厚味が一緒に
増して、形成されたp−領域21Aよりも厚くなる。続
いて、図示してはいないが上述のプロセスにより、表面
全体的に薄く形成されてしまった酸化シリコン層を例え
ばBHF(Bufferd−HF)剤等により除去し、
第三領域3を形成するに適当な比較的高濃度のn+領域
3をセルフアラインで二重拡散する。こうした結果、図
2(C)に示されているように、図1に相当する所期の
構造を得ることができる。ただし、不純物導入法の如何
や酸化シリコン層の厚さの如何によっては、上記のBH
F剤による除去工程も不要な場合がある。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0040
【補正方法】変更
【補正内容】
【0040】このようなセルフアライン二重拡散技術の
援用は、製造工程の簡略化、高精度化に寄与するだけで
はなく、p−不純物導入の後に必ずn+不純物が導入さ
れるので、図2(B)に示されているようなリソグラフ
ィ上の欠陥が生じていても、これを修復するか、ないし
はその影響を受け難いようにする点でも優れている。例
えば最初のマスクA1が部分A1´で示すように一部残
っていても、最終的に作製された素子では、図2(C)
に示されているように、多少共、その部分で第三領域3
やその下のパンチスルー生成用領域部分21に亀裂状の
形状欠陥H2が生じたにしろ、逆バイアス条件ではこの
欠陥部分がH2がデプリーション層で埋められるので、
耐圧上、特に大きな問題とならないことが多い。同様
に、図2(B)に示すようにマスクA2にデバイスリー
クの原因となるピンホールH1が生じていても、同一の
ピンホールを持つ同一のマスクA2によるセルフアライ
ンで、このピンホール領域にも最初にパンチスルー生成
用p−領域部分21Aが形成され、続いてn+領域が形
成されるので、ここでの耐圧も確保され、製品歩留まり
が大幅に向上することも多い。
援用は、製造工程の簡略化、高精度化に寄与するだけで
はなく、p−不純物導入の後に必ずn+不純物が導入さ
れるので、図2(B)に示されているようなリソグラフ
ィ上の欠陥が生じていても、これを修復するか、ないし
はその影響を受け難いようにする点でも優れている。例
えば最初のマスクA1が部分A1´で示すように一部残
っていても、最終的に作製された素子では、図2(C)
に示されているように、多少共、その部分で第三領域3
やその下のパンチスルー生成用領域部分21に亀裂状の
形状欠陥H2が生じたにしろ、逆バイアス条件ではこの
欠陥部分がH2がデプリーション層で埋められるので、
耐圧上、特に大きな問題とならないことが多い。同様
に、図2(B)に示すようにマスクA2にデバイスリー
クの原因となるピンホールH1が生じていても、同一の
ピンホールを持つ同一のマスクA2によるセルフアライ
ンで、このピンホール領域にも最初にパンチスルー生成
用p−領域部分21Aが形成され、続いてn+領域が形
成されるので、ここでの耐圧も確保され、製品歩留まり
が大幅に向上することも多い。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0041
【補正方法】変更
【補正内容】
【0041】また、本願出願以前の技術によっても、セ
ルフアライン技術は種々提案されており、不純物導入に
関しても二重拡散の他、イオン打込技術も利用できる。
さらに、マスクとしてシリコン酸化膜とその上に形成さ
れたシリコン窒化膜を用いると、当該シリコン窒化膜の
下のシリコン酸化膜は酸素雰囲気中でのドライブイン工
程等においても成長しないことや、シリコン酸化膜とシ
リコン窒化膜とではそれぞれに適用可能なエッチング剤
が異なり、選択的なエッチングが可能なことが知られて
いる。したがって、こうした知見に基づき、シリコン窒
化膜のみを所定のパタンで除去し、薄いシリコン酸化フ
ィルムは残した状態のまま、その上からn+不純物をイ
オン打ち込みをすることでパンチスルー生成用領域部分
21Aに対し第三領域3をセルフアラインで構成するこ
ともでき、その場合には、上述したBHF剤の適用工程
を省略することができる。シリコン酸化膜を介しての選
択的なイオン打ち込みは、パンチスルー生成用領域21
を得るための出発領域であるp−領域21Aの形成にも
適用できるし、この打ち込みの後、例えば窒素雰囲気中
でp−不純物のドライブインを行えば、シリコン酸化膜
の成長を抑止できるので、その後直ちに(BHF適用工
程を減ることなく)、n+領域3の形成のためのイオン
打ち込み工程に入ることができる。
ルフアライン技術は種々提案されており、不純物導入に
関しても二重拡散の他、イオン打込技術も利用できる。
さらに、マスクとしてシリコン酸化膜とその上に形成さ
れたシリコン窒化膜を用いると、当該シリコン窒化膜の
下のシリコン酸化膜は酸素雰囲気中でのドライブイン工
程等においても成長しないことや、シリコン酸化膜とシ
リコン窒化膜とではそれぞれに適用可能なエッチング剤
が異なり、選択的なエッチングが可能なことが知られて
いる。したがって、こうした知見に基づき、シリコン窒
化膜のみを所定のパタンで除去し、薄いシリコン酸化フ
ィルムは残した状態のまま、その上からn+不純物をイ
オン打ち込みをすることでパンチスルー生成用領域部分
21Aに対し第三領域3をセルフアラインで構成するこ
ともでき、その場合には、上述したBHF剤の適用工程
を省略することができる。シリコン酸化膜を介しての選
択的なイオン打ち込みは、パンチスルー生成用領域21
を得るための出発領域であるp−領域21Aの形成にも
適用できるし、この打ち込みの後、例えば窒素雰囲気中
でp−不純物のドライブインを行えば、シリコン酸化膜
の成長を抑止できるので、その後直ちに(BHF適用工
程を減ることなく)、n+領域3の形成のためのイオン
打ち込み工程に入ることができる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0045
【補正方法】変更
【補正内容】
【0045】逆に、図示断面におけるパンチスルー生成
用領域部分21,41の横方向寸法X1は、これを余り
大きくすることは望ましくない実情がある。パンチスル
ー領域は実質的に高抵抗領域となるので、僅かな電流で
もその経路に沿う電圧降下は大きくなり、したがって電
流経路が長い程、つまりはパンチスルー生成用領域部分
21,41の横方向寸法X1が大きい程、電圧の時間微
分値の(dV/dt)の大きなサージであると、電圧の
絶対値においては吸収を要する程に大きくないにも係ら
ず、そのような「小さなサージ」で簡単に第三領域3ま
たは第五領域5が順バイアスされ、素子がブレークオー
バする不都合が生ずるからである。
用領域部分21,41の横方向寸法X1は、これを余り
大きくすることは望ましくない実情がある。パンチスル
ー領域は実質的に高抵抗領域となるので、僅かな電流で
もその経路に沿う電圧降下は大きくなり、したがって電
流経路が長い程、つまりはパンチスルー生成用領域部分
21,41の横方向寸法X1が大きい程、電圧の時間微
分値の(dV/dt)の大きなサージであると、電圧の
絶対値においては吸収を要する程に大きくないにも係ら
ず、そのような「小さなサージ」で簡単に第三領域3ま
たは第五領域5が順バイアスされ、素子がブレークオー
バする不都合が生ずるからである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 豊 茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内 (72)発明者 佐藤 正明 東京都品川区大崎4丁目3番8号 株式会 社サンコーシヤ内 (72)発明者 前屋敷 芳樹 東京都青梅市藤橋3丁目3番12号 青梅コ スモス電機株式会社内
Claims (14)
- 【請求項1】 第一半導体領域と,該第一半導体領域と
の間で第一のpn接合を形成する第二の半導体領域と,
該第二半導体領域を挟んで上記第一半導体領域に対向
し、該第二半導体領域との間で第二のpn接合を形成す
る第三の半導体領域と,該第二半導体領域とは離れた所
で上記第一半導体領域との間で第三のpn接合を形成す
る第四半導体領域とを有し,上記第二、第三半導体領域
の各表面に共通にオーミック接触する第一オーミック電
極と上記第四半導体領域にオーミック接触する第二オー
ミック電極との間に上記第一pn接合を逆バイアスする
極性のサージが印加されたときにのみ、上記第二半導体
領域を介してその厚味方向に空乏層が伸び、該空乏層が
上記第三半導体領域に到達することにより上記第一、第
三半導体領域間がパンチスルーして降伏動作の開始とな
り、該パンチスルー生成後、上記第一、第二オーミック
電極間を流れる電流の増大と共に上記第二半導体領域内
に生ずる電圧降下により上記第二のpn接合をオンとし
てブレークオーバ特性を呈するサージ防護デバイスにお
いて;上記第二半導体領域を、上記空乏層を伸ばさせる
べきパンチスルー生成用領域部分と、該空乏層の伸びを
抑えるパンチスルー抑制用領域部分とから構成し;該パ
ンチスルー抑制用領域部分は、上記第三半導体領域の角
部を覆うように設ける一方;上記パンチスルー生成用領
域部分は、上記第三半導体領域と上記第一半導体領域と
が対向し合う平坦性の高い面部分同志の間にのみ設ける
ようにしたこと;を特徴とするサージ防護デバイス。 - 【請求項2】 請求項1に記載のサージ防護デバイスで
あって;上記第二半導体領域を構成する上記パンチスル
ー生成用領域部分と上記パンチスルー抑制用領域部分と
は、共に同じ導電型であるが、該パンチスルー生成用領
域部分の方が該パンチスルー抑制用領域部分に比べ、相
対的に低不純物濃度な領域として構成されていること
で、該パンチスルー生成用領域部分は上記第一、第三半
導体領域間の該パンチスルーの生成を許し、相対的に高
不純物濃度の上記パンチスルー抑制用領域部分は該第
一、第三半導体領域間の該パンチスルーの生成を抑制す
ること;を特徴とするサージ防護デバイス。 - 【請求項3】 請求項1に記載のサージ防護デバイスで
あって;上記第二半導体領域を構成する上記パンチスル
ー生成用領域部分と上記パンチスルー抑制用領域部分と
は、共に同じ導電型であるが、該パンチスルー生成用領
域部分の方が該パンチスルー抑制用領域部分に比べ、相
対的に厚みの薄い領域として構成されていることで、該
パンチスルー生成用領域部分は上記第一、第三半導体領
域間の該パンチスルーの生成を許し、相対的に厚みの厚
い該パンチスルー抑制用領域部分は該第一、第三半導体
領域間の該パンチスルーの生成を抑制すること;を特徴
とするサージ防護デバイス。 - 【請求項4】 請求項1に記載のサージ防護デバイスで
あって;上記第二半導体領域を構成する上記パンチスル
ー生成用領域部分と上記パンチスルー抑制用領域部分と
は、共に同じ導電型であるが、該パンチスルー生成用領
域部分の方が該パンチスルー抑制用領域部分に比べ相対
的に低不純物濃度で、かつ、相対的に厚みの薄い領域と
して構成されていることで、該パンチスルー生成用領域
部分は上記第一、第三半導体領域間の該パンチスルーの
生成を許す一方、相対的に高不純物濃度で、かつ、相対
的に厚みの厚い該パンチスルー抑制用領域部分は、該第
一、第三半導体領域間の該パンチスルーの生成を抑制す
ること;を特徴とするサージ防護デバイス。 - 【請求項5】 請求項1,2,3または4に記載のサー
ジ防護デバイスであって;上記第三半導体領域は互いに
離間した複数個から構成され;上記第二半導体領域の上
記パンチスルー抑制用領域部分は該複数個の第三半導体
領域の各々の角部を覆って設けられ;該第二半導体領域
の上記パンチスルー生成用領域部分は該複数個の第三半
導体領域の各々と上記第一半導体領域とが対向し合う各
々の平坦性の高い面部分同志の間に設けられているこ
と;を特徴とするサージ防護デバイス。 - 【請求項6】 請求項1,2,3または4に記載のサー
ジ防護デバイスであって;上記第三半導体領域は互いに
離間した複数個から構成され;上記第二半導体領域の上
記パンチスルー生成用領域部分は該複数個の第三半導体
領域の少なくとも一つと上記第一半導体領域とが対向し
合う各々の平坦性の高い面部分同志の間に設けられ;上
記第二半導体領域の上記パンチスルー抑制用領域部分
は、該複数個の第三半導体領域の各々の角部と、上記パ
ンチスルー生成用領域部分の設けられていない上記第三
領域の底面部とを覆って設けられていること;を特徴と
するサージ防護デバイス。 - 【請求項7】 請求項1,2,3,4,5または6に記
載のサージ防護デバイスであって;上記パンチスルー抑
制用領域部分の不純物濃度及びその寸法は、上記パンチ
スルー生成用領域部分にて該パンチスルーが生じた後の
上記第一、第二オーミック電極間に流れる上記デバイス
電流の増大により、上記第二のpn接合をオンとするに
十分な上記電圧降下を生ずるように定められているこ
と;を特徴とするサージ防護デバイス。 - 【請求項8】 第一半導体領域と,該第一半導体領域と
の間で第一のpn接合を形成する第二の半導体領域と,
該第二半導体領域を挟んで上記第一半導体領域に対向
し、該第二半導体領域との間で第二のpn接合を形成す
る第三の半導体領域と,該第二半導体領域とは離れた所
で上記第一半導体領域との間で第三のpn接合を形成す
る第四半導体領域と,該第四半導体領域を挟んで上記第
一半導体領域に対向し、該第四半導体領域との間で第四
のpn接合を形成する第五の半導体領域とを有し,上記
第二、第三半導体領域の各表面に共通にオーミック接触
する第一オーミック電極と上記第四、第五半導体領域の
各表面に共通にオーミック接触する第二オーミック電極
との間に、上記第一pn接合を逆バイアスする極性のサ
ージが印加されたときには上記第二半導体領域を介して
その厚味方向に空乏層が伸び、該空乏層が上記第三半導
体領域に到達することにより上記第一、第三半導体領域
間がパンチスルーして降伏動作の開始となり、該パンチ
スルー生成後、上記第一、第二オーミック電極間を流れ
る電流の増大と共に上記第二半導体領域内に生ずる電圧
降下により上記第二のpn接合をオンとしてブレークオ
ーバ特性を呈する一方、上記第三pn接合を逆バイアス
する極性のサージが印加されたときには上記第四半導体
領域を介してその厚味方向に空乏層が伸び、該空乏層が
上記第五半導体領域に到達することにより上記第一、第
五半導体領域間がパンチスルーして降伏動作の開始とな
り、該パンチスルー生成後、上記第一、第二オーミック
電極間を流れる電流の増大と共に上記第四半導体領域内
に生ずる電圧降下により上記第四のpn接合をオンとし
てブレークオーバ特性を呈する,いずれの極性のサージ
をも吸収可能なサージ防護デバイスにおいて;上記第二
半導体領域を、上記空乏層を伸ばさせるべきパンチスル
ー生成用領域部分と、該空乏層の伸びを抑えるパンチス
ルー抑制用領域部分とから構成し;該パンチスルー抑制
用領域部分は、上記第三半導体領域の角部を覆うように
設ける一方;上記パンチスルー生成用領域部分は、上記
第三半導体領域と上記第一半導体領域とが対向し合う平
坦性の高い面部分同志の間にのみ設けるようにし;上記
第四半導体領域も、上記空乏層を伸ばさせるべきパンチ
スルー生成用領域部分と、該空乏層の伸びを抑えるパン
チスルー抑制用領域部分とから構成し;該第四半導体領
域の該パンチスルー抑制用領域部分は、上記第五半導体
領域の角部を覆うように設ける一方;該第四半導体領域
の該パンチスルー生成用領域部分は、上記第五半導体領
域と上記第一半導体領域とが対向し合う平坦性の高い面
部分同志の間にのみ設けるようにしたこと;を特徴とす
るサージ防護デバイス。 - 【請求項9】 請求項8に記載のサージ防護デバイスで
あって;上記第二半導体領域を構成する上記パンチスル
ー生成用領域部分と上記パンチスルー抑制用領域部分と
は、共に同じ導電型であるが、該パンチスルー生成用領
域部分の方が該パンチスルー抑制用領域部分に比べ、相
対的に低不純物濃度な領域として構成されていること
で、該パンチスルー生成用領域部分は上記第一、第三半
導体領域間の該パンチスルーの生成を許し、相対的に高
不純物濃度の上記パンチスルー抑制用領域部分は該第
一、第三半導体領域間の該パンチスルーの生成を抑制す
ると共に;上記第四半導体領域を構成する上記パンチス
ルー生成用領域部分と上記パンチスルー抑制用領域部分
とは、共に同じ導電型であるが、該パンチスルー生成用
領域部分の方が該パンチスルー抑制用領域部分に比べ、
相対的に低不純物濃度な領域として構成されていること
で、該パンチスルー生成用領域部分は上記第一、第五半
導体領域間の該パンチスルーの生成を許し、相対的に高
不純物濃度の上記パンチスルー抑制用領域部分は該第
一、第五半導体領域間の該パンチスルーの生成を抑制す
ること;を特徴とするサージ防護デバイス。 - 【請求項10】 請求項8に記載のサージ防護デバイス
であって;上記第二半導体領域を構成する上記パンチス
ルー生成用領域部分と上記パンチスルー抑制用領域部分
とは、共に同じ導電型であるが、該パンチスルー生成用
領域部分の方が該パンチスルー抑制用領域部分に比べ、
相対的に厚みの薄い領域として構成されていることで、
該パンチスルー生成用領域部分は上記第一、第三半導体
領域間の該パンチスルーの生成を許し、相対的に厚みの
厚い該パンチスルー抑制用領域部分は該第一、第三半導
体領域間の該パンチスルーの生成を抑制すると共に;上
記第四半導体領域を構成する上記パンチスルー生成用領
域部分と上記パンチスルー抑制用領域部分とは、共に同
じ導電型であるが、該パンチスルー生成用領域部分の方
が該パンチスルー抑制用領域部分に比べ、相対的に厚み
の薄い領域として構成されていることで、該パンチスル
ー生成用領域部分は上記第一、第五半導体領域間の該パ
ンチスルーの生成を許し、相対的に厚みの厚い該パンチ
スルー抑制用領域部分は該第一、第五半導体領域間の該
パンチスルーの生成を抑制すること;を特徴とするサー
ジ防護デバイス。 - 【請求項11】 請求項8に記載のサージ防護デバイス
であって;上記第二半導体領域を構成する上記パンチス
ルー生成用領域部分と上記パンチスルー抑制用領域部分
とは、共に同じ導電型であるが、該パンチスルー生成用
領域部分の方が該パンチスルー抑制用領域部分に比べ、
相対的に低不純物濃度で、かつ、相対的に厚みの薄い領
域として構成されていることで、該パンチスルー生成用
領域部分は上記第一、第三半導体領域間の該パンチスル
ーの生成を許し、相対的に高不純物濃度で、かつ、相対
的に厚みの厚い該パンチスルー抑制用領域部分は該第
一、第三半導体領域間の該パンチスルーの生成を抑制す
ると共に;上記第四半導体領域を構成する上記パンチス
ルー生成用領域部分と上記パンチスルー抑制用領域部分
とは、共に同じ導電型であるが、該パンチスルー生成用
領域部分の方が該パンチスルー抑制用領域部分に比べ、
相対的に低不純物濃度で、かつ、相対的に厚みの薄い領
域として構成されていることで、該パンチスルー生成用
領域部分は上記第一、第五半導体領域間の該パンチスル
ーの生成を許し、相対的に高不純物濃度で、かつ、相対
的に厚みの厚い該パンチスルー抑制用領域部分は該第
一、第五半導体領域間の該パンチスルーの生成を抑制す
ること;を特徴とするサージ防護デバイス。 - 【請求項12】 請求項8,9,10または11に記載
のサージ防護デバイスであって;上記第三半導体領域は
互いに離間した複数個から構成され;上記第二半導体領
域の上記パンチスルー抑制用領域部分は該複数個の第三
半導体領域の各々の角部を覆って設けられ;該第二半導
体領域の上記パンチスルー生成用領域部分は該複数個の
第三半導体領域の各々と上記第一半導体領域とが対向し
合う平坦性の高い面部分同志の各々の間に設けられてい
ると共に;上記第五半導体領域も互いに離間した複数個
から構成され;上記第四半導体領域の上記パンチスルー
抑制用領域部分は該複数個の第五半導体領域の各々の角
部を覆って設けられ;該第四半導体領域の上記パンチス
ルー生成用領域部分は該複数個の第五半導体領域の各々
と上記第一半導体領域とが対向し合う平坦性の高い面部
分同志の各々の間に設けられていること;を特徴とする
サージ防護デバイス。 - 【請求項13】 請求項8,9,10または11に記載
のサージ防護デバイスであって;上記第三半導体領域は
互いに離間した複数個から構成され;上記第二半導体領
域の上記パンチスルー生成用領域部分は該複数個の第三
半導体領域の少なくとも一つと上記第一半導体領域とが
対向し合う各々の平坦性の高い面部分同志の間に設けら
れ;上記第二半導体領域の上記パンチスルー抑制用領域
部分は、該複数個の第三半導体領域の各々の角部と、上
記パンチスルー生成用領域部分の設けられていない該第
三半導体領域の底面部とを覆って設けられていると共
に;上記第五半導体領域も互いに離間した複数個から構
成され;上記第四半導体領域の上記パンチスルー生成用
領域部分は該複数個の第五半導体領域の少なくとも一つ
と上記第一半導体領域とが対向し合う各々の平坦性の高
い面部分同志の間に設けられ;上記第四半導体領域の上
記パンチスルー抑制用領域部分は、該複数個の第五半導
体領域の各々の角部と、上記パンチスルー生成用領域部
分の設けられていない該第五半導体領域の底面部とを覆
って設けられていること;を特徴とするサージ防護デバ
イス。 - 【請求項14】 請求項8,9,10,11,12また
は13に記載のサージ防護デバイスであって;上記第二
半導体領域の上記パンチスルー抑制用領域部分の不純物
濃度及びその寸法は、上記パンチスルー生成用領域部分
にて該パンチスルーが生じた後の上記第一、第二オーミ
ック電極間に流れる上記デバイス電流の増大により、上
記第二のpn接合をオンとするに十分な上記電圧降下を
生ずるように定められていると共に;上記第四半導体領
域の上記パンチスルー抑制用領域部分の不純物濃度及び
その寸法は、上記パンチスルー生成用領域部分にて該パ
ンチスルーが生じた後の上記第一、第二オーミック電極
間に流れる上記デバイス電流の増大により、上記第四の
pn接合をオンとするに十分な上記電圧降下を生ずるよ
うに定められていること;を特徴とするサージ防護デバ
イス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4100233A JPH0793424B2 (ja) | 1992-03-27 | 1992-03-27 | サージ防護デバイス |
| US08/038,623 US5486709A (en) | 1992-03-27 | 1993-03-26 | Surge protection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4100233A JPH0793424B2 (ja) | 1992-03-27 | 1992-03-27 | サージ防護デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06314781A true JPH06314781A (ja) | 1994-11-08 |
| JPH0793424B2 JPH0793424B2 (ja) | 1995-10-09 |
Family
ID=14268558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4100233A Expired - Lifetime JPH0793424B2 (ja) | 1992-03-27 | 1992-03-27 | サージ防護デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5486709A (ja) |
| JP (1) | JPH0793424B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005117134A1 (ja) * | 2004-05-26 | 2005-12-08 | Shindengen Electric Manufacturing Co., Ltd. | ダイオード及びサイリスタ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701758B2 (ja) * | 1994-10-14 | 1998-01-21 | 日本電気株式会社 | 半導体装置 |
| JP3131823B2 (ja) * | 1996-05-16 | 2001-02-05 | 株式会社サンコーシヤ | 多端子サージ防護デバイス |
| JP2002184952A (ja) * | 2000-12-15 | 2002-06-28 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114574U (ja) * | 1978-01-30 | 1979-08-11 | ||
| JPS56150862A (en) * | 1980-04-24 | 1981-11-21 | Nec Corp | Semiconductor device |
| JPS61158179A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置 |
| JPH01307265A (ja) * | 1988-06-06 | 1989-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 2端子pnpnサージ防護デバイス |
| JPH03215979A (ja) * | 1990-01-22 | 1991-09-20 | Shindengen Electric Mfg Co Ltd | 両方向サイリスタ |
| JPH03239367A (ja) * | 1990-02-16 | 1991-10-24 | Shindengen Electric Mfg Co Ltd | 両方向性2端子サイリスタ |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121073A (en) * | 1978-03-13 | 1979-09-19 | Hitachi Ltd | Semiconductor overload protecting device |
| JPS5565462A (en) * | 1978-11-13 | 1980-05-16 | Mitsubishi Electric Corp | Two-terminal thyristor |
| IT1212767B (it) * | 1983-07-29 | 1989-11-30 | Ates Componenti Elettron | Soppressore di sovratensioni a semiconduttore con tensione d'innesco predeterminabile con precisione. |
| JPS6265383A (ja) * | 1985-09-17 | 1987-03-24 | Agency Of Ind Science & Technol | サ−ジ吸収素子 |
| JPS6265382A (ja) * | 1985-09-17 | 1987-03-24 | Agency Of Ind Science & Technol | サ−ジ吸収素子 |
| JPH0777268B2 (ja) * | 1985-05-14 | 1995-08-16 | 工業技術院長 | サ−ジ吸収素子 |
| US5083185A (en) * | 1985-02-15 | 1992-01-21 | Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry | Surge absorption device |
| JP2605392B2 (ja) * | 1989-03-10 | 1997-04-30 | 三菱電機株式会社 | 半導体装置 |
| EP0414934B1 (de) * | 1989-08-29 | 1994-04-27 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
| JPH0485963A (ja) * | 1990-07-30 | 1992-03-18 | Nec Corp | 半導体保護素子 |
| JPH0656885B2 (ja) * | 1990-11-28 | 1994-07-27 | 工業技術院長 | サージ防護デバイス |
| JPH077837B2 (ja) * | 1990-11-29 | 1995-01-30 | 工業技術院長 | サージ防護デバイス |
| JP2825345B2 (ja) * | 1990-11-30 | 1998-11-18 | 株式会社東芝 | 高速ターンオン素子 |
| JPH0770740B2 (ja) * | 1991-04-18 | 1995-07-31 | 工業技術院長 | サージ防護デバイス |
| JP2614153B2 (ja) * | 1991-04-18 | 1997-05-28 | 工業技術院長 | サージ防護デバイスにおけるブレーク・オーバ電流または保持電流に関する設計仕様値からの誤差低減方法 |
-
1992
- 1992-03-27 JP JP4100233A patent/JPH0793424B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-26 US US08/038,623 patent/US5486709A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54114574U (ja) * | 1978-01-30 | 1979-08-11 | ||
| JPS56150862A (en) * | 1980-04-24 | 1981-11-21 | Nec Corp | Semiconductor device |
| JPS61158179A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置 |
| JPH01307265A (ja) * | 1988-06-06 | 1989-12-12 | Nippon Telegr & Teleph Corp <Ntt> | 2端子pnpnサージ防護デバイス |
| JPH03215979A (ja) * | 1990-01-22 | 1991-09-20 | Shindengen Electric Mfg Co Ltd | 両方向サイリスタ |
| JPH03239367A (ja) * | 1990-02-16 | 1991-10-24 | Shindengen Electric Mfg Co Ltd | 両方向性2端子サイリスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005117134A1 (ja) * | 2004-05-26 | 2005-12-08 | Shindengen Electric Manufacturing Co., Ltd. | ダイオード及びサイリスタ |
| JPWO2005117134A1 (ja) * | 2004-05-26 | 2008-04-03 | 新電元工業株式会社 | ダイオード及びサイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5486709A (en) | 1996-01-23 |
| JPH0793424B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307732B2 (ja) | 高電圧型半導体構成素子 | |
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| US6034385A (en) | Current-limiting semiconductor configuration | |
| EP0588067B1 (en) | High withstand voltage M I S field effect transistor and semiconductor integrated circuit | |
| US8334563B2 (en) | Field-effect semiconductor device and method of producing the same | |
| US8598621B2 (en) | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor | |
| US4646117A (en) | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions | |
| DE102008023471A1 (de) | Halbleiterbauelement | |
| US7582918B2 (en) | Semiconductor device with enhanced breakdown voltage | |
| WO2011101956A1 (ja) | Pinダイオード | |
| US20100230715A1 (en) | Semiconductor device and method for producing a semiconductor device | |
| JPH06314781A (ja) | サージ防護デバイス | |
| JP4839225B2 (ja) | 絶縁耐力の高いsoi半導体素子 | |
| JP3327571B2 (ja) | 半導体装置 | |
| JPH0737895A (ja) | 半導体装置およびその製造方法 | |
| JP2022116567A (ja) | 半導体装置 | |
| KR20010107919A (ko) | 수직 구조의 파워 반도체 소자 | |
| KR100252747B1 (ko) | 플래쉬메모리소자및그제조방법 | |
| JPH09232598A (ja) | サージ防護デバイスとその作製方法 | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| Beasom | High voltage dielectric isolation SCR integrated circuit process | |
| KR100293267B1 (ko) | 플라나형트라이악소자및그제조방법 | |
| JP2916158B2 (ja) | 導電変調型mosfet | |
| US20030102505A1 (en) | Overvoltage protection device | |
| JPH06177404A (ja) | 半導体ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |