JPH06314979A - ガロア体乗算回路 - Google Patents
ガロア体乗算回路Info
- Publication number
- JPH06314979A JPH06314979A JP5101660A JP10166093A JPH06314979A JP H06314979 A JPH06314979 A JP H06314979A JP 5101660 A JP5101660 A JP 5101660A JP 10166093 A JP10166093 A JP 10166093A JP H06314979 A JPH06314979 A JP H06314979A
- Authority
- JP
- Japan
- Prior art keywords
- component
- circuit
- galois field
- output
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 ガロア体上での乗算回路構成の簡略化を図
る。 【構成】 被乗数係数入力１１からαa のベクトル成分
を多項式表現した各係数を、また、乗数係数入力１２か
らαb のベクトル成分を多項式表現した各係数を入力
し、各成分乗算回路１３で、各係数同士の乗算を行い、
各成分出力を得る。この後、Ｘ8 以上の各成分はＸ8 以
上成分出力１４から出力され、Ｘ7 以下の各成分はＸ7
以下成分出力１５から出力される。Ｘ8 以上の成分は、
Ｘ8 以上加算回路１６で各成分同士ＥＸＯＲ演算して加
算を行い、各次数の係数ｙ8 〜ｙ14を得る。そしてｙ8
〜ｙ14はＸ8 以上原始多項式変換回路１７で原始多項式
によって変換され、加算回路１８で各成分乗算回路１３
から出力されるＸ7 以下の成分に加算、及びＸ7 以下成
分同士の加算を行い、乗算出力１９から乗算結果の各係
数が出力される。
る。 【構成】 被乗数係数入力１１からαa のベクトル成分
を多項式表現した各係数を、また、乗数係数入力１２か
らαb のベクトル成分を多項式表現した各係数を入力
し、各成分乗算回路１３で、各係数同士の乗算を行い、
各成分出力を得る。この後、Ｘ8 以上の各成分はＸ8 以
上成分出力１４から出力され、Ｘ7 以下の各成分はＸ7
以下成分出力１５から出力される。Ｘ8 以上の成分は、
Ｘ8 以上加算回路１６で各成分同士ＥＸＯＲ演算して加
算を行い、各次数の係数ｙ8 〜ｙ14を得る。そしてｙ8
〜ｙ14はＸ8 以上原始多項式変換回路１７で原始多項式
によって変換され、加算回路１８で各成分乗算回路１３
から出力されるＸ7 以下の成分に加算、及びＸ7 以下成
分同士の加算を行い、乗算出力１９から乗算結果の各係
数が出力される。
Description
【０００１】
【産業上の利用分野】本発明は、誤り訂正符号等に用い
られるガロア体乗算回路に関する。
られるガロア体乗算回路に関する。
【０００２】
【従来の技術】原始多項式をｆ（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ
3 ＋Ｘ2 ＋１とした場合のガロア体ＧＦ（２8 ）上の乗
算を行う場合を例に以下に説明する。被乗数αa のベク
トル成分を（ａ7 ，ａ6 ，ａ5 ，ａ4 ，ａ3 ，ａ2 ，ａ
1 ，ａ0 ）、乗数αb のベクトル成分を（ｂ7 ，ｂ6 ，
ｂ5 ，ｂ4 ，ｂ3 ，ｂ2 ，ｂ1 ，ｂ0 ）とし、それぞれ
の多項式表現を、ａ7 Ｘ7 ＋ａ6 Ｘ6 ＋ａ4 Ｘ4 ＋ａ3
Ｘ3 ＋ａ2 Ｘ2 ＋ａ1 Ｘ＋ａ0 、ｂ7 Ｘ7 ＋ｂ6 Ｘ6 ＋
ｂ5 Ｘ5 ＋ｂ4 Ｘ4 ＋ｂ3 Ｘ3 ＋ｂ2 Ｘ2 ＋ｂ1Ｘ＋ｂ
0 とする。αa ，αb 双方の乗算によりＸ8 以上の係数
が出力されるが、ガロア体ＧＦ（２8 ）であるので、Ｘ
8 以上の係数は原始多項式により、Ｘ7 以下の係数へと
変換しなければならない。
3 ＋Ｘ2 ＋１とした場合のガロア体ＧＦ（２8 ）上の乗
算を行う場合を例に以下に説明する。被乗数αa のベク
トル成分を（ａ7 ，ａ6 ，ａ5 ，ａ4 ，ａ3 ，ａ2 ，ａ
1 ，ａ0 ）、乗数αb のベクトル成分を（ｂ7 ，ｂ6 ，
ｂ5 ，ｂ4 ，ｂ3 ，ｂ2 ，ｂ1 ，ｂ0 ）とし、それぞれ
の多項式表現を、ａ7 Ｘ7 ＋ａ6 Ｘ6 ＋ａ4 Ｘ4 ＋ａ3
Ｘ3 ＋ａ2 Ｘ2 ＋ａ1 Ｘ＋ａ0 、ｂ7 Ｘ7 ＋ｂ6 Ｘ6 ＋
ｂ5 Ｘ5 ＋ｂ4 Ｘ4 ＋ｂ3 Ｘ3 ＋ｂ2 Ｘ2 ＋ｂ1Ｘ＋ｂ
0 とする。αa ，αb 双方の乗算によりＸ8 以上の係数
が出力されるが、ガロア体ＧＦ（２8 ）であるので、Ｘ
8 以上の係数は原始多項式により、Ｘ7 以下の係数へと
変換しなければならない。
【０００３】以下に従来のガロア体乗算回路の動作につ
いて図２を参照して説明する。図２は、従来のガロア体
乗算回路の構成を示す。
いて図２を参照して説明する。図２は、従来のガロア体
乗算回路の構成を示す。
【０００４】被乗数係数入力２１からαa のベクトル成
分を多項式表現した各係数を、また、乗数係数入力２２
からαb のベクトル成分を多項式表現した各係数を入力
し、各成分乗算回路２３で、各係数同士の乗算を行い成
分出力を得る。この後、Ｘ8以上の各成分はＸ8 以上成
分出力２４から出力され、Ｘ7 以下の各成分はＸ7 以下
成分出力２５から出力される。Ｘ8 以上の成分は、Ｘ8
以上原始多項式変換回路２６でＸ8 以上の各成分が入力
される度に原始多項式に基づいて変換され、加算回路２
７でＸ7 以下の成分に加算、及びＸ7 以下成分同士の加
算を行い、乗算出力２８から乗算結果の各係数が出力さ
れる。
分を多項式表現した各係数を、また、乗数係数入力２２
からαb のベクトル成分を多項式表現した各係数を入力
し、各成分乗算回路２３で、各係数同士の乗算を行い成
分出力を得る。この後、Ｘ8以上の各成分はＸ8 以上成
分出力２４から出力され、Ｘ7 以下の各成分はＸ7 以下
成分出力２５から出力される。Ｘ8 以上の成分は、Ｘ8
以上原始多項式変換回路２６でＸ8 以上の各成分が入力
される度に原始多項式に基づいて変換され、加算回路２
７でＸ7 以下の成分に加算、及びＸ7 以下成分同士の加
算を行い、乗算出力２８から乗算結果の各係数が出力さ
れる。
【０００５】以下に乗算の例を示す。ａ0 ・ｂ0 ＝Ａ
０，ａ1 ・ｂ0 ＝Ａ１，・・・，ａ7・ｂ0 ＝Ａ７，ａ
0 ・ｂ1 ＝Ｂ０，ａ1 ・ｂ1 ＝Ｂ１，・・・，ａ7 ・ｂ
1 ＝Ｂ７，・・・とし、これらの成分で乗算を行ったの
が以下のものである。
０，ａ1 ・ｂ0 ＝Ａ１，・・・，ａ7・ｂ0 ＝Ａ７，ａ
0 ・ｂ1 ＝Ｂ０，ａ1 ・ｂ1 ＝Ｂ１，・・・，ａ7 ・ｂ
1 ＝Ｂ７，・・・とし、これらの成分で乗算を行ったの
が以下のものである。
【０００６】
【数１】
【０００７】まず、Ａ０〜Ａ７，Ｂ１〜Ｂ８，Ｃ２〜Ｃ
９，・・・と求めていく過程で、Ｘ8 以上の成分がＢ
８，Ｃ８，Ｃ９，・・・と出力されてくる。これに対
し、Ｘ8以上の成分は原始多項式ｆ（Ｘ）＝Ｘ8 ＋Ｘ4
＋Ｘ3 ＋Ｘ2 ＋１によってＸ7 以下に変換される。Ｘ8
＝Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１から、Ｂ８はＸ4 ＋Ｘ3 ＋Ｘ2
＋１、Ｃ９はＸ5 ＋Ｘ4 ＋Ｘ3 ＋Ｘ、という様にＸ8 以
上の成分が出力される度に、逐次原始多項式によりＸ7
以下の成分に変換し、最終的に各次数の成分同士、ＥＸ
ＯＲ回路で加算を行い、乗算出力を得ている。
９，・・・と求めていく過程で、Ｘ8 以上の成分がＢ
８，Ｃ８，Ｃ９，・・・と出力されてくる。これに対
し、Ｘ8以上の成分は原始多項式ｆ（Ｘ）＝Ｘ8 ＋Ｘ4
＋Ｘ3 ＋Ｘ2 ＋１によってＸ7 以下に変換される。Ｘ8
＝Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１から、Ｂ８はＸ4 ＋Ｘ3 ＋Ｘ2
＋１、Ｃ９はＸ5 ＋Ｘ4 ＋Ｘ3 ＋Ｘ、という様にＸ8 以
上の成分が出力される度に、逐次原始多項式によりＸ7
以下の成分に変換し、最終的に各次数の成分同士、ＥＸ
ＯＲ回路で加算を行い、乗算出力を得ている。
【０００８】図６，図７，図８，図９，図１０，図１１
は上記演算の構成を示したもので、ＥＸＯＲ演算する加
算回路１だけで構成される。従来の乗算構成では、ＥＸ
ＯＲ回路が１４２個必要になる。
は上記演算の構成を示したもので、ＥＸＯＲ演算する加
算回路１だけで構成される。従来の乗算構成では、ＥＸ
ＯＲ回路が１４２個必要になる。
【０００９】
【発明が解決しようとする課題】従来のガロア体乗算回
路ではＥＸＯＲ回路の数が多く、効率的な乗算回路には
なっていなかった。
路ではＥＸＯＲ回路の数が多く、効率的な乗算回路には
なっていなかった。
【００１０】本発明の目的は、ガロア体での乗算を行う
回路構成の簡略化を図り、ＬＳＩ化を容易にする構成を
提供することにある。
回路構成の簡略化を図り、ＬＳＩ化を容易にする構成を
提供することにある。
【００１１】
【課題を解決するための手段】本発明のガロア体乗算回
路は、ガロア体ＧＦ（２m ）上のｍビットでベクトル表
現される２つの元の乗算を行う際、乗算過程での下位ｍ
ビット以外の上位ビットの成分についてそれぞれＥＸＯ
Ｒ演算して求め、その出力を、与えられる原始多項式ｆ
（Ｘ）により、ｍビットのベクトル表現に変換し、下位
ｍビットの成分とＥＸＯＲ演算することにより、乗算さ
れたベクトル出力を得ることを特徴とする。
路は、ガロア体ＧＦ（２m ）上のｍビットでベクトル表
現される２つの元の乗算を行う際、乗算過程での下位ｍ
ビット以外の上位ビットの成分についてそれぞれＥＸＯ
Ｒ演算して求め、その出力を、与えられる原始多項式ｆ
（Ｘ）により、ｍビットのベクトル表現に変換し、下位
ｍビットの成分とＥＸＯＲ演算することにより、乗算さ
れたベクトル出力を得ることを特徴とする。
【００１２】また本発明は、ガロア体ＧＦ（２m ）上の
ｍビットでベクトル表現される２つの元の乗算を行うガ
ロア体乗算回路において、乗算過程での下位ｍビット以
外の上位ビットの成分についてそれぞれＥＸＯＲ演算し
て求める手段と、前記上位ビットの成分を、与えられる
原始多項式ｆ（Ｘ）により、ｍビットのベクトル表現に
変換する手段と、下位ｍビットの成分とＥＸＯＲ演算す
る手段と、を備えることを特徴とする。
ｍビットでベクトル表現される２つの元の乗算を行うガ
ロア体乗算回路において、乗算過程での下位ｍビット以
外の上位ビットの成分についてそれぞれＥＸＯＲ演算し
て求める手段と、前記上位ビットの成分を、与えられる
原始多項式ｆ（Ｘ）により、ｍビットのベクトル表現に
変換する手段と、下位ｍビットの成分とＥＸＯＲ演算す
る手段と、を備えることを特徴とする。
【００１３】
【実施例】原始多項式をｆ（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋
Ｘ2 ＋１とした場合のガロア体ＧＦ（２8 ）上の乗算を
行う場合を例に以下に説明する。被乗数αa のベクトル
成分を（ａ7 ，ａ6 ，ａ5 ，ａ4 ，ａ3 ，ａ2 ，ａ1 ，
ａ0 ）、乗数αb のベクトル成分を（ｂ7 ，ｂ6 ，
ｂ5 ，ｂ4 ，ｂ3 ，ｂ2 ，ｂ1 ，ｂ0 ）とし、それぞれ
の多項式表現を、ａ7 Ｘ7 ＋ａ6 Ｘ6 ＋ａ4 Ｘ4 ＋ａ3
Ｘ3 ＋ａ2 Ｘ2 ＋ａ1 Ｘ＋ａ0 、ｂ7 Ｘ7 ＋ｂ6 Ｘ6 ＋
ｂ5 Ｘ5 ＋ｂ4 Ｘ4 ＋ｂ3 Ｘ3 ＋ｂ2 Ｘ2 ＋ｂ1Ｘ＋ｂ
0 とする。αa ，αb 双方の多項式同士の乗算出力は、
ｙ14Ｘ14＋ｙ13Ｘ13＋ｙ12Ｘ12＋ｙ11Ｘ11＋ｙ10Ｘ10＋
ｙ9 Ｘ9 ＋ｙ8 Ｘ8 ＋ｙ7 Ｘ7 ＋ｙ6 Ｘ6＋ｙ5 Ｘ5 ＋
ｙ4 Ｘ4 ＋ｙ3 Ｘ3 ＋ｙ2 Ｘ2 ＋ｙ1 Ｘ＋ｙ0 で表現さ
れる。この時、ｙ0 ＝ａ0 ・ｂ0 ，ｙ1 ＝ａ1 ・ｂ0 ＋
ａ0 ・ｂ1 ，・・・，ｙ13＝ａ7 ・ｂ6 ＋ａ6 ・ｂ7 ，
ｙ14＝ａ7 ・ｂ7 である。ＧＦ（２8 ）であるので、Ｘ
8 以上の成分は原始多項式により、Ｘ7 以下の成分へと
変換しなければならない。
Ｘ2 ＋１とした場合のガロア体ＧＦ（２8 ）上の乗算を
行う場合を例に以下に説明する。被乗数αa のベクトル
成分を（ａ7 ，ａ6 ，ａ5 ，ａ4 ，ａ3 ，ａ2 ，ａ1 ，
ａ0 ）、乗数αb のベクトル成分を（ｂ7 ，ｂ6 ，
ｂ5 ，ｂ4 ，ｂ3 ，ｂ2 ，ｂ1 ，ｂ0 ）とし、それぞれ
の多項式表現を、ａ7 Ｘ7 ＋ａ6 Ｘ6 ＋ａ4 Ｘ4 ＋ａ3
Ｘ3 ＋ａ2 Ｘ2 ＋ａ1 Ｘ＋ａ0 、ｂ7 Ｘ7 ＋ｂ6 Ｘ6 ＋
ｂ5 Ｘ5 ＋ｂ4 Ｘ4 ＋ｂ3 Ｘ3 ＋ｂ2 Ｘ2 ＋ｂ1Ｘ＋ｂ
0 とする。αa ，αb 双方の多項式同士の乗算出力は、
ｙ14Ｘ14＋ｙ13Ｘ13＋ｙ12Ｘ12＋ｙ11Ｘ11＋ｙ10Ｘ10＋
ｙ9 Ｘ9 ＋ｙ8 Ｘ8 ＋ｙ7 Ｘ7 ＋ｙ6 Ｘ6＋ｙ5 Ｘ5 ＋
ｙ4 Ｘ4 ＋ｙ3 Ｘ3 ＋ｙ2 Ｘ2 ＋ｙ1 Ｘ＋ｙ0 で表現さ
れる。この時、ｙ0 ＝ａ0 ・ｂ0 ，ｙ1 ＝ａ1 ・ｂ0 ＋
ａ0 ・ｂ1 ，・・・，ｙ13＝ａ7 ・ｂ6 ＋ａ6 ・ｂ7 ，
ｙ14＝ａ7 ・ｂ7 である。ＧＦ（２8 ）であるので、Ｘ
8 以上の成分は原始多項式により、Ｘ7 以下の成分へと
変換しなければならない。
【００１４】以下に本発明のガロア体乗算回路の動作に
ついて図１を参照して説明する。図１は、本発明のガロ
ア体乗算回路の構成を示す。
ついて図１を参照して説明する。図１は、本発明のガロ
ア体乗算回路の構成を示す。
【００１５】被乗数係数入力１１からαa のベクトル成
分を多項式表現した各係数を、また、乗数係数入力１２
からαb のベクトル成分を多項式表現した各係数を入力
し、各成分乗算回路１３で、各係数同士の乗算を行い各
成分出力を得る。この後、Ｘ8 以上の各成分はＸ8 以上
成分出力１４から出力され、Ｘ7 以下の各成分はＸ7以
下成分出力１５から出力される。Ｘ8 以上の成分は、Ｘ
8 以上加算回路１６で各成分同士ＥＸＯＲ演算して加算
を行い、各次数の係数ｙ8 〜ｙ14を得る。そして、ｙ8
〜ｙ14はＸ8 以上原始多項式変換回路１７で原始多項式
に基づいて変換され、加算回路１８で各成分乗算回路１
３から出力されるでＸ7 以下の成分に加算、及びＸ7 以
下成分同士の加算を行い、乗算出力１９から乗算結果の
各係数が出力される。
分を多項式表現した各係数を、また、乗数係数入力１２
からαb のベクトル成分を多項式表現した各係数を入力
し、各成分乗算回路１３で、各係数同士の乗算を行い各
成分出力を得る。この後、Ｘ8 以上の各成分はＸ8 以上
成分出力１４から出力され、Ｘ7 以下の各成分はＸ7以
下成分出力１５から出力される。Ｘ8 以上の成分は、Ｘ
8 以上加算回路１６で各成分同士ＥＸＯＲ演算して加算
を行い、各次数の係数ｙ8 〜ｙ14を得る。そして、ｙ8
〜ｙ14はＸ8 以上原始多項式変換回路１７で原始多項式
に基づいて変換され、加算回路１８で各成分乗算回路１
３から出力されるでＸ7 以下の成分に加算、及びＸ7 以
下成分同士の加算を行い、乗算出力１９から乗算結果の
各係数が出力される。
【００１６】以下に乗算の例を示す。ａ0 ・ｂ0 ＝Ａ
０，ａ1 ・ｂ0 ＝Ａ１，・・・，ａ7・ｂ0 ＝Ａ７，ａ
0 ・ｂ1 ＝Ｂ０，ａ1 ・ｂ1 ＝Ｂ１，・・・，ａ7 ・ｂ
1 ＝Ｂ７，・・・とし、これらの成分で乗算を行ったの
が以下のものである。
０，ａ1 ・ｂ0 ＝Ａ１，・・・，ａ7・ｂ0 ＝Ａ７，ａ
0 ・ｂ1 ＝Ｂ０，ａ1 ・ｂ1 ＝Ｂ１，・・・，ａ7 ・ｂ
1 ＝Ｂ７，・・・とし、これらの成分で乗算を行ったの
が以下のものである。
【００１７】
【数２】
【００１８】まず、Ｘ8 以上の成分がＢ８〜Ｈ１４につ
いて、各次数同士の加算をＥＸＯＲ演算で行い、Ｙ8 〜
Ｙ14の出力を得る。そして、Ｙ8 〜Ｙ14は原始多項式ｆ
（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１によってＸ7 以下
に変換される。Ｘ8 ＝Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１から、Ｙ８
はＸ4 ＋Ｘ3 ＋Ｘ2 ＋１、Ｙ９はＸ5 ＋Ｘ4 ＋Ｘ3 ＋Ｘ
2 ＋Ｘ、という様にＹ１４まで変換を行う。以降は各変
換された成分とＹ０からＹ７までの成分とを加算回路１
８でそれぞれ加算し、乗算出力１６から最終的な乗算出
力を得る。
いて、各次数同士の加算をＥＸＯＲ演算で行い、Ｙ8 〜
Ｙ14の出力を得る。そして、Ｙ8 〜Ｙ14は原始多項式ｆ
（Ｘ）＝Ｘ8 ＋Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１によってＸ7 以下
に変換される。Ｘ8 ＝Ｘ4 ＋Ｘ3 ＋Ｘ2 ＋１から、Ｙ８
はＸ4 ＋Ｘ3 ＋Ｘ2 ＋１、Ｙ９はＸ5 ＋Ｘ4 ＋Ｘ3 ＋Ｘ
2 ＋Ｘ、という様にＹ１４まで変換を行う。以降は各変
換された成分とＹ０からＹ７までの成分とを加算回路１
８でそれぞれ加算し、乗算出力１６から最終的な乗算出
力を得る。
【００１９】図３，図４，図５は上記演算の構成を示し
たもので、ＥＸＯＲ演算する加算回路１からだけで構成
される。この構成ではＥＸＯＲ回路が７７個になり、大
幅に回路を減らすことができる。
たもので、ＥＸＯＲ演算する加算回路１からだけで構成
される。この構成ではＥＸＯＲ回路が７７個になり、大
幅に回路を減らすことができる。
【００２０】
【発明の効果】以上説明したように、本発明によればＸ
8 以上の成分同士の演算を先に行い、その結果を原始多
項式に基づき、Ｘ8 未満の成分へ変換して演算すること
により、回路規模を大幅に減らすことができ、ＬＳＩ化
等を容易に構成できるようになるという実用上極めて有
用なガロア体乗算回路を提供できる。
8 以上の成分同士の演算を先に行い、その結果を原始多
項式に基づき、Ｘ8 未満の成分へ変換して演算すること
により、回路規模を大幅に減らすことができ、ＬＳＩ化
等を容易に構成できるようになるという実用上極めて有
用なガロア体乗算回路を提供できる。
【図１】本発明のガロア体乗算回路の構成を示す図であ
る。
る。
【図２】従来のガロア体乗算回路の構成を示す図であ
る。
る。
【図３】本発明のガロア体乗算回路の内部演算部の構成
を示す図である。
を示す図である。
【図４】本発明のガロア体乗算回路の内部演算部の構成
を示す図である。
を示す図である。
【図５】本発明のガロア体乗算回路の内部演算部の構成
を示す図である。
を示す図である。
【図６】従来のガロア体乗算回路の内部演算部の構成を
示す図である。
示す図である。
【図７】従来のガロア体乗算回路の内部演算部の構成を
示す図である。
示す図である。
【図８】従来のガロア体乗算回路の内部演算部の構成を
示す図である。
示す図である。
【図９】従来のガロア体乗算回路の内部演算部の構成を
示す図である。
示す図である。
【図１０】従来のガロア体乗算回路の内部演算部の構成
を示す図である。
を示す図である。
【図１１】従来のガロア体乗算回路の内部演算部の構成
を示す図である。
を示す図である。
１ 加算回路 １１，２１ 被乗数係数入力 １２，２２ 乗数係数入力 １３，２３ 各成分乗算 １４，２４ Ｘ8 以上成分出力 １５，２５ Ｘ7 以下成分出力 １６ Ｘ8 以上加算回路 １７，２６ Ｘ8 以上原始多項式変換回路 １８，２７ 加算回路 １９，２８ 乗算出力
Claims (2)
- 【請求項１】ガロア体ＧＦ（２m ）上のｍビットでベク
トル表現される２つの元の乗算を行う際、乗算過程での
下位ｍビット以外の上位ビットの成分についてそれぞれ
ＥＸＯＲ演算して求め、その出力を、与えられる原始多
項式ｆ（Ｘ）により、ｍビットのベクトル表現に変換
し、下位ｍビットの成分とＥＸＯＲ演算することによ
り、乗算されたベクトル出力を得ることを特徴とするガ
ロア体乗算回路。 - 【請求項２】ガロア体ＧＦ（２m ）上のｍビットでベク
トル表現される２つの元の乗算を行うガロア体乗算回路
において、 乗算過程での下位ｍビット以外の上位ビットの成分につ
いてそれぞれＥＸＯＲ演算して求める手段と、 前記上位ビットの成分を、与えられる原始多項式ｆ
（Ｘ）により、ｍビットのベクトル表現に変換する手段
と、 下位ｍビットの成分とＥＸＯＲ演算する手段と、を備え
ることを特徴とするガロア体乗算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101660A JPH06314979A (ja) | 1993-04-28 | 1993-04-28 | ガロア体乗算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5101660A JPH06314979A (ja) | 1993-04-28 | 1993-04-28 | ガロア体乗算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314979A true JPH06314979A (ja) | 1994-11-08 |
Family
ID=14306534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5101660A Pending JPH06314979A (ja) | 1993-04-28 | 1993-04-28 | ガロア体乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314979A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140034677A (ko) | 2012-09-12 | 2014-03-20 | 삼성전자주식회사 | 갈로아체 연산 회로 및 메모리 장치 |
| US9130592B2 (en) | 2012-10-15 | 2015-09-08 | Samsung Electronics Co., Ltd. | Error correction code circuit and memory device including the same |
| US9317352B2 (en) | 2012-09-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Galois field arithmetic operation circuit and memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254525A (ja) * | 1986-04-28 | 1987-11-06 | Fujitsu Ten Ltd | ガロア体乗算回路 |
-
1993
- 1993-04-28 JP JP5101660A patent/JPH06314979A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254525A (ja) * | 1986-04-28 | 1987-11-06 | Fujitsu Ten Ltd | ガロア体乗算回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140034677A (ko) | 2012-09-12 | 2014-03-20 | 삼성전자주식회사 | 갈로아체 연산 회로 및 메모리 장치 |
| US9317352B2 (en) | 2012-09-12 | 2016-04-19 | Samsung Electronics Co., Ltd. | Galois field arithmetic operation circuit and memory device |
| US9130592B2 (en) | 2012-10-15 | 2015-09-08 | Samsung Electronics Co., Ltd. | Error correction code circuit and memory device including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4777258B2 (ja) | ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化 | |
| JP2744091B2 (ja) | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 | |
| JPH0612229A (ja) | 乗累算回路 | |
| JPH10135848A (ja) | リードソロモン符号化装置およびその方法 | |
| JP3354025B2 (ja) | エラー位置多項式の計算方法およびその装置 | |
| US4994995A (en) | Bit-serial division method and apparatus | |
| JPH087700B2 (ja) | 巡回冗長検査符号生成の方法および装置 | |
| JPH0728782A (ja) | 演算回路および演算方法 | |
| JPH04246723A (ja) | 乗算器 | |
| JPH06314979A (ja) | ガロア体乗算回路 | |
| JP2694792B2 (ja) | 誤り位置多項式演算回路 | |
| JP2000347835A (ja) | 自乗計算方法及び自乗計算装置 | |
| JPS63107319A (ja) | 拡張ガロア体上の多項式除算回路 | |
| US6549924B1 (en) | Function generating interpolation method and apparatus | |
| JP3279462B2 (ja) | ディジタル乗算器、ディジタルトランスバーサル型等化器及びディジタル積和演算回路 | |
| JPH06230991A (ja) | 有限体での任意元素の逆数算出方法及び装置 | |
| JPH0778748B2 (ja) | ガロア体演算ユニット | |
| JP3190826B2 (ja) | 積和演算装置 | |
| JP2778219B2 (ja) | 有限体の乗算回路 | |
| JP2777265B2 (ja) | 高基数開平演算装置 | |
| JPH09330210A5 (ja) | ||
| KR940007570B1 (ko) | 디지탈 시스템의 다항식 곱셈회로 | |
| JP2004164383A5 (ja) | ||
| JP2551037B2 (ja) | 逆数演算回路 | |
| JPH09185518A (ja) | 原始元αのべき乗生成方式及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970107 |