JPH06318552A - プラズマ処理方法及び装置 - Google Patents

プラズマ処理方法及び装置

Info

Publication number
JPH06318552A
JPH06318552A JP10790993A JP10790993A JPH06318552A JP H06318552 A JPH06318552 A JP H06318552A JP 10790993 A JP10790993 A JP 10790993A JP 10790993 A JP10790993 A JP 10790993A JP H06318552 A JPH06318552 A JP H06318552A
Authority
JP
Japan
Prior art keywords
power
plasma
discharge power
application
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10790993A
Other languages
English (en)
Inventor
Hiroshi Maeda
博司 前田
Takahiro Nakahigashi
孝浩 中東
So Kuwabara
創 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP10790993A priority Critical patent/JPH06318552A/ja
Publication of JPH06318552A publication Critical patent/JPH06318552A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 各種の問題を引き起こす原因となるパーティ
クルの発生を抑制しつつプラズマ処理を行うことができ
るプラズマ処理方法及び装置を提供する。 【構成】 真空容器1内にプラズマ処理用ガスを導入
し、該ガスを所定真空状態下で放電電力印加によりプラ
ズマ化させ、該プラズマの下で処理対象基板S1表面に
目的とする処理を行うプラズマ処理方法及び装置におい
て、放電電力印加開始時に投入する電力を、目的とする
処理に要求される放電電力より低い放電電力とし、該低
放電電力を一定時間印加したのち、次第に前記要求され
る放電電力印加へ切り換えていく。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタ、半導
体利用の各種センサのような半導体を利用したデバイス
や太陽電池その他を製造するにあたり、基板上に成膜し
たり、配線パターン等を得るために、形成した膜を所定
パターンに従ってエッチングしたりするプラズマCV
D、プラズマエッチングのようなプラズマ処理方法及び
それを実施する装置に関する。
【0002】
【従来の技術】プラズマCVD装置は各種タイプのもの
が知られている。その代表例として、図6に示す平行平
板型のプラズマCVD装置について説明すると、この装
置は真空容器1を有し、その中に被成膜基板S1を設置
する基板ホルダを兼ねる電極2及びこの電極に対向する
電極3が設けられている。
【0003】電極2は、通常、接地電極とされ、また、
この上に設置される基板S1を成膜温度に加熱するヒー
タ21を付設してある。なお、輻射熱で基板S1を加熱
するときは、ヒータ21は電極2から分離される。電極
3は、電極2との間に導入される成膜用ガスに高周波電
力や直流電力を印加してプラズマ化させるための電力印
加電極で、図示の例ではマッチングボックス31を介し
て高周波電源32を接続してある。
【0004】また、図示の例では、電極3は、電極の一
部を構成するガスノズル34の開口部に多孔電極板33
を設けたもので、電極板33には、直径0.5mm程度
のガス供給孔を多数形成してあり、ガスノズル34から
供給されるガスが各孔から両電極間に全体的に放出され
るようにしてある。このような構成は広面積基板上に成
膜するのに適している。
【0005】真空容器1には、さらに、開閉弁51を介
して排気ポンプ52を配管接続してあるとともに、前記
ガスノズル34にはガス供給部4を配管接続してある。
ガス供給部4には、1又は2以上のマスフローコントロ
ーラ421、422・・・・及び開閉弁431、432
・・・・を介して、所定量の成膜用ガスを供給するガス
源441、442・・・・が含まれている。
【0006】この平行平板型プラズマCVD装置による
と、成膜対象基板S1が真空容器1内の電極2上に設置
され、該容器1内が弁51の開成と排気ポンプ52の運
転にて所定成膜真空度に維持され、ガス供給部4からノ
ズル34及び電極板33のガス供給孔を介して成膜用ガ
スが導入される。また、高周波電極3に電源32から高
周波電圧が印加され、それによって導入されたガスがプ
ラズマ化され、このプラズマの下で基板S1表面に所望
の膜が形成される。
【0007】また、プラズマエッチング装置も各種タイ
プのものが知られている。その代表例として図7に示す
平行平板型のエッチング装置について説明すると、この
装置も真空容器10を備え、その中には、エッチング対
象膜を形成した基板S2を設置する基板ホルダを兼ねる
電極20及び電極20に対向配置された電極30を備え
ている。
【0008】電極20は、電極30との間に導入される
エッチング用ガスに高周波電力や直流電力を印加してプ
ラズマ化させるための電力印加電極として使用され、図
示の例ではマッチングボックス201を介して高周波電
源202に接続されている。電極30は接地電極であ
り、電極の一部を構成するガスノズル301の開口部に
多孔電極板302を設けたもので、電極板302には直
径0.5mm程度のガス供給孔を多数形成してあり、ガ
スノズル301から供給されるガスが該孔から両電極間
に全体的に放出されるようになっている。
【0009】真空容器10には、さらに、開閉弁71を
介して排気ポンプ72を配管接続してあるとともに、前
記ガスノズル301にはガス供給部6を配管接続してあ
る。ガス供給部6には、1又は2以上のマスフローコン
トローラ621、622・・・・及び開閉弁631、6
32・・・・を介して所要量のエッチング用ガスを供給
するガス源641、642・・・・が含まれている。
【0010】このエッチング装置によると、エッチング
対象基板S2が容器10内の高周波電極20上に設置さ
れ、該容器10内が弁71の開成と排気ポンプ72の運
転にて所定エッチング真空度に維持され、ガス供給部6
からエッチング用ガスがノズル301及び電極板302
のガス供給孔を介して導入される。また、電極20に高
周波電源202から高周波電圧が印加され、それによっ
て導入されたガスがプラズマ化され、このプラズマの下
に基板S2上の膜がエッチングされる。なお、電極20
は、必要に応じ、水冷装置200等で冷却されることも
ある。
【0011】このような従来のプラズマ処理方法及び装
置では、プラズマ生成に必要な電力を放電空間内に直ち
に投入する。図8は、そのような電力印加の例を示すグ
ラフで、グラフ上のライン81は放電開始時に投入され
た電力、ライン82は放電空間内のプラズマに供給され
る電力の様子を示している。放電開始時に投入された電
力は、反射電力のため効率よくプラズマに供給されな
い。そこで、マッチングボックス31(又は201)に
よりマッチング調整を行い、プラズマに効率よく電力を
与えている。
【0012】
【発明が解決しようとする課題】しかしながら、このよ
うな従来プラズマCVDでは、プラズマ中の気相反応に
より発生するパーティクルが基板表面に形成される膜に
付着したり、その中に混入したりして膜質を悪化させる
という問題があり、また、発生したパーティクルが真空
容器内各部に付着してそれを汚染するという問題があ
る。真空容器内各部に付着するパーティクルについて
は、これがやがて剥落して、処理対象基板に付着する恐
れがあるので、除去清掃しなければならず、手間を要す
る。
【0013】また、プラズマエッチングにおいても、同
様に気相反応によりパーティクルが形成され、これが被
エッチング面に付着したり、真空容器内各部に付着する
等の問題がある。例えば、エッチングにより配線パター
ンを形成する場合において、かかるパーティクルはパタ
ーンニングの精度の悪化をもたらし、細線形成において
は断線を招くことがある。
【0014】そこで本発明は、真空容器内にプラズマ処
理用ガスを導入し、該ガスを所定真空状態下で放電電力
印加によりプラズマ化させ、該プラズマの下で処理対象
基体表面に目的とする処理を行うプラズマ処理方法及び
装置であって、各種の問題を引き起こす原因となるパー
ティクルの発生を抑制しつつプラズマ処理を行うことが
できるプラズマ処理方法及び装置を提供することを課題
とする。
【0015】
【課題を解決するための手段】本発明者は前記課題を解
決するため研究を重ねたところ、プラズマを生成するた
めに高電圧を印加開始すると、その電力の多くがパーテ
ィクル発生に費やされ、放電開始時に多量のパーティク
ルが発生し成長すること、このパーティクルは、放電開
始時の印加電圧が大きく、反射電力が大きいほど多量に
発生することを見出した。
【0016】本発明はこの研究に基づくもので、前記課
題を解決するために、真空容器内にプラズマ処理用ガス
を導入し、該ガスを所定真空状態下で放電電力印加によ
りプラズマ化させ、該プラズマの下で処理対象基体表面
に目的とする処理を行うプラズマ処理方法において、前
記放電電力印加開始時に投入する電力を、前記目的とす
る処理に要求される放電電力より低い放電電力とし、該
低放電電力を一定時間印加したのち、次第に前記要求さ
れる放電電力印加へ切り換えていくことを特徴とするプ
ラズマ処理方法を提供するものである。
【0017】前記印加電力切り換え方法としては、前記
最初の低放電電力印加後、該低電力印加に連続して次第
に要求される放電電力へ切り換えていく方法が考えられ
る。また、前記放電電力印加を前記要求される放電電力
印加へ次第に切り換えるに当たり、前記最初の低放電電
力印加後、一定時間電力印加を停止したのち、再び放電
電力印加を開始して、該電力を前記要求される放電電力
へ次第に切り換えていくことも考えられる。
【0018】さらに、パーティクルの発生を一層抑制す
るために、前記最初及びその後の投入電力にパルス変調
を加えることも考えられる。いずれにしても印加電力の
増加に当たってはマッチングが大幅にずれないような電
力投入レートを保つようにすることが望ましい。何故な
ら、本発明者の研究によると、マッチングのズレ調整時
に印加電圧が変化することによってもパーティクルが発
生し易いからである。
【0019】また、前記課題を解決する本発明のプラズ
マ処理装置は、真空容器内にプラズマ処理用ガスを導入
し、該ガスを所定真空状態下で電力印加手段による放電
電力印加によりプラズマ化させ、該プラズマの下で処理
対象基体表面に目的とする処理を行うプラズマ処理装置
であって、前記電力印加手段が、前記目的とする処理に
要求される放電電力より低い放電電力にて電力印加を開
始し、その後次第に前記要求される放電電力へ切り換え
ていく手段、及び前記切り換え手段により切り換えられ
る各印加電力の投入タイミングを制御する手段を含むこ
とを特徴とする。
【0020】この装置においても、前記電力印加手段
に、印加電力にパルス変調を加えるための手段を含めて
もよい。
【0021】
【作用】本発明のプラズマ処理方法及び装置によると、
放電空間に印加される放電電力は、電力印加開始時に
は、目的とする処理に要求される放電電力より低い放電
電力とされ、該低放電電力を一定時間印加したのち、次
第に要求される放電電力印加へ切り換えられ、この電力
印加パターンにより、プラズマ中の気相反応により発生
するパーティクルが低減する。
【0022】
【実施例】以下、本発明の実施例を図面を参照して説明
する。その代表例として、図1に示す平行平板型のプラ
ズマCVD装置及び該装置による成膜方法について説明
する。該プラズマCVD装置は、図6に示す従来例の高
周波電源32の代わりにRFアンプ35及びファンクシ
ョンジェネレータ(任意波形発生器)36が設けられ、
これらがマッチングボックス31に接続されたものであ
る。任意波形発生器36で形成した波形はアンプ35で
増幅され、マッチングボックス31を介して電極3に供
給される。高周波電力印加のオン、オフ及びオン時間、
オフ時間の設定、制御、並びに投入電力の大きさの制御
は任意波形発生器36で行える。
【0023】その他の構成は図6の従来装置と同様であ
る。この平行平板型プラズマCVD装置によると、成膜
対象基板S1が真空容器1内の電極2のサセプタ22上
に設置され、該容器1内が弁51の開成と排気ポンプ5
2の運転にて所定成膜真空度に維持され、ガス供給部4
からノズル34及び電極板33のガス供給孔を介して成
膜ガスが導入される。また、高周波電極3にファンクシ
ョンジェネレータ36で形成した波形がアンプ35で増
幅されて印加され、それによって導入されたガスがプラ
ズマ化され、このプラズマの下で基板S1表面に所望の
膜が形成される。
【0024】但し、この実施例では、電極3への高周波
電力印加にあたり、当初、換言すれば電力印加開始にあ
たって、先ず、望ましくはプラズマ生成に必要最低限の
放電開始電圧を印加し、そのあと、次第に成膜に要求さ
れる放電電力へ増加させる。これによって、当初から成
膜に要求される放電電力を印加すれば電力の多くがパー
ティクル発生、成長に費やされ、多量のパーティクルが
生成するという事態を避けることができる。
【0025】電力印加パターンとしては、図2から図5
の各図に示すパターンを例示できる。いずれにしても、
印加電力増加はマッチングが大きくずれないものとし、
且つ、プラズマの安定性が大きく損なわれないものと
し、この点でもパーティクルの発生を抑制する。図2に
示す電力印加パターンによると、最初の放電開始低電力
印加後、該低電力印加に連続して次第に要求される放電
電力へ切り換える。
【0026】図3パターンでは、放電開始低電力印加
後、一定時間電力印加を停止したのち再び放電電力印加
を開始して該電力を要求される放電電力へ次第に切り換
える。これは最初の放電により放電空間内の性質を変化
させ、次の電力を投入するときに生じる放電空間内の誘
電率の変化を緩和することにより、マッチングのズレを
少なくすることになるからである。このパターンでは図
2のパターンによるときより、パーティクルの発生をさ
らに抑制できる。
【0027】また、図4及び図5のパターンでは、図2
及び図3のパターンにおいて、最初及びその後の各投入
電力にパルス変調を加えるもので、これによって、パー
ティクル発生をさらに減少させることができる。これ
は、パルス変調を施すことにより、放電空間内のパーテ
ィクルの浮遊数及び浮遊時間が減少するからである。な
お、図4及び図5の電力印加パターンにおけるパルス変
調は、ファンクションジェネレータ36により設定で
き、本例では13.56MHzの高周波を、10〜1K
Hzの範囲でパルス状に変調(換言すれば振幅変調)さ
せ、その範囲で、高周波電力の印加をオン、オフする。
図4の(B)図は同(A)図における電力印加パターン
の部分aのパルス変調例を概略的に示し、図5の(B)
図は同(A)図中の電力印加パターンの部分bのパルス
変調例を概略的に示している。図3から図5のパターン
において、各電力印加のタイミング及び各印加電力の大
きさはファンクションジェネレータ36により制御す
る。
【0028】なお、前記各電力印加パターンでは印加電
力は段階的に増加しているが、無段階的又は無段階的と
段階的との組み合わせによる電力変化も考えられる。次
に、図1に示す平行平板型のプラズマCVD装置により
SiNx膜を形成した具体例を説明する。なお、各例に
おいて最後に記すパーティクル数は0.5μm以上のパ
ーティクル数である。 例1:ステップパワー印加 <成膜条件> ・成膜真空度 0.8Torr ・基板温度 250℃ ・使用ガス SiH4 50sccm、 NH3
200sccm ・電極サイズ 300×300mm□ ・使用基板 4インチシリコン基板4枚並置 ・成膜時間 3分 ・電圧印加法(図2のパターンによる) ・電力波形 CW(サイクル波 13.56MHz) ・時間ごとの印加電力を以下に示す。
【0029】 時間(秒) 電力 0(成膜開始)〜2 50W(放電開始電力) 2〜4 100W 4〜6 150W 6〜180(成膜終了) 200W(成膜に必要な電力) ・基板1枚上のパーティクル数 成膜前 1個以下、 成膜後 約40個 例2:ステップパワー印加+パルス電力 <成膜条件> ・成膜真空度 0.8Torr ・基板温度 250℃ ・使用ガス SiH4 50sccm、 NH3
200sccm ・電極サイズ 300×300mm□ ・使用基板 4インチシリコン基板4枚並置 ・成膜時間 3分 ・電圧印加印加法(図4のパターンによる) ・電力波形 パルス(13.56MHzの高周波に50
0Hz振幅変調、1msecオン、1msecオフの繰
り返し、duty50%) ・時間ごとの印加電力を以下に示す。
【0030】 時間(秒) 電力 0(成膜開始)〜2 50W(放電開始電力) 2〜4 100W 4〜6 150W 6〜180(成膜終了) 200W(成膜に必要な電力) ・基板1枚上のパーティクル数 成膜前 1個以下、 成膜後 約20個 例3:ステップパワー印加+任意オフ時間 <成膜条件> ・成膜真空度 0.8Torr ・基板温度 250℃ ・使用ガス SiH4 50sccm、 NH3
200sccm ・電極サイズ 300×300mm□ ・使用基板 4インチシリコン基板4枚並置 ・成膜時間 3分 ・電圧印加法(図3のパターンによる) ・電力波形 CW(13.56MHz) ・時間ごとの印加電力を以下に示す。
【0031】 時間(秒) 電力 0(成膜開始)〜2 50W(放電開始電力) 2〜3 OFF 3〜5 50W 5〜7 100W 7〜9 150W 9〜180(成膜終了) 200W(成膜に必要な電力) ・基板1枚上のパーティクル数 成膜前 1個以下、 成膜後 約8個 例4:ステップパワー印加+パルス電力+任意オフ時間 <成膜条件> ・成膜真空度 0.8Torr ・基板温度 250℃ ・使用ガス SiH4 50sccm、 NH3
200sccm ・電極サイズ 300×300mm□ ・使用基板 4インチシリコン基板4枚並置 ・成膜時間 3分 ・電圧印加法(図5のパターンによる) ・電力波形 パルス(500Hz振幅変調、duty5
0%) ・時間ごとの印加電力を以下に示す。
【0032】 時間(秒) 電力 0(成膜開始)〜2 50W(放電開始電力) 2〜3 OFF 3〜5 50W 5〜7 100W 7〜9 150W 9〜180(成膜終了) 200W(成膜に必要な電力) ・基板1枚上のパーティクル数 成膜前 1個以下、 成膜後 約6個 上記具体例と共に、当初から200Wの放電電力を3分
間連続して印加し、他の条件は例1〜4と同様にして、
SiNx膜を形成することも行ったが、この場合のパー
ティクル数は、成膜前1個以下、成膜後200個であっ
た。
【0033】以上の具体例から分かるように、低放電電
力印加後、該低電力印加に連続して次第に要求される放
電電力へ切り換えていった場合、従来例に比べ、成膜後
の基板上のパーティクル数は約1/5に低減した。さら
に、前記最初の低放電電力印加後、電力印加を一定時間
停止したり、前記最初及びその後の投入電力にパルス変
調を加えたりした場合、従来例に比べ、パーティクル数
は約1/10〜1/40に低減した。
【0034】以上、プラズマCVD法及び装置について
説明したが、本発明はプラズマエッチング法及び装置に
も適用できる。
【0035】
【発明の効果】以上説明したように、本発明によると、
真空容器内にプラズマ処理用ガスを導入し、該ガスを所
定真空状態下で放電電力印加によりプラズマ化させ、該
プラズマの下で処理対象基体表面に目的とする処理を行
うプラズマ処理方法及び装置であって、各種の問題を引
き起こす原因となるパーティクルの発生を抑制しつつ、
プラズマ処理を行うことができるプラズマ処理方法及び
装置を提供することができる。 また、前記プラズマ処
理方法及び装置において、放電開始低電力印加後、一定
時間電力印加を停止したのち再び放電電力印加を開始し
て該電力を要求される放電電力へ次第に切り換えるとき
には、パーティクルの発生をさらに抑制することができ
る。
【0036】また、前記プラズマ処理方法及び装置にお
いて、最初及びその後の各投入電力にパルス変調を加え
るときには、パーティクルの発生をそれだけ抑制するこ
とができる。
【図面の簡単な説明】
【図1】本発明の1実施例であるプラズマCVD装置の
概略構成を示す図である。
【図2】本発明による放電電力印加パターンの1例を示
す図である。
【図3】本発明による放電電力印加パターンの他の例を
示す図である。
【図4】本発明による放電電力印加パターンのさらに他
の例を示す図である。
【図5】本発明による放電電力印加パターンのさらに他
の例を示す図である。
【図6】従来のプラズマCVD装置例の概略構成を示す
図である。
【図7】従来のプラズマエッチング装置例の概略構成を
示す図である。
【図8】従来の放電電力印加パターンを示す図である。
【符号の説明】
1、10 真空容器 2、30 接地電極 20、3 高周波電極 201、31 マッチングボックス 202、32 高周波電源 21 ヒータ 51、71 開閉弁 52、72 排気ポンプ 4、6 ガス供給部 S1 成膜対象基板 S2 エッチング対象基板 35 RFアンプ 36 ファンクションジェネレータ(任意波形発生器)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 真空容器内にプラズマ処理用ガスを導入
    し、該ガスを所定真空状態下で放電電力印加によりプラ
    ズマ化させ、該プラズマの下で処理対象基体表面に目的
    とする処理を行うプラズマ処理方法において、前記放電
    電力印加開始時に投入する電力を、前記目的とする処理
    に要求される放電電力より低い放電電力とし、該低放電
    電力を一定時間印加したのち、次第に前記要求される放
    電電力印加へ切り換えていくことを特徴とするプラズマ
    処理方法。
  2. 【請求項2】 前記放電電力印加を、前記要求される放
    電電力印加へ次第に切り換えるに当たり、前記最初の低
    放電電力印加後、該低電力印加に連続して次第に要求さ
    れる放電電力へ切り換えていく請求項1記載のプラズマ
    処理方法。
  3. 【請求項3】 前記放電電力印加を前記要求される放電
    電力印加へ次第に切り換えるに当たり、前記最初の低放
    電電力印加後、一定時間電力印加を停止したのち、再び
    放電電力印加を開始して、該電力を前記要求される放電
    電力へ次第に切り換えていく請求項1記載のプラズマ処
    理方法。
  4. 【請求項4】 前記最初及びその後の投入電力にパルス
    変調を加える請求項1から3のいずれかに記載のプラズ
    マ処理方法。
  5. 【請求項5】 真空容器内にプラズマ処理用ガスを導入
    し、該ガスを所定真空状態下で電力印加手段による放電
    電力印加によりプラズマ化させ、該プラズマの下で処理
    対象基体表面に目的とする処理を行うプラズマ処理装置
    において、前記電力印加手段が、前記目的とする処理に
    要求される放電電力より低い放電電力にて電力印加を開
    始し、その後次第に前記要求される放電電力へ切り換え
    ていく手段、及び前記切り換え手段により切り換えられ
    る各印加電力の投入タイミングを制御する手段を含むこ
    とを特徴とするプラズマ処理装置。
  6. 【請求項6】 前記電力印加手段が、印加電力にパルス
    変調を加えるための手段を含んでいる請求項5記載のプ
    ラズマ処理装置。
JP10790993A 1993-05-10 1993-05-10 プラズマ処理方法及び装置 Withdrawn JPH06318552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10790993A JPH06318552A (ja) 1993-05-10 1993-05-10 プラズマ処理方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10790993A JPH06318552A (ja) 1993-05-10 1993-05-10 プラズマ処理方法及び装置

Publications (1)

Publication Number Publication Date
JPH06318552A true JPH06318552A (ja) 1994-11-15

Family

ID=14471135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10790993A Withdrawn JPH06318552A (ja) 1993-05-10 1993-05-10 プラズマ処理方法及び装置

Country Status (1)

Country Link
JP (1) JPH06318552A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004021427A1 (ja) * 2002-08-30 2004-03-11 Tokyo Electron Limited プラズマ処理方法及びプラズマ処理装置
WO2005031839A1 (ja) * 2003-09-30 2005-04-07 Tokyo Electron Limited プラズマ処理システム
KR100463910B1 (ko) * 1997-04-16 2005-04-08 삼성전자주식회사 반도체장치의제조설비에공급되는공정요소의공급방법
JP2005116821A (ja) * 2003-10-08 2005-04-28 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法及びプラズマ生成方法
US6951828B2 (en) 1995-11-10 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD method
JP2007208302A (ja) * 2007-05-15 2007-08-16 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
US7541283B2 (en) 2002-08-30 2009-06-02 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US7682982B2 (en) 2004-02-20 2010-03-23 Tokyo Electron Limited Plasma processing apparatus and control method thereof
US8202394B2 (en) 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
US8608422B2 (en) 2003-10-08 2013-12-17 Tokyo Electron Limited Particle sticking prevention apparatus and plasma processing apparatus
KR101490415B1 (ko) * 2008-02-15 2015-02-09 엘아이지에이디피 주식회사 플라즈마 처리장치 및 플라즈마 처리방법
CN111433887A (zh) * 2017-12-13 2020-07-17 应用材料公司 具有等离子体脉冲以防止电荷损坏的空间原子层沉积腔室

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452829B2 (en) 1995-11-10 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD method
US6951828B2 (en) 1995-11-10 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD method
US7071128B2 (en) 1995-11-10 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD method
KR100463910B1 (ko) * 1997-04-16 2005-04-08 삼성전자주식회사 반도체장치의제조설비에공급되는공정요소의공급방법
US8202394B2 (en) 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
US7799238B2 (en) 2002-08-30 2010-09-21 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US8287750B2 (en) 2002-08-30 2012-10-16 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN100414672C (zh) * 2002-08-30 2008-08-27 东京毅力科创株式会社 等离子体处理方法及等离子体处理装置
WO2004021427A1 (ja) * 2002-08-30 2004-03-11 Tokyo Electron Limited プラズマ処理方法及びプラズマ処理装置
US7541283B2 (en) 2002-08-30 2009-06-02 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
WO2005031839A1 (ja) * 2003-09-30 2005-04-07 Tokyo Electron Limited プラズマ処理システム
CN100442451C (zh) * 2003-09-30 2008-12-10 东京毅力科创株式会社 等离子处理系统
JP2005116821A (ja) * 2003-10-08 2005-04-28 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法及びプラズマ生成方法
US8608422B2 (en) 2003-10-08 2013-12-17 Tokyo Electron Limited Particle sticking prevention apparatus and plasma processing apparatus
US7682982B2 (en) 2004-02-20 2010-03-23 Tokyo Electron Limited Plasma processing apparatus and control method thereof
JP2007208302A (ja) * 2007-05-15 2007-08-16 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
KR101490415B1 (ko) * 2008-02-15 2015-02-09 엘아이지에이디피 주식회사 플라즈마 처리장치 및 플라즈마 처리방법
CN111433887A (zh) * 2017-12-13 2020-07-17 应用材料公司 具有等离子体脉冲以防止电荷损坏的空间原子层沉积腔室
CN111433887B (zh) * 2017-12-13 2023-09-29 应用材料公司 具有等离子体脉冲以防止电荷损坏的空间原子层沉积腔室

Similar Documents

Publication Publication Date Title
US6675816B2 (en) Plasma CVD apparatus and dry cleaning method of the same
TWI856009B (zh) 電漿處理方法及電漿處理裝置
KR102162949B1 (ko) 다중 구역 전극 어레이에서의 rf 전력 분배 방법
US5437895A (en) Plasma CVD process for forming amorphous silicon thin film
JPH06318552A (ja) プラズマ処理方法及び装置
KR20030051692A (ko) 플라즈마 처리챔버에서 단일 주파수 rf전력을 이용한웨이퍼 처리시스템, 장치 및, 방법
JPH0551753A (ja) プラズマcvd法及び装置
JP3227949B2 (ja) プラズマ処理方法及び装置
JPH0820874A (ja) プラズマcvd法による成膜方法
JPH05156451A (ja) プラズマcvd法及び装置
JP3078707B2 (ja) 減圧cvd装置のクリーニング方法
JP3836032B2 (ja) プラズマcvd装置
US12300467B2 (en) Plasma processing method and plasma processing apparatus
JPH05160044A (ja) プラズマcvd法及び装置
JPH07183236A (ja) プラズマcvd法及び装置
US12131903B2 (en) Pulsed-plasma deposition of thin film layers
JP3615919B2 (ja) プラズマcvd装置
JP2000031126A (ja) レジストの除去方法
JPH0776780A (ja) プラズマcvd方法及び装置
JPH0793272B2 (ja) プラズマcvd法及び装置
JPH08979B2 (ja) プラズマcvd法及び装置
JP2012129429A (ja) プラズマ処理方法
JP2001156006A (ja) プラズマ発生方法
JPH0793273B2 (ja) 薄膜トランジスタ用の膜形成方法
JPH08225946A (ja) 薄膜形成装置及び薄膜形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801