JPH0793273B2 - 薄膜トランジスタ用の膜形成方法 - Google Patents
薄膜トランジスタ用の膜形成方法Info
- Publication number
- JPH0793273B2 JPH0793273B2 JP4019196A JP1919692A JPH0793273B2 JP H0793273 B2 JPH0793273 B2 JP H0793273B2 JP 4019196 A JP4019196 A JP 4019196A JP 1919692 A JP1919692 A JP 1919692A JP H0793273 B2 JPH0793273 B2 JP H0793273B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pulse modulation
- forming
- thin film
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）におけるアモルファスシリコン膜や多結晶シリコ
ン膜といったシリコン半導体膜と、これに積層されるゲ
ート絶縁膜（ＳｉＮｘ等）のプラズマＣＶＤ法による形
成方法に関する。
ＦＴ）におけるアモルファスシリコン膜や多結晶シリコ
ン膜といったシリコン半導体膜と、これに積層されるゲ
ート絶縁膜（ＳｉＮｘ等）のプラズマＣＶＤ法による形
成方法に関する。
【０００２】
【従来の技術】薄膜トランジスタにおけるシリコン半導
体膜やこれに積層されるゲート絶縁膜は、プラズマＣＶ
Ｄ法により形成されることが多い。この場合、それら膜
を形成するための原料ガスのプラズマ化は、所定周波数
の高周波電力を連続的に印加する連続放電によってい
る。
体膜やこれに積層されるゲート絶縁膜は、プラズマＣＶ
Ｄ法により形成されることが多い。この場合、それら膜
を形成するための原料ガスのプラズマ化は、所定周波数
の高周波電力を連続的に印加する連続放電によってい
る。
【０００３】
【発明が解決しようとする課題】しかし、このような連
続放電によるプラズマＣＶＤにより得られるシリコン半
導体膜やゲート絶縁膜はその表面粗度が３０Å〜５０Å
程度と平坦度がきわめて悪く、そのため、シリコン半導
体膜とこれに接するゲート絶縁膜の界面の平坦度が悪く
なり、その結果、ソース・ドレイン間の電子移動度が低
くなり（０．３ｃｍ2 ／Ｖ・Ｓ以下）、最終製品トラン
ジスタの性能が満足できるものでなくなるという問題が
あった。
続放電によるプラズマＣＶＤにより得られるシリコン半
導体膜やゲート絶縁膜はその表面粗度が３０Å〜５０Å
程度と平坦度がきわめて悪く、そのため、シリコン半導
体膜とこれに接するゲート絶縁膜の界面の平坦度が悪く
なり、その結果、ソース・ドレイン間の電子移動度が低
くなり（０．３ｃｍ2 ／Ｖ・Ｓ以下）、最終製品トラン
ジスタの性能が満足できるものでなくなるという問題が
あった。
【０００４】そこで本発明は、薄膜トランジスタ（ＴＦ
Ｔ）用のシリコン半導体膜及びこれに接するゲート絶縁
膜の界面の平坦度を向上させ、それによってＴＦＴにお
けるソース・ドレイン間の電子移動度を大きくさせ得る
プラズマＣＶＤ法による薄膜トランジスタ用の膜形成方
法を提供することを目的とする。
Ｔ）用のシリコン半導体膜及びこれに接するゲート絶縁
膜の界面の平坦度を向上させ、それによってＴＦＴにお
けるソース・ドレイン間の電子移動度を大きくさせ得る
プラズマＣＶＤ法による薄膜トランジスタ用の膜形成方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明者は、前記連続放
電による原料ガスのプラズマ化によると、気相反応が律
促となり、反応種が基板から離れた位置から基板へ向け
降り注ぐことになるため、成膜表面粗度が大きくなって
しまうことに着目し、さらに研究を進め、パルス変調を
かけた高周波、換言すれば断続を繰り返す高周波を印加
すると、従来の気相反応だけでなく、基板表面及び（又
は）それに近い位置での反応（以下「表面反応」とい
う）も起こり、これによって、成膜表面粗度が小さくな
ることを見出した。
電による原料ガスのプラズマ化によると、気相反応が律
促となり、反応種が基板から離れた位置から基板へ向け
降り注ぐことになるため、成膜表面粗度が大きくなって
しまうことに着目し、さらに研究を進め、パルス変調を
かけた高周波、換言すれば断続を繰り返す高周波を印加
すると、従来の気相反応だけでなく、基板表面及び（又
は）それに近い位置での反応（以下「表面反応」とい
う）も起こり、これによって、成膜表面粗度が小さくな
ることを見出した。
【０００６】また、このように第１のパルス変調に該第
１パルス変調より短い周期をもつ第２のパルス変調を重
畳させたり、さらには、該第２パルス変調より短い周期
をもつ第３パルス変調を重畳させることで、前記表面反
応がさらに進むとともに、必要なラジカル生成に寄与す
るプラズマ中の電子温度のコントロールが可能となり、
成膜速度を向上させ得ることを見出し、本発明を完成し
た。
１パルス変調より短い周期をもつ第２のパルス変調を重
畳させたり、さらには、該第２パルス変調より短い周期
をもつ第３パルス変調を重畳させることで、前記表面反
応がさらに進むとともに、必要なラジカル生成に寄与す
るプラズマ中の電子温度のコントロールが可能となり、
成膜速度を向上させ得ることを見出し、本発明を完成し
た。
【０００７】すなわち本発明は、薄膜トランジスタ用の
シリコン半導体膜及びゲート絶縁膜をプラズマＣＶＤ法
により形成し、前記それぞれの膜形成にあたり該膜形成
のための原料ガスのプラズマ化を、第１パルス変調及び
該第１パルス変調より短い周期をもつ第２パルス変調を
重畳させた高周波電力の印加により行うことを特徴とす
る薄膜トランジスタ用の膜形成方法を提供するものであ
る。
シリコン半導体膜及びゲート絶縁膜をプラズマＣＶＤ法
により形成し、前記それぞれの膜形成にあたり該膜形成
のための原料ガスのプラズマ化を、第１パルス変調及び
該第１パルス変調より短い周期をもつ第２パルス変調を
重畳させた高周波電力の印加により行うことを特徴とす
る薄膜トランジスタ用の膜形成方法を提供するものであ
る。
【０００８】また、本発明は、かかる方法において、前
記第２パルス変調より短い周期をもつ第３のパルス変調
をさらに重畳させた高周波電力により原料ガスのプラズ
マ化を行う方法を提供する。前記第１パルス変調の条件
としては特に限定はないが、前記両膜界面の平坦度を向
上させる観点から、例えば１ＫＨｚ以下、さらには４０
０〜１０００Ｈｚの条件が考えられる。
記第２パルス変調より短い周期をもつ第３のパルス変調
をさらに重畳させた高周波電力により原料ガスのプラズ
マ化を行う方法を提供する。前記第１パルス変調の条件
としては特に限定はないが、前記両膜界面の平坦度を向
上させる観点から、例えば１ＫＨｚ以下、さらには４０
０〜１０００Ｈｚの条件が考えられる。
【０００９】前記第２パルス変調による高周波入力のオ
ン時間ｔ１、オフ時間ｔ２としては、例えば０．５μｓ
ｅｃ≦ｔ１≦１００μｓｅｃ、３μｓｅｃ≦ｔ２≦１０
０μｓｅｃが考えられる。さらに第３パルス変調を重畳
するときは、その変調による高周波入力オン時間ｔ３、
オフ時間ｔ４として、例えば０．０５μｓｅｃ≦ｔ３≦
５０μｓｅｃ、０．０５μｓｅｃ≦ｔ４≦５０μｓｅｃ
が考えられる。
ン時間ｔ１、オフ時間ｔ２としては、例えば０．５μｓ
ｅｃ≦ｔ１≦１００μｓｅｃ、３μｓｅｃ≦ｔ２≦１０
０μｓｅｃが考えられる。さらに第３パルス変調を重畳
するときは、その変調による高周波入力オン時間ｔ３、
オフ時間ｔ４として、例えば０．０５μｓｅｃ≦ｔ３≦
５０μｓｅｃ、０．０５μｓｅｃ≦ｔ４≦５０μｓｅｃ
が考えられる。
【００１０】
【作用】本発明方法によると、薄膜トランジスタ用のシ
リコン半導体膜及びこれに積層されるゲート絶縁膜は、
プラズマＣＶＤ法により順次、且つ、各膜の原料ガスを
第１及び第２のパルス変調を重畳させた、或いはさらに
第３パルス変調を重畳させた高周波電力の印加でプラズ
マ化することにより形成される。
リコン半導体膜及びこれに積層されるゲート絶縁膜は、
プラズマＣＶＤ法により順次、且つ、各膜の原料ガスを
第１及び第２のパルス変調を重畳させた、或いはさらに
第３パルス変調を重畳させた高周波電力の印加でプラズ
マ化することにより形成される。
【００１１】このようにパルス変調をかけた高周波電力
の印加、換言すれば断続的な高周波電力の印加によりプ
ラズマの発生、停止が繰り返されるので、基板又はその
上に先に形成された膜から離れた位置で反応種が生成さ
れる気相反応が起こるほか、プラズマ停止時に原料ガス
が基板表面又はその上に先に形成された膜の表面及び
（又は）その近くまで達し、引き続きこれがプラズマ化
されることで反応種がそれら表面及び（又は）その近く
で生成される表面反応も進み、その結果、表面粗度の小
さい膜が形成されることになり、シリコン半導体膜とこ
れに接するゲート絶縁膜の界面の平坦度は良好となる。
の印加、換言すれば断続的な高周波電力の印加によりプ
ラズマの発生、停止が繰り返されるので、基板又はその
上に先に形成された膜から離れた位置で反応種が生成さ
れる気相反応が起こるほか、プラズマ停止時に原料ガス
が基板表面又はその上に先に形成された膜の表面及び
（又は）その近くまで達し、引き続きこれがプラズマ化
されることで反応種がそれら表面及び（又は）その近く
で生成される表面反応も進み、その結果、表面粗度の小
さい膜が形成されることになり、シリコン半導体膜とこ
れに接するゲート絶縁膜の界面の平坦度は良好となる。
【００１２】また、第２パルス変調を重畳し、或いはさ
らに第３パルス変調を重畳することで、プラズマ中の電
子温度を必要なラジカル生成に望ましい状態にコントロ
ールすることができ、それによって成膜速度が向上す
る。
らに第３パルス変調を重畳することで、プラズマ中の電
子温度を必要なラジカル生成に望ましい状態にコントロ
ールすることができ、それによって成膜速度が向上す
る。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明方法の実施に使用するプラズマＣＶ
Ｄ装置の一例の概略構成を示している。図示の装置は、
真空チャンバ１、該チャンバに電磁弁２１を介して接続
した真空ポンプ２、チャンバ１内に設置した電極３、
４、チャンバ１に電磁弁６１を介して接続した成膜用ガ
ス源５を備えている。
する。図１は本発明方法の実施に使用するプラズマＣＶ
Ｄ装置の一例の概略構成を示している。図示の装置は、
真空チャンバ１、該チャンバに電磁弁２１を介して接続
した真空ポンプ２、チャンバ１内に設置した電極３、
４、チャンバ１に電磁弁６１を介して接続した成膜用ガ
ス源５を備えている。
【００１４】電極３は接地電極であり、これには成膜温
度調節用のヒータ３１が付設されている。電極４は高周
波電極であり、それ自体既に知られているマッチングボ
ックス８を介して高周波電源７から高周波電圧が印加さ
れる。高周波電源７は、任意の高周波パルス変調が可能
な高周波信号発生器７１及び高周波増幅器（ＲＦパワー
アンプ）７２を有しており、所定周波数の高周波に所望
の第１パルス変調及び第１パルス変調より短い周期をも
つ第２パルス変調をかけた高周波電力、或いはさらに、
第２パルス変調より短い周期をもつ第３のパルス変調を
もかけた高周波電力を印加できるように構成してある。
度調節用のヒータ３１が付設されている。電極４は高周
波電極であり、それ自体既に知られているマッチングボ
ックス８を介して高周波電源７から高周波電圧が印加さ
れる。高周波電源７は、任意の高周波パルス変調が可能
な高周波信号発生器７１及び高周波増幅器（ＲＦパワー
アンプ）７２を有しており、所定周波数の高周波に所望
の第１パルス変調及び第１パルス変調より短い周期をも
つ第２パルス変調をかけた高周波電力、或いはさらに、
第２パルス変調より短い周期をもつ第３のパルス変調を
もかけた高周波電力を印加できるように構成してある。
【００１５】第１パルス変調による高周波入力のオン、
オフ状態は図２の上段に概略示するようになり、第２パ
ルス変調による高周波入力のオン、オフ状態は図２の中
段に概略示するようになり、第３パルス変調による高周
波入力のオン、オフ状態は図２の下段に概略示するよう
になる。以上説明した装置によると、本発明方法は次の
ように実施される。
オフ状態は図２の上段に概略示するようになり、第２パ
ルス変調による高周波入力のオン、オフ状態は図２の中
段に概略示するようになり、第３パルス変調による高周
波入力のオン、オフ状態は図２の下段に概略示するよう
になる。以上説明した装置によると、本発明方法は次の
ように実施される。
【００１６】シリコン半導体膜及びゲート絶縁膜のうち
前者を先に形成する場合、後者を先に形成する場合のい
ずれも考えられる。いずれにしても、これら膜は順次形
成される。最初の膜を形成するにあたっては、先ず、成
膜すべき基板９を電極３上に設置する。しかるのち、チ
ャンバ１内を電磁弁２１の開成とポンプ２の運転にて所
定圧まで真空引きし、成膜用ガス源５から最初の成膜用
原料ガスをチャンバ内に導入し、且つ、チャンバ内を所
定成膜真空度に維持する。また、基板９をヒータ３１に
て所定成膜温度に制御する。次いで、電源７にてこのガ
スに第１及び第２パルス変調された、或いはさらに第３
パルス変調された高周波電力を印加して該ガスをプラズ
マ化させ、基板９上に成膜させる。同様にして、次の原
料ガス源を準備し、そのガスを用いて次の膜を形成す
る。かくしてシリコン半導体膜とゲート絶縁膜の積層が
形成される。
前者を先に形成する場合、後者を先に形成する場合のい
ずれも考えられる。いずれにしても、これら膜は順次形
成される。最初の膜を形成するにあたっては、先ず、成
膜すべき基板９を電極３上に設置する。しかるのち、チ
ャンバ１内を電磁弁２１の開成とポンプ２の運転にて所
定圧まで真空引きし、成膜用ガス源５から最初の成膜用
原料ガスをチャンバ内に導入し、且つ、チャンバ内を所
定成膜真空度に維持する。また、基板９をヒータ３１に
て所定成膜温度に制御する。次いで、電源７にてこのガ
スに第１及び第２パルス変調された、或いはさらに第３
パルス変調された高周波電力を印加して該ガスをプラズ
マ化させ、基板９上に成膜させる。同様にして、次の原
料ガス源を準備し、そのガスを用いて次の膜を形成す
る。かくしてシリコン半導体膜とゲート絶縁膜の積層が
形成される。
【００１７】前記最初の成膜中、原料ガスには、パルス
変調された高周波電力が印加されるので、基板から離れ
た位置での気相反応だけでなく基板表面及び（又は）そ
れに近い位置での表面反応もあり、従って基板への成膜
は基板表面から離れた位置からの反応種の降り注ぎによ
るだけでなく、表面反応によるゆるやかな反応種の供給
によってもなされ、全体として成膜表面はそれだけ平坦
となる。また、この膜の上に形成される次の膜も先の平
坦な膜表面への気相反応による反応種の供給と表面反応
によるきめ細かい反応種の供給により形成されるので、
最初の膜とその上に形成される次の膜の界面の平坦度は
きわめて良好となる。
変調された高周波電力が印加されるので、基板から離れ
た位置での気相反応だけでなく基板表面及び（又は）そ
れに近い位置での表面反応もあり、従って基板への成膜
は基板表面から離れた位置からの反応種の降り注ぎによ
るだけでなく、表面反応によるゆるやかな反応種の供給
によってもなされ、全体として成膜表面はそれだけ平坦
となる。また、この膜の上に形成される次の膜も先の平
坦な膜表面への気相反応による反応種の供給と表面反応
によるきめ細かい反応種の供給により形成されるので、
最初の膜とその上に形成される次の膜の界面の平坦度は
きわめて良好となる。
【００１８】よってシリコン半導体膜、ゲート絶縁膜の
いずれが先で、いずれがあとに形成される場合でも、両
者の界面平坦度はきわめて良好となり、両者はよく密着
する。従って、このような膜を用いた最終ＴＦＴトラン
ジスタでは、ソース・ドレイン間の電子移動度は従来に
比べ高いものとなる。また、前記成膜では、第２パルス
変調が重畳され、或いはさらに第３パルス変調が重畳さ
れることで、プラズマ中の電子温度が望ましい状態にコ
ントロールされ、成膜速度が向上する。
いずれが先で、いずれがあとに形成される場合でも、両
者の界面平坦度はきわめて良好となり、両者はよく密着
する。従って、このような膜を用いた最終ＴＦＴトラン
ジスタでは、ソース・ドレイン間の電子移動度は従来に
比べ高いものとなる。また、前記成膜では、第２パルス
変調が重畳され、或いはさらに第３パルス変調が重畳さ
れることで、プラズマ中の電子温度が望ましい状態にコ
ントロールされ、成膜速度が向上する。
【００１９】以上説明した方法により、次の具体的条件
で１００ｍｍ角のガラス基板（コーニング７０５９）上
にアモルファスシリコン（ａ−Ｓｉ）半導体膜とＳｉＮ
ｘゲート絶縁膜の積層膜を形成したところ、後に掲げる
結果を得た。 成膜真空度：１００〜６００ｍＴｏｒｒ（但し、ここで
は５００ｍＴｏｒｒ） 高周波電源：１３．５６ＭＨｚ、１０００Ｗ 第１パルス変調の周期：４００Ｈｚ〜１０００Ｈｚ（但
し、ここでは５００Hz） 第２パルス変調：オン時間ｔ１ ０．５μｓｅｃ オフ時間ｔ２ １．５μｓｅｃ 第３パルス変調：オン時間ｔ３ ０．２μｓｅｃ オフ時間ｔ４ ０．３μｓｅｃ 電極３、４の面積：７００ｍｍ×７００ｍｍ ガラス基板温度：ａ−Ｓｉ膜形成時 ３００℃ ＳｉＮｘ膜形成時 ３５０℃ 成膜ガス：ａ−Ｓｉ膜については ＳｉＨ4 ５０ｃｃｍ Ｈ2 １５０ｃｃｍ ＳｉＮｘ膜については ＳｉＨ4 ５０ｃｃｍ ＮＨ3 １５０ｃｃｍ Ｎ2 ５０ｃｃｍ （結果）注：以下において（ ）内はパルス変調をか
けない従来方法の結果 上記結果から分かるように、本発明方法によると、従来
法に比べ、成膜の表面粗度は約１／４以下に低下し、Ｔ
ＦＴにおける電子移動度は約４倍に増加している。
で１００ｍｍ角のガラス基板（コーニング７０５９）上
にアモルファスシリコン（ａ−Ｓｉ）半導体膜とＳｉＮ
ｘゲート絶縁膜の積層膜を形成したところ、後に掲げる
結果を得た。 成膜真空度：１００〜６００ｍＴｏｒｒ（但し、ここで
は５００ｍＴｏｒｒ） 高周波電源：１３．５６ＭＨｚ、１０００Ｗ 第１パルス変調の周期：４００Ｈｚ〜１０００Ｈｚ（但
し、ここでは５００Hz） 第２パルス変調：オン時間ｔ１ ０．５μｓｅｃ オフ時間ｔ２ １．５μｓｅｃ 第３パルス変調：オン時間ｔ３ ０．２μｓｅｃ オフ時間ｔ４ ０．３μｓｅｃ 電極３、４の面積：７００ｍｍ×７００ｍｍ ガラス基板温度：ａ−Ｓｉ膜形成時 ３００℃ ＳｉＮｘ膜形成時 ３５０℃ 成膜ガス：ａ−Ｓｉ膜については ＳｉＨ4 ５０ｃｃｍ Ｈ2 １５０ｃｃｍ ＳｉＮｘ膜については ＳｉＨ4 ５０ｃｃｍ ＮＨ3 １５０ｃｃｍ Ｎ2 ５０ｃｃｍ （結果）注：以下において（ ）内はパルス変調をか
けない従来方法の結果 上記結果から分かるように、本発明方法によると、従来
法に比べ、成膜の表面粗度は約１／４以下に低下し、Ｔ
ＦＴにおける電子移動度は約４倍に増加している。
【００２０】なお、第１及び第２パルス変調を重畳さ
せ、第３パルス変調は重畳させないで、その他の条件は
前記と同様に或いは適宜変更して成膜を行っても、同様
に成膜表面粗度は従来より大きく低下し、ａ−Ｓｉ膜、
ＳｉＮｘ膜界面の平坦度が改良される。
せ、第３パルス変調は重畳させないで、その他の条件は
前記と同様に或いは適宜変更して成膜を行っても、同様
に成膜表面粗度は従来より大きく低下し、ａ−Ｓｉ膜、
ＳｉＮｘ膜界面の平坦度が改良される。
【００２１】
【発明の効果】以上説明したように本発明によると、薄
膜トランジスタ（ＴＦＴ）用のシリコン半導体膜及びこ
れに接するゲート絶縁膜の界面の平坦度を向上させ、そ
れによってＴＦＴにおけるソース・ドレイン間の電子移
動度を大きくさせ得る、また成膜速度も向上するプラズ
マＣＶＤ法による薄膜トランジスタ用の膜形成方法を提
供することができる。
膜トランジスタ（ＴＦＴ）用のシリコン半導体膜及びこ
れに接するゲート絶縁膜の界面の平坦度を向上させ、そ
れによってＴＦＴにおけるソース・ドレイン間の電子移
動度を大きくさせ得る、また成膜速度も向上するプラズ
マＣＶＤ法による薄膜トランジスタ用の膜形成方法を提
供することができる。
【図１】本発明方法の実施に使用するプラズマＣＶＤ装
置の一例の概略構成図である。
置の一例の概略構成図である。
【図２】パルス変調による高周波入力のオン、オフ状態
の概略を示す図である。
の概略を示す図である。
１ 真空チャンバ ２ 真空ポンプ ２１ 電磁弁 ３ 接地電極 ３１ ヒータ ４ 高周波電極 ５ 成膜用原料ガス源 ６１ 電磁弁 ７ 高周波電源 ７１ 高周波信号発生器 ７２ ＲＦパワーアンプ ８ マッチングボックス
Claims (2)
- 【請求項１】 薄膜トランジスタ用のシリコン半導体膜
及びゲート絶縁膜をプラズマＣＶＤ法により形成し、前
記それぞれの膜形成にあたり該膜形成のための原料ガス
のプラズマ化を、第１パルス変調及び該第１パルス変調
より短い周期をもつ第２パルス変調を重畳させた高周波
電力の印加により行うことを特徴とする薄膜トランジス
タ用の膜形成方法。 - 【請求項２】 薄膜トランジスタ用のシリコン半導体膜
及びゲート絶縁膜をプラズマＣＶＤ法により形成し、前
記それぞれの膜形成にあたり該膜形成のための原料ガス
のプラズマ化を、第１パルス変調、該第１パルス変調よ
た短い周期をもつ第２パルス変調及び該第２パルス変調
より短い周期をもつ第３パルス変調を重畳させた高周波
電力の印加により行うことを特徴とする薄膜トランジス
タ用の膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019196A JPH0793273B2 (ja) | 1992-02-04 | 1992-02-04 | 薄膜トランジスタ用の膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4019196A JPH0793273B2 (ja) | 1992-02-04 | 1992-02-04 | 薄膜トランジスタ用の膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05217908A JPH05217908A (ja) | 1993-08-27 |
| JPH0793273B2 true JPH0793273B2 (ja) | 1995-10-09 |
Family
ID=11992600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4019196A Expired - Lifetime JPH0793273B2 (ja) | 1992-02-04 | 1992-02-04 | 薄膜トランジスタ用の膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793273B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512981B (zh) | 2010-04-27 | 2015-12-11 | 半導體能源研究所股份有限公司 | 微晶半導體膜的製造方法及半導體裝置的製造方法 |
-
1992
- 1992-02-04 JP JP4019196A patent/JPH0793273B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05217908A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778299B2 (ja) | プラズマエッチング方法 | |
| US7569256B2 (en) | Plasma CVD apparatus and dry cleaning method of the same | |
| US6037017A (en) | Method for formation of multilayer film | |
| WO2000044033A1 (en) | Method and apparatus for film deposition | |
| CN106653550A (zh) | 用双峰工艺气体组合物进行等离子体蚀刻的方法和系统 | |
| KR100708322B1 (ko) | 펄스화된 ｒｆ 플라즈마를 이용하는 ｔｅｏｓ 산화물의 증착 | |
| JPH06318552A (ja) | プラズマ処理方法及び装置 | |
| JPH0551753A (ja) | プラズマｃｖｄ法及び装置 | |
| JPH0793273B2 (ja) | 薄膜トランジスタ用の膜形成方法 | |
| JP2581371B2 (ja) | 薄膜トランジスタ用の膜形成方法 | |
| JP4707403B2 (ja) | パルス分割供給によるプラズマ処理方法及び装置並びにプラズマｃｖｄ方法 | |
| JPH05156451A (ja) | プラズマｃｖｄ法及び装置 | |
| JPH0820874A (ja) | プラズマｃｖｄ法による成膜方法 | |
| JPS6331110A (ja) | 半導体装置の製造方法 | |
| JPH02166283A (ja) | 絶縁膜の形成方法 | |
| JP2536367B2 (ja) | 酸化シリコン膜の形成方法 | |
| JP3420960B2 (ja) | 電子デバイス製造装置および電子デバイス製造方法 | |
| JP3257558B2 (ja) | 水素プラズマ処理方法 | |
| JPH05218005A (ja) | 薄膜デバイスの絶縁膜形成方法 | |
| JP3244501B2 (ja) | 水素プラズマ処理方法 | |
| JPH08979B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JPS6124817B2 (ja) | ||
| TW202528579A (zh) | 使用用於間隙填充的羥基化進行接縫效能改善 | |
| JPH05160044A (ja) | プラズマｃｖｄ法及び装置 | |
| JP3380922B2 (ja) | シリコン酸化膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |