JPH06318710A

JPH06318710A - 不揮発性半導体記憶装置及びその製造方法

Info

Publication number: JPH06318710A
Application number: JP4333074A
Authority: JP
Inventors: Hiroshi Goto; 寛後藤; Hiroshi Abe; 啓史阿部
Original assignee: NKK Corp; Nippon Kokan Ltd
Current assignee: JFE Engineering Corp
Priority date: 1992-12-14
Filing date: 1992-12-14
Publication date: 1994-11-15

Abstract

(57)【要約】【目的】フローティングゲート部のキャパシタンスを
減少させることなく、漏れ電流を低減することができる
と共に、長期に渡って電荷を保持し得る不揮発性半導体
記憶装置とその製造方法を提供するものである。【構成】シリコン基板１に、順次シリコン酸化膜２、
ポリシリコン層３、シリコン酸化膜及びシリコン窒化膜
５を形成した後、ホトレジスト膜６をマスクとしてソー
ス・ドレイン拡散層７ａ，７ｂを形成し、フィールド酸
化によるシリコン酸化膜２ａを形成して、フローティン
グゲートとなるポリシリコン層３ａの表面を露出させて
ポリシリコン層３ａの少なくとも一部を覆い、且つ、ポ
リシリコン層３ａの平面積より大きい平面積を有するポ
リシリコン層３ｂを形成し、そのポリシリコン層３ｂを
含む導電性薄膜を絶縁膜８で覆って、絶縁膜８上にコン
トロールゲート９を形成して不揮発性半導体記憶装置を
形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フローティングゲート
を有する不揮発性半導体記憶装置とその製造方法に関す
るものである。

【０００２】

【従来の技術】フローティングゲートを有する不揮発性
半導体記憶装置としては、例えばアメリカ合衆国特許第
４，１５１，０２１号（発明者 David. J. MaElroy）が
ある。この特許は、素子分離領域或いはソース・ドレイ
ン拡散領域がフローティングゲートによるセルフアライ
メントによって形成され、フローティングゲートの下部
のシリコン基板にはチャンネルが形成され、フローティ
ングゲートとコントロールゲート間にキャパシタンスが
形成され、コントロールゲートと拡散離領域が交流的に
結合されている。以下、従来のフローティングゲートを
有する不揮発性半導体記憶装置について図７（ａ）乃至
（ｄ）の断面図に基づいてその製造工程を説明する。

【０００３】図７（ａ）に示すように、シリコン基板１
を熱酸化して、その表面に約１００Åの厚さのシリコン
酸化膜１０を形成し、シリコン酸化膜１０の表面にフロ
ーティングゲートを形成する為のポリシリコン層１１を
約０．５μの厚さに堆積する。続いて、ポリシリコン層
１１の表面に約１０００Åの厚さのシリコン窒化膜１２
を形成する。その後、シリコン窒化膜１２にホトレジス
ト膜１３を全面に被着する。ホトレジスト膜１３は、図
７（ｂ）に示すように、フローティングゲートが形成さ
れる部分を除いて除去し、露呈したシリコン窒化膜１２
をエッチングしてシリコン基板１の表面を露呈させる。

【０００４】その後、フローティングゲートを形成する
部分のシリコン酸化膜１０とポリシリコン層１１による
セルフアライメントによってＰ型のドーパントをシリコ
ン基板１に拡散させ、図７（ｃ）に示すように、ソース
拡散層１４ａ，ドレイン拡散層１４ｂを形成する。ポリ
シリコン層１１にもドーパントが拡散され、導電性が付
与される。次に、図７（ｄ）に示すように、先の熱拡散
工程でソース拡散層１４ａ，ドレイン拡散層１４ｂの表
面は酸化されると共に、ポリシリコン層１１の露呈面に
も、熱酸化により絶縁層１０ａが形成され、同時にフロ
ーティングゲート１１ａが形成される。続いて、ポリシ
リコン層を堆積させて燐元素を拡散させてパターニング
し、コントロールゲート１５が形成される。

【０００５】

【発明が解決しようとする課題】一般に、不揮発性半導
体記憶装置は、上述のような製造工程によって形成され
る。斯る不揮発性半導体記憶装置の記憶動作は、シリコ
ン基板とフローティングゲート間及びフローティングゲ
ートとコントロールゲート間にそれぞれ発生するキャパ
シタンスによって、そのトランジスタの閾値を変えるこ
とによってなされている。記憶動作はこのキャパシタン
スに依存しており、十分なキャパシタンスを確保する為
には、シリコン酸化膜１０，１０ａを薄く形成するか、
或いはフローティングゲートの材料を比誘電率の大きい
誘導体材料を用いる必要がある。しかしながら、フロー
ティングゲート１１ａを挟むシリコン酸化膜１０，１０
ａを薄くすることは、漏れ電流が大きくする結果とな
り、長期に渡って安定に電荷を保持することが困難にな
る欠点がある。又、フローティングゲートを形成する材
料として比誘電率の大きい誘導体材料を用いた場合に
は、漏れ電流が大きくなり、長期間に渡って電荷を保持
することができず、現在の所、実用化に至っていないの
が実情である。

【０００６】本発明は、上述のような課題に鑑みなされ
たものであって、フローティングゲート部のキャパシタ
ンスを減少させることなく、漏れ電流を低減することが
できると共に、長期間に渡って電荷を保持し得る不揮発
性半導体記憶装置を提供することを目的とするものであ
る。又、上記の目的を達成し得る不揮発性半導体記憶装
置の製造方法を提供することを目的とするものである。

【０００７】

【課題を解決するための手段】上述のような課題を解決
する為になされたものであって、本発明の不揮発性半導
体記憶装置は、フローティングゲートが同質又は異質で
電気的に接続された少なくとも二層以上の導電性薄膜か
らなり、前記導電性薄膜が半導体基板に最も近い第１の
導電性薄膜と該第１の導電性薄膜より大きい平面積を持
つ第２の導電性薄膜とを含むものである。又、前記第２
の導電性薄膜が少なくとも前記第１の導電性薄膜を含む
導電性薄膜を全て覆うか、或いは一部を覆ってなるもの
である。又、前記フローティングゲートに隣接して他の
フローティングゲートを設け、それぞれのフローティン
グゲートの第２の導電性薄膜の配置を、線対称、点対
称、又は同一方向に偏った位置としたものである。又、
前記第１の導電性薄膜を含む上層の導電性薄膜の膜厚よ
り前記第２の導電性薄膜を含む下層の導電性薄膜の膜厚
を薄くしたものである。又、前記フローティングゲート
を覆う絶縁膜上に少なくとも一層の導電性薄膜による配
線層を形成したものである。

【０００８】更に、本発明の不揮発性半導体記憶装置
は、フローティングゲートが同質又は異質で電気的に接
続された少なくとも二層以上であり、半導体基板に最も
近い下層の第１の導電性薄膜と該第１の導電性薄膜より
大きい平面積を持つ上層の第２の導電性薄膜とを含み、
前記第１と第２の導電性薄膜を覆う絶縁層上に配線層と
なる第３の導電性薄膜を形成し、該フローティングゲー
トの前記導電性薄膜の何れかの導電性薄膜に対応する第
４の導電性薄膜が該フローティングゲートに隣接した絶
縁膜上に形成され、該第４の導電性薄膜に配線層を施し
たものである。

【０００９】又、本発明に係る不揮発性半導体記憶装置
の第１の製造方法は、（１）半導体基板に第１の絶縁膜
を形成する工程と、（２）前記第１の絶縁膜上に少なく
とも一層の第１の導電性薄膜を形成する工程と、（３）
前記第１の導電性薄膜上に耐酸化性薄膜を形成する工程
と、（４）前記耐酸化性薄膜をパターンニングして、露
出した該耐酸化性薄膜をエッチングして除去すると共
に、前記第１の導電性薄膜と第１の絶縁膜との膜厚の所
定の深さまでエッチングするか、或いは該半導体基板の
表面を露出するエッチング工程と、（５）前記エッチン
グ工程による露出面から不純物元素を拡散させて該半導
体基板に拡散層を形成する拡散工程と、（６）前記拡散
工程で形成された拡散層の該半導体基板の表面を露出し
た後、該半導体基板を酸化処理して、該半導体基板露出
面に、前記第１の絶縁膜よりも厚い第２の絶縁膜を形成
する工程と、（７）前記第２の絶縁膜を所定の深さまで
除去すると共に前記耐酸化性薄膜を除去して前記第１の
導電性薄膜の表面を露出する工程と、（８）前記第１の
導電性薄膜上に少なくとも一層の第２の導電性薄膜を形
成する工程と、（９）前記第１の導電性薄膜の少なくと
も一部を覆うように前記第２の導電性薄膜をパターニン
グする工程とを含むものである。

【００１０】又、本発明に係る不揮発性半導体記憶装置
の第２の製造方法は、シリコン基板に形成されるフロー
ティングゲートの導電性薄膜が第１の製造方法と異なる
ものであり、シリコン基板に形成される第１の絶縁膜
に、少なくとも一層以上の第１の導電性薄膜を形成し、
その最上層に導電性の耐酸化性薄膜を形成する工程とし
たものであり、続く製造工程は、第１の製造方法と同じ
である。又、本発明に係る不揮発性半導体記憶装置の第
３の製造方法では、シリコン基板に形成される第１の絶
縁膜に、耐酸化性の第１の導電性薄膜を形成する工程と
したものであり、続く製造工程は、略第１の製造方法と
同じである。

【００１１】又、本発明に係る不揮発性半導体記憶装置
の第４の製造方法では、第３の製造方法と同様に、シリ
コン基板に形成される第１の絶縁膜に、耐酸化性の第１
の導電性薄膜を形成し、第２の導電性薄膜を形成するに
あたり、耐酸化性の第１の導電性薄膜に形成された絶縁
膜を除去した後、第３の製造方法と同様な製造工程によ
ってなされる。又、本発明に係る不揮発性半導体記憶装
置の第５の製造方法では、シリコン基板に第１の絶縁膜
を形成した後、少なくとも一層以上であって、最上層に
耐酸化性薄膜を含む第１の導電性薄膜を形成し、第２の
導電性薄膜を形成するにあたり、該耐酸化性薄膜に形成
された絶縁膜を除去した後、第３の製造方法と同様な製
造工程によってなされる。

【００１２】又、本発明に係る不揮発性半導体記憶装置
の第１乃至第５の製造方法に於いて、第２の導電性薄膜
の膜厚を第１の導電性薄膜の膜厚より薄いものである。
又、本発明に係る不揮発性半導体記憶装置の第１乃至第
５の製造方法に於いて、第１の導電性薄膜に対する第２
の導電性薄膜の配置が線対称、点対称、又は同一方向に
偏った位置としたものである。又、本発明に係る不揮発
性半導体記憶装置の製造方法は、第１の絶縁膜上に少な
くとも一層以上の第１と第２の導電性薄膜からなり、第
２の導電性薄膜が第１の導電性薄膜の少なくとも一部を
覆って、前記第１と第２の導電性薄膜を絶縁層で覆って
なるフローティングゲートを形成し、該絶縁層に少なく
とも一層の導電性薄膜によるコントロールゲートを形成
した後に、ソース・ドレイン拡散層を形成する拡散工程
を行うものである。

【００１３】

【作用】上述のような手段によって課題を達成したもの
であって、本発明の不揮発性半導体記憶装置は、フロー
ティングゲートが少なくとも二層以上の導電性薄膜から
なり、その半導体基板に最も近い第１の導電性薄膜をセ
ルフアライメントとして用い、第１の導電性薄膜より大
きい平面積を有する第２の導電性薄膜を含むことによ
り、第２の導電性薄膜上に形成される絶縁性の良好を絶
縁性層を形成できると共に、シリコン基板とフローティ
ングゲート間及びフローティングゲートとコントロール
ゲート間のそれぞれのキャパシタンスを大きく設定する
ことができるので、データ書き込み時の電荷蓄積量を大
きくすることができる。

【００１４】更に、本発明の不揮発性半導体記憶装置
は、フローティングゲートの第２の導電性薄膜が、その
半導体基板に最も近い第１の導電性薄膜の全面を覆う
か、或いは、その一部を覆ってなるものであり、第１の
導電性薄膜をセルフアライメントとして用い、且つ、第
２の導電性薄膜の平面積を増大させることによって、シ
リコン基板とフローティングゲート間及びフローティン
グゲートとコントロールゲート間のそれぞれのキャパシ
タンスを大きく設定することができる。

【００１５】更に、本発明の不揮発性半導体記憶装置
は、前記フローティングゲートに隣接して他のフローテ
ィングゲートを配置され、それぞれのフローティングゲ
ートの第２の導電性薄膜の配置を、線対称、点対称、又
は同一方向に偏った位置とすることによって、隣接して
不揮発性半導体記憶素子を形成する際に、露光装置の性
能限界まで半導体集積密度を向上させることができる。
又、本発明の不揮発性半導体記憶装置は、前記第２の導
電性薄膜を含む導電性薄膜の膜厚が、第１の導電性薄膜
を含む導電性薄膜の膜厚より薄くしたものであり、第２
の導電性薄膜が形成される不揮発性半導体記憶装置の表
面の凹凸を少なくし、露光装置の性能限界まで半導体集
積密度を向上させることができる。

【００１６】更に、本発明の不揮発性半導体記憶装置
は、同質又は異質で電気的に接続された少なくとも二層
以上の導電性薄膜からなるフローティングゲートであっ
て、前記導電性薄膜の内、シリコン酸化膜に接する第１
の導電性薄膜の平面積より第２の導電性薄膜の平面積が
大きく、且つ、第２の導電性薄膜が第１の導電性薄膜の
少なくとも一部を覆い、第２の導電性薄膜に電気的に接
続する導電薄膜層を覆う絶縁層に配線層となる第３の導
電性薄膜を形成すると共に、該フローティングゲートの
前記導電性薄膜の何れかに対応して該フローティングゲ
ートに隣接して形成される第４の導電性薄膜に配線層を
形成したものであり、シリコンゲートＭＯＳトランジス
タを同時に形成できると共に、不用な導電性薄膜を除去
する必要がない。

【００１７】本発明の不揮発性半導体記憶装置の第１の
製造方法では、フローティングゲートとなる導電性薄膜
が半導体基板上形成された絶縁膜に、少なくとも一層の
第１の導電性薄膜を形成した後、第１の導電性薄膜上に
耐酸化性薄膜を形成したものであり、該耐酸化性薄膜を
形成することよって、フィールド酸化による絶縁層の形
成にあたり、容易に酸化されない為に、その後の処理が
容易となる。又、第１の導電性薄膜を少なくとも一部を
覆うように第２の導電性薄膜が形成されており、不揮発
性半導体記憶装置の表面の凹凸を少なくすることができ
ると共に、露光限界まで各不揮発性半導体記憶素子を接
近させて形成できるので、集積度を低下させることがな
い。又、第１と第２の導電性薄膜からなるフローティン
グゲートを厚く形成できるので、キャパシタンスを増大
させることができる。

【００１８】又、第２の製造方法では、フローティング
ゲートとなる第１の導電性薄膜の少なくとも最上層に導
電性の耐酸化性薄膜が形成されており、フローテングゲ
ートの導電性薄膜の膜厚を厚く形成できると共に、絶縁
性の耐酸化性薄膜を形成する製造工数を低減することが
できる。而も、第１の製造方法と同等の作用を得ること
ができる。

【００１９】又、第３の製造方法では、フローティング
ゲートとなる導電性薄膜として導電性の耐酸化性薄膜で
形成されており、絶縁性の耐酸化性薄膜を形成する製造
工数を削減することができるので、より一層製造工数を
低減することができる。而も、第１の製造方法と同等の
作用を得ることができる。

【００２０】又、第４の製造方法では、フローティング
ゲートとなる導電性薄膜とし導電性の耐酸化性薄膜で形
成されており、次のフローティングゲートの周囲に形成
されるシリコン酸化膜の形成工程で、耐酸化性薄膜に形
成されたシリコン酸化膜を除去して第２の導電性薄膜を
形成ようになされており、より一層素子の信頼性を高め
ることができると共に、第１の製造方法と同等の作用を
得ることができる。

【００２１】又、第５の製造方法では、半導体基板に第
１の絶縁膜を形成した後、フローティングゲートを形成
する最上層の導電層に耐酸化性薄膜を形成したもので、
導電層を厚くすることができると共に、絶縁性膜を形成
する製造工数を低減することができもので、より一層素
子の信頼性を高めることができる。又、フローティング
ゲートの上層の第２の導電性薄膜を下層の第１の導電性
薄膜を薄く形成することによって、フローティングゲー
トが形成さる部分との段差を少なくすることができる。
又、フローティングゲートの上層の第２の導電性薄膜を
下層の第１の導電性薄膜をずらすことによって半導体集
積度を高めることができる。又、導電性薄膜によるコン
トロールゲートを形成した後に、ソース・ドレイン拡散
層を形成することによって、拡散層の深さの制御が容易
となる。

【００２２】

【実施例】以下、本発明のフローティングゲートを持つ
不揮発性半導体記憶装置及びその製造方法について、図
に基づき説明する。（実施例１）本発明に係る不揮発性半導体記憶装置の製
造方法の一実施例について、図１（ａ）乃至（ｆ）に基
づき説明する。先ず、同図（ａ）に基づいて説明する
と、Ｎ型のシリコン基板１を前処理して、その表面を熱
酸化して約１００Åのシリコン酸化膜を形成する。その
シリコン酸化膜を通してＰ型のドーパントであるボロン
元素がイオン注入してシリコン基板に拡散させる。

【００２３】続いて、このシリコン酸化膜をフッ酸を含
むエッチング液によって除去し、改めてシリコン基板１
に約１００Åの厚さのシリコン酸化膜２を形成する。こ
のシリコン酸化膜２の上にフローティングゲートとなる
ポリシリコン層３を化学蒸着法（ＣＶＤ法）によって１
０００Åの厚さに堆積させ、ポリシリコン層３には燐等
のドーパントが拡散され、そのシート抵抗を１ＫΩ以下
に低下させる。このポリシリコン層３の上に絶縁膜とな
るシリコン酸化膜４を形成した後に、耐酸化性のシリコ
ン窒化膜５を形成する。更に、シリコン窒化膜５の露呈
面にホトレジスト膜６をスピンコート法等によって被着
して、フローテングゲートが形成される部分等を除いて
ホトレジスト膜を除去する。

【００２４】同図（ｂ）は、セルフアライメントによっ
てソース・ドレイン拡散領域を形成する拡散工程を示す
ものである。シリコン窒化膜５が露出した部分をフッ酸
を含むエッチング液によって除去してシリコン基板１の
表面を露出させる。無論、ドライエッチングによって除
去してもよいことは明らかである。その後、ホトレジス
ト膜を被着した状態でフローティングゲートが形成され
る部分の多層膜をマスクとするセルフアライメントによ
り、燐等のドーパントをイオン注入してソース拡散領域
７ａとドレイン拡散領域７ｂを形成する。その後、ホト
レジスト膜６を除去した後、ソース拡散領域７ａ及びド
レイン拡散領域７ｂに形成されたシリコン酸化膜をフッ
酸を含む処理液によって除去して、シリコン基板１の主
表面を露出させる。

【００２５】続いて、シリコン基板１の露出面に、同図
（ｃ）に示すように、シリコン酸化膜２ａが形成され
る。このシリコン酸化膜２ａの厚さは、約９５０℃の温
度条件でウエット酸化により、シリコン基板１の露出面
に約２０００Åの厚さに形成される。このフィールド酸
化膜を形成する酸化工程により、耐酸化性ではあるが、
シリコン窒化膜５ａの表面にも僅かにシリコン酸化膜が
形成される。

【００２６】その後、同図（ｄ）に示すように、フッ酸
を含む処理液によってシリコン窒化膜５ａ上のシリコン
酸化膜とシリコン窒化膜５ａ及びシリコン酸化膜４ａが
エッチングによって除去され、ソース拡散領域７ａ及び
ドレイン拡散領域７ｂの上に約１５００Åのシリコン酸
化膜２ｂとポリシリコン層３ａが残される。

【００２７】続いて、同図（ｅ）に示されるように、エ
ッチング工程によって露出したポリシリコン層３ａに
は、第２のポリシリコン層が覆うように形成される。そ
の厚さは約３０００Åであり、その後、燐等のドーパン
トが第２のポリシリコン層に拡散されて導電性が付与さ
れる。更に、第２のポリシリコン層をパターンニングし
て、ポリシリコン層３ａの全てを覆うようにポリシリコ
ン層３ｂが形成される。ポリシリコン層３ｂの平面積
は、ポリシリコン層３ａのそれよりも大きくパターニン
グされ、第１の導電性薄膜であるポリシリコン層３ａの
膜厚に対して、第２の導電性薄膜であるポリシリコン層
３ｂの膜厚は薄く形成する。これらのポリシリコン層３
ａ，３ｂはフローティングゲートとなる。続いて、ポリ
シリコン層３ｂの露呈面を酸化して絶縁膜８を形成す
る。無論、シリコン窒化膜を着け、その表面を酸化させ
てＯＮＯ膜を形成して絶縁膜８としてもよい。この絶縁
膜８は、シリコン酸化膜に換算して２００Å程度の厚さ
に形成される。続いて、コントロールゲートの形成工程
に進む。

【００２８】同図（ｆ）は、ソース・ドレイン拡散領域
７ａ，７ｂに対して平行なコントロールゲートが形成さ
れた実施例を示しており、絶縁膜８の上には、ポリシリ
コン層にドーパントを拡散させることによって導電性が
付与され、コントロールゲート９が形成されている。コ
ントロールゲート９は隣接する不揮発性半導体記憶素子
（セル）のコントロールゲートと接続されてワード線が
形成される。同図（ｇ）は、コントロールゲート９がソ
ース・ドレイン拡散領域に対して直交する場合の実施例
を示したものである。その後、ワード線が形成された後
に、通常よく知られた方法によって、層間絶縁膜を被着
して、ワイヤーボンディグがなされ、且つ、カバー膜
（パシベーション膜）がなされて不揮発性半導体記憶装
置が形成される。

【００２９】尚、上記の実施例に於いて、フローティン
グゲートを形成するポリシリコン層３ａの下部のゲート
酸化膜であるシリコン酸化膜２は、シリコン酸化膜２を
通して電子をトンネル現象により流し得る程度に薄く形
成する必要がある。且つ、長時間に渡ってチャンネルが
形成されるシリコン基板１とポリシリコン層３ａ間に蓄
えられる電荷を保持するのに必要な程度に厚く形成する
必要がある。このような観点からゲート酸化膜であるシ
リコン酸化膜２の厚さは、８０乃至１５０Å程度に調整
される。又、電荷保持時間が短くてよい場合には、その
膜厚をそれより薄くすることもできることは明らかであ
る。

【００３０】又、フローティングゲートを形成する材質
は、ポリシリコンやドーポトポリシリコン等の多結晶シ
リコンに限定することなく、シリコンを含有する誘電率
の高い導電体物質であればよく、高融点金属シリサンド
やスパッタシリコン薄膜等の非晶質シリコンを用いても
い。その形成に当たっては、ＣＶＤ法によって形成する
のが望ましい。又、コントロールゲートに隣接する電極
によって容易に空乏化しない程度の厚さを必要とする。
更に、フローティングゲートを形成する導電性薄膜は、
実施例では二層となっているが、この実施例に限定する
ことなく、それぞれの層を同質或いは異種の導電性材料
による二層以上の多層構造としてもよいことは明らかで
ある。又、ポリシリコン層３ｂの代わりに、上記以外の
材質としてカーボン薄膜を用いてもよい。

【００３１】又、斯る実施例では、シリコン酸化膜４と
シリコン窒化膜５によって絶縁層が形成されているが、
より多層とし、且つ、容易に酸化しない耐酸化性を有す
る他の材質を用いてもよいことは明らかである。更に、
図１（ｂ）では、シリコン基板１の表面までエッチング
された後に、ドーパントのイオン注入がなされている
が、シリコン窒化膜４が除去され、且つ、イオン注入に
よって拡散層が形成され得る膜厚にエッチングすればよ
く、実施例に示すようにシリコン基板１の表面を露出す
ることに限定するものではない。又、拡散工程でシリコ
ン酸化膜２とポリシリコン層３ａ間に形成されるバーズ
ビーク（鳥の嘴のような形状）を小さく抑える条件でエ
ッチングの深さを決定することによって、実効チャンネ
ル領域を狭めるような問題点を解消できる。

【００３２】更に、ワード線（コントロールゲート）の
導電性薄膜は、ドーピングされたポリシリコンや高融点
金属シリサイド等を用いられているが、ポリシリコンと
タングステンポリサイドによって形成してもよいことは
明らかである。

【００３３】（実施例２）図２（ａ）乃至（ｃ）は、本
発明に係る不揮発性半導体記憶装置の他の実施例を示す
製造方法の要部を示している。図２（ａ）は、セルの平
面図の概要を示しており、ワード線９はソース・ドレイ
ン拡散層に対して直角にパターニングされている。フロ
ーティングゲートを形成するポリシリコン層３ａは、そ
の上に形成されるポリシリコン層３ｂより平面積を大き
く設定されている。この場合も、図１の実施例と同様に
ポリシリコン層３ｂの膜厚をポリシリコン層３ａより薄
く形成することにより、不揮発性半導体記憶装置の表面
の凹凸を少なくすることができる。

【００３４】図２（ｂ）は、図２（ａ）のＸ−Ｙ線に沿
った断面図であり、図２（ｃ）は図２（ａ）のＡ−Ｂ線
に沿った断面図を示したものである。図１と共通する部
分には同一符号が付与されている。この実施例では、図
１の実施例と同様な製造方法によって形成することがで
きる。即ち、ゲート酸化膜を形成し、その上にフローテ
ィングゲートのポリシリコン層３ａを形成した後に、フ
ールド拡散層であるシリコン酸化膜２ｂを形成し、ポリ
シリコン層３ｂを形成し、続いて、絶縁膜８及びコント
ロールゲート９を形成し、シリコン酸化膜２ｂを除去し
てＮ型導電層を形成するドーパントをイオン注入してソ
ース・ドレイン拡散層７ａ，７ｂを形成する。この実施
例では、ソース・ドレイン拡散層７ａ，７ｂの形成が製
造工程の概ね最後に行われるので、拡散層の深さの制御
が図１の実施例よりも容易となる。

【００３５】（実施例３）図３（ａ）乃至（ｃ）は、本
発明に係る不揮発性半導体記憶装置の他の実施例の要部
を示しており、図１（ａ）乃至（ｄ）の製造工程に続い
てなされる。図１の実施例では、フローティングゲート
の第一層のポリシリコン層３ａが第二層のポリシリコン
層３ｃによって覆われた形状となっているが、図３
（ａ）に示されるように、第一層のポリシリコン層３ａ
の一部を覆うように第二層のポリシリコン層３ｃがパタ
ーンニングされている。その後、図３（ｂ）に示される
ように、絶縁膜８が形成される。続いて、図３（ｃ）に
示されるように導電性薄膜によるコントロールゲート９
が形成される。この実施例では、ポリシリコン層３ａを
厚さを約１５００Åとし、ポリシリコン層３ｃの厚さを
約１０００Åと薄く形成することにより、不揮発性半導
体記憶装置の主表面の凹凸を少なくし、滑らかなものと
することにより、露光装置の性能限界まで使用できると
共に、コントロールゲート９の断切れ等の発生を低減で
きる。

【００３６】斯る実施例では、ポリシリコン層３ａが露
光装置の分解能の限界値で設定されているが、ポリシリ
コン層３ａの周縁は、フィールド酸化膜を形成するに当
たり、バーズビーク現象によって、その表面が凹凸とな
り易く、露光装置の分解能の限界値で設定することも困
難であるので、キャパシタンスを大きく設定するよう
に、ポリシリコン層３ａの平面積より広い面積に設定す
ることが望ましい。これは、図１の実施例においても共
通する。

【００３７】通常、半導体記憶装置では、図３（ｄ）の
平面図に示すように隣接して不揮発性半導体素子（ＦＡ
ＭＯＳ等のセル）Ｔａ，Ｔｂが形成される。従って、フ
ローティングゲートを形成する下層のポリシリコン層３
ａ，３ａ′に対して、図１のに示すような位置関係に上
層のポリシリコン層３ｃ，３ｃ′が形成されると、ポリ
シリコン層３ｃ，３ｃ′は、極めて接近したものとな
り、露光装置の分解能の限界値を越えてしまい、実施で
きない。それの欠点を解消する為には、セルＴａ，Ｔｂ
を離す必要があるが、ポリシリコン層３ｃ，３ｃ′を線
対称に形成することによって、ポリシリコン層３ｃ，３
ｃ′は離れるので、セルＴａ，Ｔｂを近接した関係に設
定することができる。

【００３８】更に、図示していないがポリシリコン層３
ｃ，３ｃ′を点対称に配置してもよい。この場合は、上
記がＸ方向の集積度を高めるとするならば、Ｙ方向の集
積度を高めることができる。無論、ＥＥＰＲＯＭ（電気
的に書き込み、消去の可能な素子）のように隣接してＭ
ＯＳトランジスタが形成される場合に、ポリシリコン層
３ｃをその中心よりずらすことによって、より接近して
他のＦＡＭＯＳ等の素子を形成することができるので、
集積度を高めることができる。

【００３９】（実施例４）図４（ａ）（ｂ）は、ポリシ
リコン層３ａ，３ｂと同一製造工程で、不揮発性半導体
記憶素子Ｔ₁に隣接してそれぞれポリシリコン層３
ａ′，３ｂ′が形成されている実施例を示している。図
４（ａ）は、不揮発性半導体記憶素子Ｔ₁に隣接してＭ
ＯＳトランジスタＴ ₂を形成したものである。ゲート酸
化膜に形成されるポリシリコン層３ａと同一製造工程で
形成されるポリシリコン層３ａ′は、タングステンシリ
サイド等の導電性薄膜で形成されたコントロールゲート
９と電気的に接続されており、ポリシリコン層３ａ′は
シリコンゲートを形成している。

【００４０】図４（ｂ）は、不揮発性半導体記憶素子Ｔ
₁に隣接してそのポリシリコン層３ｂと同一製造工程で
形成されるポリシリコン層３ｂ′がシリコン酸化膜２ｂ
に形成されており、コントロールゲート９と電気的に接
続されている。無論、実施例では、ポリシリコン層３
ａ′，３ｂ′がコントロールゲート９と接続しているが
この実施例に限定することなく、不揮発性半導体記憶素
子Ｔ₁のソース電極に接続するようにしてもよい。これ
らの製造工程は、図１の実施例と同一製造工程で実施し
得ると共に、不要部のポリシリコン層を除去する必要が
なく、又、不要部に導電を形成することで、段差を解消
できる。

【００４１】（実施例５）図５（ａ）乃至（ｄ）は、本
発明に係る不揮発性半導体記憶装置の他の実施例を示す
製造方法の要部を示している。図５（ａ）は、図１で説
明したように、シリコン基板１に前処理がなされた後
に、熱処理によって１００Åのシリコン酸化膜２を形成
し、その上にＣＶＤ法によって１０００Åのドープトポ
リシリコン膜３を形成する。続いて、熱酸化によるドー
プトポリシリコン膜３の表面に１５０Åのシリコン酸化
膜４ａを形成し、更に、ＣＶＤ法によってシリコン窒化
膜５を形成する。６はパターニングされたホトレジスト
膜であり、露呈したシリコン窒化膜５をエッチングして
シリコン基板１の表面を露呈する。

【００４２】図５（ｂ）に示すように、露呈したシリコ
ン基板１にＮ型ドーパントをイオン注入してソース拡散
領域７ａとドレイン拡散領域７ｂを形成する。その後、
図５（ｃ）に示すように、シリコン基板１を熱処理をし
て２０００Åのシリコン酸化膜２ａを形成する。耐酸化
性のシリコン窒化膜５にも約３０Åのシリコン酸化膜が
形成される。続いて、図５（ｄ）に示すように、この上
にワード線となる導電性薄膜を図１の実施例のように形
成する。

【００４３】この実施例では、フローティングゲートが
一層となっているが、その周囲に２０００Åのシリコン
酸化膜２ａを形成しており、漏れ電流を低減するのに効
果的である。又、この実施例では、シリコン酸化膜４と
シリコン窒化膜５が形成されているが、これらの絶縁層
を導電性の耐酸化性薄膜とし、この導電層を下層のポリ
シリコン層３ａの平面積より大きくパターンニングして
設定することによって、フローティングゲートとシリコ
ン基板やコントロールゲートに発生するキャパシタンス
を増大させることができる。無論、ソース・ドレイン拡
散領域７ａ，７ｂは、コントロールゲート９が形成され
た後、シリコン酸化膜２ａをエッチングして形成しても
よい。

【００４４】（実施例６）図６（ａ）乃至（ｅ）は、本
発明に係る不揮発性半導体記憶装置の製造方法の他の実
施例の要部を示すものである。これらの実施例は、図１
の実施例より、製造工程をより一層簡略化するものであ
る。図６（ａ）は、シリコン基板１を熱処理をして１０
０Åのゲート酸化膜となるシリコン酸化膜２を形成し、
ＣＶＤ法によって１０００Åのシリコンカーバイト膜３
ｄを形成する。このシリコンカーバイト膜３ｄには、気
相成長と同時にドーパントをドープしたり、或いは成長
後に拡散によってドープして導電性を付与する。更に、
シリコンカーバイト膜３ｄの表面にホトレジスト膜６に
よるマスクを形成する。

【００４５】続いて、フローティングゲートを形成する
部分をホトレジスト膜６で覆って、他のシリコンカーバ
イト膜３ｄが露出した領域をエッチングして、シリコン
カーバイト膜３ｄとシリコン酸化膜２を除去し、シリコ
ン基板１を露呈する。又、シリコン酸化膜２を僅かに残
した状態としてもよい。次に、フローティングゲートが
形成される部分のホトレジスト膜が残された状態で、イ
オン注入を行ってＮ型の拡散層をソース・ドレイン拡散
層７ａ，７ｂを形成する。続く、図６（ｂ）に示すよう
に、熱酸化によって約２０００Åのフィールド酸化膜で
あるシリコン酸化膜２ｂを形成する。この酸化工程でシ
リコンカーバイト膜３ｄの表面にも約１００Åのシリコ
ン酸化膜が形成される。又、シリコンカーバイト膜３ｄ
の表面に無視できる程度のシリコン酸化膜であれば、そ
の上に導電性薄膜を形成してもよい。

【００４６】図６（ｃ）乃至（ｅ）は、フローティング
ゲートの種々の態様を示すものである。図６（ｃ）は、
ウエット酸化工程でシリコンカーバイト膜３ｄに形成さ
れたシリコン酸化膜を絶縁膜とするか、或いは、更にシ
リコン酸化膜又はシリコン窒化膜を形成して絶縁膜８ａ
とし、コントロールゲート９を形成する。図６（ｄ）
は、シリコンカーバイト膜３ｄに形成されたシリコン酸
化膜を除去して、更に、導電性が付与されたポリシリコ
ン層３ｅを覆って、絶縁層８を形成し、コントロールゲ
ート９を形成する。図６（ｅ）は、シリコンカーバイト
膜３ｄの一部を覆うポリシリコン層３ｅが形成された実
施例であり、図３の実施例で説明したように、集積度の
向上に寄与する。上述のようにフローティングゲートの
導電層が形成された後、シリコン酸化膜又はシリコン窒
化膜からなる絶縁膜８ａ或いはシリコン酸化膜８で保護
した後、ポリシリコン膜やシリコンカーバイト膜等によ
ってコントロールゲート９が形成される。

【００４７】無論、フローティングゲートであるポリシ
リコン層３ｅは、シリコンカーバイト膜３ｄの表面積よ
り広い平面積を有し、その材質は、カーボン薄膜とスパ
ッタリングシリコン薄膜を用いた多層構造としてもよ
い。又、ポリシリコン層８においても、ポリシリコン層
と他の導電性材料との多層構造としてもよい。更に、こ
れら図６（ｃ）乃至（ｄ）の製造工程は、前述の全ての
実施例に適応することができる。又、図１の実施例に於
いて、シリコン酸化膜４及びシリコン窒化膜５に代えて
ポリシリコン層３に導電性の耐酸化性薄膜によるシリコ
ンカーバイト膜等を形成することもできる。更に、ポリ
シリコン層３に更に導電性を有するポリシリコン層を形
成して、シリコンカーバイト膜を覆って多層にしてもよ
い。この場合、絶縁性のシリコン窒化膜等の薄膜を形成
する必要がなく、フローティングゲートとなる導電性薄
膜の膜厚をポリシリコン層を形成することなく、厚く形
成することができる。

【００４８】無論、上記の実施例に於いて、コントロー
ルゲートを形成しない構造とすれば、紫外線等の光をフ
ローティングゲート部に照射することによって、フロー
ティングゲートに蓄積された電荷を消去し得る不揮発性
半導体記憶装置を提供することができることは明らかで
ある。

【００４９】

【発明の効果】上述の如く、本発明によれば、ソース・
ドレイン領域或いは素子分離領域をフローティングゲー
トによるセルフアライメントに形成することができるの
で、集積度を高めることができる利点がある。而も、フ
ローティングゲートを導電性の付与されたポリシリコン
層等によって形成された少なくとも二層以上の導電性薄
膜で形成し、その最下層の導電性薄膜をセルフアライメ
ントとして使用し、その上層に形成された導電性薄膜の
平面積を大きくすることによって、フローティングゲー
トとコントロールゲート並びにシリコン基板間のそれぞ
れのキャパシタンスを増大させることができる利点があ
る。

【００５０】又、フローティングゲートに蓄積される容
量が大きいので、フローティングゲートとコイトロール
ゲート間には比較的厚い絶縁膜を形成することができ
る。従って、蓄積電荷の漏れ電流を少なくすることがで
きる利点があり、電荷保持特性の優れた不揮発性半導体
記憶装置及びその製造方法を提供することができる。
又、シリコンカーバイト等の導電性の耐酸性薄膜を用い
ることができるので、シリコン窒化膜を保護膜として用
いる必要がなく、大幅に製造工数を低減することができ
ると共に、製造コストを低減することができる。更に、
ポリシリコン層上にシリコンカーバイト等の導電性の耐
酸性薄膜を形成した場合、熱膨張率等が等しくマッチン
グが極めて良好である。

【００５１】更に、フローティングゲートを構成する少
なくとも二層以上の導電性薄膜の半導体基板に最も近い
最下層の導電性薄膜の厚さを、上層の導電性薄膜の膜厚
より薄くすることによって、比較的凹凸の少ない平坦な
不揮発性半導体記憶装置及びその製造方法を提供できる
利点がある。更に、フローティングゲートの第一層の導
電性薄膜に対して第二層の導電性薄膜の配置を偏らせる
ことによって、一層集積度を向上させることができる利
点がある。更に、ソース・ドレイン拡散層の配列方向に
対して直角にコントロールゲートを配置することによっ
て、ソース・ドレイン拡散工程をコントロールゲートが
形成された後に、拡散することができるので、拡散層の
拡散深さの制御が容易となる利点がある。

【図面の簡単な説明】

【図１】（ａ）乃至（ｇ）は、本発明に係る不揮発性半
導体記憶装置の製造方法の一実施例を示す断面図であ
る。

【図２】（ａ）は、本発明に係る不揮発性半導体記憶装
置の概要を示す平面図、（ｂ）（ｃ）は、その断面図を
示す図である。

【図３】（ａ）乃至（ｃ）は、本発明に係る不揮発性半
導体記憶装置の製造方法の他の実施例の要部を示す断面
図、（ｄ）は、その平面図である。

【図４】（ａ）及び（ｂ）は、本発明に係る不揮発性半
導体記憶装置の他の実施例を説明す為の断面図である。

【図５】（ａ）乃至（ｄ）は、本発明に係る不揮発性半
導体記憶装置の製造方法の他の実施例を示す断面図であ
る。

【図６】（ａ）乃至（ｅ）は、本発明に係る不揮発性半
導体記憶装置の製造方法の他の実施例を示す断面図であ
る。

【図７】（ａ）乃至（ｄ）は、従来の不揮発性半導体記
憶装置に製造方法を示す断面図である。

【符号の説明】

１シリコン基板２，２ａ，２ｂシリコン酸化膜３，３ａ，３ｂポリシリコン層３ｄシリコンカーバイト４，４ａシリコン酸化膜５，５ａシリコン窒化膜６ホトレジスト膜７ａソース拡散領域７ｂドレイン拡散領域８絶縁膜８ａ導電性の絶縁膜９コントロールゲートＴａ，Ｔｂ，Ｔ₁ 不揮発性半導体記憶素子Ｔ₂ シリコンゲートＭＯＳトランジスタ

Claims

【特許請求の範囲】

【請求項１】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、該フローティングゲートが同質
又は異質で電気的に接続された少なくとも二層以上の導
電性薄膜からなり、前記導電性薄膜が半導体基板に最も
近い第１の導電性薄膜と該第１の導電性薄膜より大きい
平面積を持つ第２の導電性薄膜とを含むことを特徴とす
る不揮発性半導体記憶装置。
【請求項２】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、該フローティングゲートが同質
又は異質で電気的に接続された少なくとも二層以上の導
電性薄膜からなり、前記導電性薄膜が半導体基板に最も
近い第１の導電性薄膜と該第１の導電性薄膜より大きい
平面積を持つ第２の導電性薄膜とを含み、且つ、該第２
の導電性薄膜が少なくとも該第１の導電性薄膜を含む導
電性薄膜の全てを覆ってなることを特徴とする不揮発性
半導体記憶装置。
【請求項３】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、該フローティングゲートが同質
又は異質で電気的に接続された少なくとも二層以上の導
電性薄膜からなり、前記導電性薄膜が半導体基板に最も
近い第１の導電性薄膜と該第１の導電性薄膜より大きい
平面積を持つ第２の導電性薄膜とを含み、且つ、該第２
の導電性薄膜が少なくとも該第１の導電性薄膜を含む導
電性薄膜の一部を覆ってなることを特徴とする不揮発性
半導体記憶装置。
【請求項４】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、該フローティングゲートが同質
又は異質で電気的に接続された少なくとも二層以上の導
電性薄膜からなり、前記導電性薄膜が半導体基板に最も
近い第１の導電性薄膜と該第１の導電性薄膜より大きい
平面積を持つ第２の導電性薄膜とを含み、且つ、該フロ
ーティングゲートに隣接して他のフローティングゲート
を設け、それぞれのフローティングゲートの第２の導電
性薄膜の配置を、線対称、点対称、又は同一方向に偏っ
た位置としたことを特徴とする不揮発性半導体記憶装
置。
【請求項５】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、該フローティングゲートが同質
又は異質で電気的に接続された少なくとも二層以上の導
電性薄膜からなり、前記導電性薄膜が半導体基板に最も
近い第１の導電性薄膜と該第１の導電性薄膜より大きい
平面積を持つ第２の導電性薄膜とを含み、該第１の導電
性薄膜を含む上層の導電性薄膜の膜厚より該第２の導電
性薄膜を含む下層の導電性薄膜の膜厚を薄くしたことを
特徴とする不揮発性半導体記憶装置。
【請求項６】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、前記フローティングゲートを覆
う絶縁膜上に少なくとも一層の導電性薄膜による配線層
を形成したことを特徴とする請求項１乃至５の何れかに
記載の不揮発性半導体記憶装置。
【請求項７】フローティングゲートを持つ不揮発性半
導体記憶装置に於いて、該フローティングゲートが同質
又は異質で電気的に接続された少なくとも二層以上であ
って、半導体基板に最も近い下層の第１の導電性薄膜と
該第１の導電性薄膜より大きい平面積を持つ上層の第２
の導電性薄膜とを含み、前記第１と第２の導電性薄膜を
覆う絶縁層上に配線層となる第３の導電性薄膜を形成
し、該フローティングゲートの前記導電性薄膜の何れか
の導電性薄膜に対応する第４の導電性薄膜が該フローテ
ィングゲートに隣接した絶縁膜上に形成され、該第４の
導電性薄膜に配線層を施すことを特徴とする不揮発性半
導体記憶装置。
【請求項８】不揮発性半導体記憶装置の製造方法に於
いて、（１）半導体基板に第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜上に少なくとも一層の第１の導
電性薄膜を形成する工程と、（３）前記第１の導電性薄膜上に耐酸化性薄膜を形成す
る工程と、（４）前記耐酸化性薄膜をパターンニングして、露出し
た該耐酸化性薄膜をエッチングして除去すると共に、前
記第１の導電性薄膜と第１の絶縁膜との膜厚の所定の深
さまでエッチングするか、或いは該半導体基板の表面を
露出するエッチング工程と、（５）前記エッチング工程による露出面から不純物元素
を拡散させて該半導体基板に拡散層を形成する拡散工程
と、（６）前記拡散工程で形成された拡散層の該半導体基板
の表面を露出した後、該半導体基板を酸化処理して、該
半導体基板露出面に、前記第１の絶縁膜よりも厚い第２
の絶縁膜を形成する工程と、（７）前記第２の絶縁膜を所定の深さまで除去すると共
に前記耐酸化性薄膜を除去して前記第１の導電性薄膜の
表面を露出する工程と、（８）前記第１の導電性薄膜上に少なくとも一層の第２
の導電性薄膜を形成する工程と、（９）前記第１の導電性薄膜の少なくとも一部を覆うよ
うに前記第２の導電性薄膜をパターニングする工程とを
含むことを特徴とする不揮発性半導体記憶装置の製造方
法。
【請求項９】不揮発性半導体記憶装置の製造方法に於
いて、（１）半導体基板に第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜上に少なくとも最上層に導電性
の耐酸化性薄膜を含む第１の導電性薄膜を形成する工程
と、（３）前記耐酸化性薄膜をパターニングして、露出した
該耐酸化性薄膜をエッチングして除去すると共に、該耐
酸化性薄膜を除く該第１の導電性薄膜と該第１の絶縁膜
との膜厚の所定の深さまでエッチングするか、或いは該
半導体基板の表面を露出するエッチング工程と、（４）前記エッチング工程による露出面から不純物元素
を拡散させて該半導体基板に拡散層を形成する拡散工程
と、（５）前記拡散工程で形成された拡散層の該半導体基板
の表面を露出した後、該半導体基板を酸化処理して、該
半導体基板露出面に、前記第１の絶縁膜よりも厚い第２
の絶縁膜を形成する工程と、（６）前記第１の導電性薄膜の耐酸化性薄膜を覆う少な
くとも一層の第２の導電性薄膜を形成する工程と、（７）第１の導電性薄膜の少なくとも一部を覆うように
前記第２の導電性薄膜をパターニングする工程とを含む
ことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項１０】不揮発性半導体記憶装置の製造方法に
於いて、（１）半導体基板に第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜上に耐酸化性の第１の導電性薄
膜を形成する工程と、（３）前記第１の導電性薄膜をパターニングして、該第
１の導電性薄膜と該第１の絶縁膜との膜厚の所定の深さ
までエッチングするか、該半導体基板の表面を露呈する
エッチング工程と、（４）前記エッチング工程による露出面から不純物元素
を拡散させて該半導体基板に拡散層を形成する拡散工程
と、（５）前記拡散工程で形成された拡散層の該半導体基板
の表面を露呈した後、該半導体基板を酸化処理して、該
半導体基板露出面に、前記第１の絶縁膜よりも厚い第２
の絶縁膜を形成する工程と、（６）前記第１の導電性薄膜を覆う少なくとも一層の第
２の導電性薄膜を形成する工程と、（７）前記第１の導電性薄膜の少なくとも一部を覆うよ
うに前記第２の導電性薄膜をパターニングする工程とを
含むことを特徴とする不揮発性半導体記憶装置の製造方
法。
【請求項１１】不揮発性半導体記憶装置の製造方法に
於いて、（１）半導体基板に第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜に耐酸化性の第１の導電性薄膜
を形成する工程と、（３）前記第１の導電性薄膜をパターニングして、該第
１の導電性薄膜と第１の絶縁膜との膜厚の所定の深さま
でエッチングするか、或いは該半導体基板の表面を露出
するエッチング工程と、（４）前記エッチング工程による露出面から不純物元素
を拡散させて該半導体基板に拡散層を形成する拡散工程
と、（５）前記拡散工程で形成された拡散層の半導体基板の
表面を露出した後、該半導体基板を酸化処理して、該半
導体基板露出面に、前記第１の絶縁膜よりも厚い第２の
絶縁膜を形成する工程と、（６）前記第１の導電性薄膜に形成される絶縁膜を除去
する工程と、（７）前記第１の導電性薄膜を覆う少なくとも一層の第
２の導電性薄膜を形成する工程と、（８）前記第１の導電性薄膜の少なくとも一部を覆うよ
うに前記第２の導電性薄膜をパターンニングする工程と
を含むことを特徴とする不揮発性半導体記憶装置の製造
方法。
【請求項１２】不揮発性半導体記憶装置の製造方法に
於いて、（１）半導体基板に第１の絶縁膜を形成する工程と、（２）前記第１の絶縁膜を覆う少なくとも最上層に導電
性の耐酸化性薄膜を含む第１の導電性薄膜を形成する工
程と、（３）前記耐酸化性薄膜をパターニングして、該耐酸化
性薄膜を除く第１の導電性薄膜と第１の絶縁膜との膜厚
の所定の深さまでエッチングするか、或いは該半導体基
板面を露出するエッチング工程と、（４）前記エッチング工程による露出面から不純物元素
を拡散させて該半導体基板に拡散層を形成する拡散工程
と、（５）前記拡散工程で形成された拡散層の半導体基板の
表面を露出した後、該半導体基板を酸化処理して、該半
導体基板露呈面に、前記第１の絶縁膜よりも厚い第２の
絶縁膜を形成する工程と、（６）前記耐酸化性薄膜上に形成された絶縁膜を除去す
る工程と、（７）前記耐酸化性薄膜を覆う少なくとも一層の第２の
導電性薄膜を形成する工程と、（８）前記第２の導電性薄膜をパターンニングする工程
とを含むことを特徴とする不揮発性半導体記憶装置の製
造方法。
【請求項１３】前記第２の導電性薄膜の膜厚が前記第
１の導電性薄膜の膜厚より薄く形成したことを特徴とす
る請求項８乃至１２の何れかに記載の不揮発性半導体記
憶装置の製造方法。
【請求項１４】前記第１の導電性薄膜に対する第２の
導電性薄膜の配置を、線対称、点対称、又は同一方向に
偏った位置としたことを特徴とする請求項８乃至１２の
何れかに記載の不揮発性半導体記憶装置の製造方法。
【請求項１５】不揮発性半導体記憶装置の製造方法に
おいて、第１の絶縁膜上に少なくとも一層以上の第１と
第２の導電性薄膜からなり、第２の導電性薄膜が第１の
導電性薄膜の少なくとも一部を覆って、前記第１と第２
の導電性薄膜を絶縁層で覆ってなるフローティングゲー
トを形成し、該絶縁層に少なくとも一層の導電性薄膜に
よるコントロールゲートを形成した後に、ソース・ドレ
イン拡散層を形成する拡散工程を行うことを特徴とする
不揮発性半導体記憶装置の製造方法。