JPH06318877A - データ伝送方法及び圧縮データデコーダ - Google Patents

データ伝送方法及び圧縮データデコーダ

Info

Publication number
JPH06318877A
JPH06318877A JP13131193A JP13131193A JPH06318877A JP H06318877 A JPH06318877 A JP H06318877A JP 13131193 A JP13131193 A JP 13131193A JP 13131193 A JP13131193 A JP 13131193A JP H06318877 A JPH06318877 A JP H06318877A
Authority
JP
Japan
Prior art keywords
data
logic
address
area
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13131193A
Other languages
English (en)
Inventor
Tsutomu Nonaka
勉 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP13131193A priority Critical patent/JPH06318877A/ja
Publication of JPH06318877A publication Critical patent/JPH06318877A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【目的】 伝送データの内容によらず伝送データ量を減
少する。 【構成】 データ入力端子1に入力される伝送データ
を、0が多い領域と1が多い領域とに分け、先頭ビット
aにより0または1の多い方を示し、続く4ビットb・
cにより多い方の領域の開始アドレスと終了アドレスと
を示し、続く4ビットd・e・…により他方が現れるま
での距離データを示す。0が多い場合には(a)に示さ
れるようになり、1が多い場合には(b)に示されるよ
うになる。例えば0の多い領域では、アドレスが距離デ
ータを加算したアドレスに達するまで、0を受信側のメ
モリセルに記憶し、距離データに応じたアドレス毎に、
1をメモリセルに記憶する。 【効果】 0または1の多い領域を判別し、その領域内
の他方のデータを距離データを用いて伝送することか
ら、伝送データを減少できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタルデータの圧縮
伝送を行うデータ伝送方法及び圧縮データデコーダに関
し、特にランレングス方式を用いて圧縮伝送を行うデー
タ伝送方法及びそのデータを戻すための圧縮データデコ
ーダに関する。
【0002】
【従来の技術】従来のデジタル画像処理方法である1画
素につき8ビット程度のデータを1画面全てについて転
送すると、転送データがかなり大きくなってしまうとい
う問題がある。この問題を解決する方法として、2値化
した画像データを論理”1”、論理”0”の集合の集ま
りとして捉え、論理”1”または論理”0”の変化点か
ら次の変化点までの距離を伝送データとして送るランレ
ングス圧縮法が、ファクシミリなどで行われている。更
に、圧縮を行うか否かを領域毎に判別して、伝送画質を
向上させたものが、特開平2−86369号公報に記載
されている。
【0003】
【発明が解決しようとする課題】従来のランレングス圧
縮法でのデジタル画像の伝送では、画像の内容で、即ち
白(論理”0”に該当)の多い画像と黒(論理”1”に
該当)の多い画像とでは、圧縮の効率が異なるという問
題があった。
【0004】このような従来技術の問題点に鑑み、本発
明の主な目的は、伝送データの内容によらず伝送データ
量を減少することができるデータ伝送方法及びデータ伝
送圧縮データデコーダを提供することにある。
【0005】
【課題を解決するための手段】上記の目的は、本発明に
よれば、伝送データを圧縮して送るデータ伝送方法にお
いて、単位伝送ブロック毎に伝送データとしての論理”
0”と論理”1”とのそれぞれの数を検出する過程と、
前記論理”0”と論理”1”との数の多い方を示す判別
コードを伝送する過程と、前記判別コードに応じて論
理”0”のランレングスデータまたは論理”1”のラン
レングスデータを伝送する過程とを有することを特徴と
するデータ伝送方法、あるいは、単位伝送ブロック毎に
伝送データとしての論理”0”と論理”1”との数の多
い方を示す判別コードと当該判別コードに応じて論理”
0”または論理”1”のランレングスデータとが対にな
った受信データが入力され、前記判別コードを判定し
て、メモリのデータ入力端子に論理”0”または論理”
1”を供給するデータ判定手段と、前記受信データの前
記ランレングスデータを解析して書き込みアドレスを発
生するアドレス発生手段と、前記アドレス発生手段によ
って指定されたアドレスに前記データ判定手段から供給
されたデータを書き込むメモリとを備えたことを特徴と
する圧縮データデコーダ、あるいは、単位伝送ブロック
毎に伝送データとしての論理”0”と論理”1”との数
に応じた判別コードとランレングスデータとが対になっ
た受信データが入力され、前記受信データのランレング
スデータを解析して、論理”0”または論理”1”から
なるシリアルデータを出力するランレングスデータデコ
ーダと、前記判別コードを判定し、その判定結果に応じ
て、前記ランレングスデータデコーダの出力をそのまま
若しくは論理反転して出力する出力制御手段とを備えた
ことを特徴とする圧縮データデコーダを提供することに
より達成される。
【0006】
【作用】このようにすれば、論理”0”の多い領域と論
理”1”の多い領域とに応じてランレングス圧縮の論理
を反転させるので、論理”0”の多い画像でも論理”
1”の多い画像でも同じように伝送データ量を減少する
ことができる。
【0007】
【実施例】以下に図面を参照しつつ本発明の一実施例に
ついて説明する。まず始めに、単位伝送ブロックとし
て、データを論理”1”である1が多い領域と論理”
0”である0が多い領域とに分け、それぞれの領域の最
初と最後のアドレスを転送する。次に、それぞれの領域
毎に1のデータが多い場合には0と0との間の距離、0
のデータが多い場合には1と1との間の距離を転送す
る。
【0008】ここで、図1に示されるデータを転送する
場合について、具体的に説明する。まず、このデータで
はアドレス”0000”〜”0101”までは0のデー
タが多いので、始めに受信側のすべてのセルに0を書く
ことを表す「0」を1番始めに書き、次にこの領域の始
めのアドレスと最後のアドレスを続けて書き、その後に
4ビットで1と1との間の距離を表す。
【0009】図2において、第1ビットaは判別データ
ビットであり、図2(a)では0のデータが多い領域を
表す「0」が送られる。第1ビットaに続く図のbで示
される4ビットは、この領域の開始アドレス”000
0”を示す。続く図のcで示される4ビットは、この領
域の終了アドレス”0101”を示す。以後のビット
は、この領域での1が現れる位置の間隔を示し、図2
(a)では、アドレス”0001”の行の1の位置まで
の距離10を図のdで示すように「1010」とし、こ
れに続く1の位置までの距離4を図のeで示すように
「0100」として伝送される。以下同様にして各1と
1との間の距離を表すデータが送られる。
【0010】これにより最後のアドレスの領域まで転送
した後、次のデータを転送する。ここで4ビットでは記
述できない距離に関しては、始めに「1111」のデー
タを転送し、この「1111」が送られてきた時は、次
の4ビットの加算も行って距離を表すようにする。距離
18を表すには、「11110011」で、図2(b)
の両4ビットd・eに示されるように「1111」+
「0011」を行う。距離15の時は「1111000
0」である。
【0011】1が多い領域では第1ビットには1のデー
タが多い領域を表す「1」が送られ、その後は、0が多
い領域と同様に処理される。なお、単位伝送ブロックと
しては、図1のアドレスNO.毎に行ったり、所定の領域
単位毎に行うこともできる。
【0012】図3はこのような規則に従って伝送される
データの本発明に基づくデータ伝送圧縮データデコーダ
の回路図である。データ入力端子1には上記の規則に従
って伝送されるデータが入力される。1/0判定回路2
にまず第1ビットが取り込まれる。0が多い領域の場合
には「0」が、1が多い領域の場合には「1」が出力さ
れる。
【0013】1/0判定回路2の出力は、エクスクルー
シブオア回路3を介してスイッチ4の制御端子に供給さ
れる。データ発生回路5からは「0」が出力されてい
る。1/0判定回路2から「0」が出力されると、スイ
ッチ4はデータ発生回路5からの「0」をそのまま出力
し、「1」が出力されると、データ発生回路5の出力を
インバータ6によって反転し「1」をメモリ7のデータ
入力端子dataに出力する。
【0014】領域変換回路8はランレングスデータデコ
ーダであり、入力データの各ランレングスデータを解析
して、メモリ7に対する書き込みアドレスを発生する。
即ち、領域の開始アドレスを示す「0000」が送られ
ると、この開始アドレスをまず開始アドレスバッファメ
モリ8aに記憶し、続く領域の終了アドレスを一旦終了
アドレスバッファメモリ8bに記憶する。アドレス発生
回路8cは、開始アドレスから距離データの値と開始ア
ドレスとを足したアドレスまでアドレスを順次増加させ
てメモリ7のアドレス入力端子addressに出力す
る。するとメモリ7のアドレスに対応するメモリセルに
はデータ発生回路5から出力されている「0」が書き込
まれる。また、エクスクルーシブオア回路3・スイッチ
4・データ発生回路5・インバータ6により出力制御手
段が構成される。
【0015】このようにして、本発明の圧縮データデコ
ーダが構成されているが、1/0判定回路2・エクスク
ルーシブオア回路3・スイッチ4・データ発生回路5・
インバータ6によりデータ発生手段が構成され、領域変
換回路8によりアドレス発生手段が構成される。
【0016】開始アドレスに、図2(a)のアドレス”
0001”の行の1の位置までの距離である符号dで示
す「1010」を足したアドレスの1つ前のアドレスま
で、「0」が書き込まれる。次にアドレスを1つインク
リメントすると、開始アドレスに「1010」を足した
アドレスになるので、スイッチ4に信号を送り、出力を
「1」に反転させる。これにより図2(a)の符号dで
示す位置に1が再現される。次にこれに続く1の位置ま
での距離4を示す「0100」が伝送される。もしこの
値が「0001」であれば連続して”1”が書き込まれ
ることになるが、「0100」であるのでスイッチ4に
信号を送り、その出力を「0」に戻し、アドレスを1つ
ずつ3インクリメントする。これにより、図2(a)の
符号dからeまでの0が書き込まれる。以下同様にして
アドレスが終了アドレスバッファメモリ8bに記憶した
アドレスになるまで繰り返し、0が多い領域のデコード
が終了する。
【0017】次の図2(b)に示すデータは先頭ビット
が「1」に代わっているので、1/0判定回路3からは
「1」が出力され、スイッチ4が切り替わり、データ発
生回路5から出力された「0」をインバータ6で反転し
た「1」がメモリ7のデータ入力に出力される。領域変
換回路8は前述と同様の動作を行うがメモリ7のデータ
入力端子に供給されているデータが反転しているので、
メモリ7には論理反転した信号が書き込まれる。
【0018】
【発明の効果】以上説明したように本発明によれば、1
または0の距離だけを転送することにより、データ転送
量を減少させることが可能になる。
【図面の簡単な説明】
【図1】転送したいデータを表す図。
【図2】(a)は転送データの一例を表し、(b)は
(a)に続くデータを表す図。
【図3】本発明が適用される回路の構成を表す図。
【符号の説明】
1 データ入力端子 2 1/0判定回路 3 エクスクルーシブオア回路 4 スイッチ 5 データ発生回路 6 インバータ 7 メモリ 8 領域変換回路 8a 開始アドレスバッファメモリ 8b 終了アドレスバッファメモリ 8c アドレス発生回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 伝送データを圧縮して送るデータ伝送
    方法において、 単位伝送ブロック毎に伝送データとしての論理”0”と
    論理”1”とのそれぞれの数を検出する過程と、前記論
    理”0”と論理”1”との数の多い方を示す判別コード
    を伝送する過程と、前記判別コードに応じて論理”0”
    のランレングスデータまたは論理”1”のランレングス
    データを伝送する過程とを有することを特徴とするデー
    タ伝送方法。
  2. 【請求項2】 単位伝送ブロック毎に伝送データとし
    ての論理”0”と論理”1”との数の多い方を示す判別
    コードと当該判別コードに応じて論理”0”または論
    理”1”のランレングスデータとが対になった受信デー
    タが入力され、前記判別コードを判定して、メモリのデ
    ータ入力端子に論理”0”または論理”1”を供給する
    データ判定手段と、前記受信データの前記ランレングス
    データを解析して書き込みアドレスを発生するアドレス
    発生手段と、前記アドレス発生手段によって指定された
    アドレスに前記データ判定手段から供給されたデータを
    書き込むメモリとを備えたことを特徴とする圧縮データ
    デコーダ。
  3. 【請求項3】 単位伝送ブロック毎に伝送データとし
    ての論理”0”と論理”1”との数に応じた判別コード
    とランレングスデータとが対になった受信データが入力
    され、前記受信データのランレングスデータを解析し
    て、論理”0”または論理”1”からなるシリアルデー
    タを出力するランレングスデータデコーダと、前記判別
    コードを判定し、その判定結果に応じて、前記ランレン
    グスデータデコーダの出力をそのまま若しくは論理反転
    して出力する出力制御手段とを備えたことを特徴とする
    圧縮データデコーダ。
JP13131193A 1993-05-07 1993-05-07 データ伝送方法及び圧縮データデコーダ Withdrawn JPH06318877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13131193A JPH06318877A (ja) 1993-05-07 1993-05-07 データ伝送方法及び圧縮データデコーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13131193A JPH06318877A (ja) 1993-05-07 1993-05-07 データ伝送方法及び圧縮データデコーダ

Publications (1)

Publication Number Publication Date
JPH06318877A true JPH06318877A (ja) 1994-11-15

Family

ID=15054995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13131193A Withdrawn JPH06318877A (ja) 1993-05-07 1993-05-07 データ伝送方法及び圧縮データデコーダ

Country Status (1)

Country Link
JP (1) JPH06318877A (ja)

Similar Documents

Publication Publication Date Title
US5287193A (en) Parallel processing architecture of run-length codes
US5568597A (en) Adapting image data resolution to match resolution of an output device
US5736947A (en) Digital information encoding device, digital information decoding device, digital information encoding/decoding device, digital information encoding method, and digital information decoding method
JP2853784B2 (ja) 符号・復号化装置
US6633975B1 (en) Data processing system having plurality of processors and executing series of processings in prescribed order
JPH088647B2 (ja) ランレングス符号化法および装置
US20060233444A1 (en) JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement
US6104728A (en) Device for selecting address words by demultiplex decoding
JP2729165B2 (ja) 画像処理装置及びその処理方法
JP3433276B2 (ja) 画像信号圧縮方法及び装置,画像信号復元方法及び装置,画像信号圧縮・復元方法及び装置,並びにプリンタ装置
JP3466655B2 (ja) 画像処理装置
JP3080937B2 (ja) Jbigによる符号化方法およびjbigプログラムを記録した記録媒体
JP2000011088A (ja) 読取り画像の特徴情報抽出方法、画像処理装置および郵便物宛名読取り装置
JPS60240275A (ja) 画像読取装置
JPS6342469B2 (ja)
JPH08317228A (ja) 符号復号化装置
JP2917367B2 (ja) 文字認識装置
JPH06326877A (ja) データ圧縮装置
JPH08315159A (ja) 画像処理装置及び画像処理方法
JPH0548027B2 (ja)
JPH0371326A (ja) 画線付加装置
JPS62108380A (ja) 2値化処理装置
JPS63138882A (ja) デ−タ圧縮装置
JPS61234170A (ja) 画像領域分離装置
JPS6125272B2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801