JPH0632376B2 - 混成集積回路用多層基板 - Google Patents

混成集積回路用多層基板

Info

Publication number
JPH0632376B2
JPH0632376B2 JP60071220A JP7122085A JPH0632376B2 JP H0632376 B2 JPH0632376 B2 JP H0632376B2 JP 60071220 A JP60071220 A JP 60071220A JP 7122085 A JP7122085 A JP 7122085A JP H0632376 B2 JPH0632376 B2 JP H0632376B2
Authority
JP
Japan
Prior art keywords
filler
layer
tungsten
alumina
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60071220A
Other languages
English (en)
Other versions
JPS61230393A (ja
Inventor
徹 石田
治 牧野
寛敏 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60071220A priority Critical patent/JPH0632376B2/ja
Publication of JPS61230393A publication Critical patent/JPS61230393A/ja
Publication of JPH0632376B2 publication Critical patent/JPH0632376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、機器や回路ブロックの軽薄短小化を実現す
る、高密度実装用の混成集積回路用多層基板に関するも
のである。
(従来の技術) 混成集積回路は、半導体部品の高集積化、単体部品の小
型チップ化に伴い、部品の高密度実装や、回路ブロック
生産の合理化の手段として発展している。しかし、近年
は、回路を一層小型化、高密度実装化する要望が高ま
り、基板を多層化して配線密度を高める試みがなされて
いる。
従来の試みとして、例えば、「ザ・インターナショナル
・ジャーナル・フォア・ハイブリッド・マイクロエレク
トロニックス(The International Journal For Hybrid
Microelectronics)〔1〕616〜620〔813〕」にみら
れるように、アルミナ絶縁体層とタングステン導体層と
からなる積層構造体の最上層のタングステン導体層にニ
ッケルと金のメッキを施し、さらに樹脂カーボン系の抵
抗体膜を形成した多層構造を有する混成集積回路用多層
基板(以下多層基板と略す)が提案されていた。
しかし、この方法は最上層タングステン層にメッキを施
す必要があり、抵抗体膜に樹脂カーボン系の抵抗体を用
いているため、一般に用いられているグレーズ抵抗体に
比べて、抵抗器としての諸特性が優れていないなどの問
題点があった。
これに対し、アルミナ絶縁体層とタングステン導体層と
からなる積層構造体に、通常用いられている厚膜、例え
ば、銀−パラジウム系厚膜導体とルテニウム系グレーズ
抵抗体膜の形成が可能な多層基板が提案されている。第
2図は、前記構成による多層基板の断面図を示す。第2
図において、1はアルミナ基板、2は第1層のアルミナ
絶縁体層、3は最上層のアルミナ絶縁体層、4はタング
ステンの導体層、5はタングステンを酸化させない低融
点ガラスとアルミニウム粉と銀粉からなる充填材、6は
銀−パラジウム系導体膜、7はルテニウム系グレーズ抵
抗体膜を示す。前記構成の多層基板は、絶縁体層にアル
ミナを用いるために絶縁特性に優れており、最上層表面
の抵抗体膜は、グレーズ抵抗体膜であるために抵抗器と
して安定性に優れているとともに、レーザによるトリミ
ングが容易であるなどの特徴がある。
(発明が解決しようとする問題点) しかし、前記従来の構成では、タングステン導体層と銀
−パラジウム系導体膜を接続する充填材は、湿気を完全
に通さない構造となっていないため、防湿特性が十分で
ないという問題点があった。
すなわち、前記従来の構成の充填材は、タングステンを
酸化させない低融点ガラスとアルミナ粉と銀粉から構成
され、前記銀粉の重量比は70〜80%を占めている。
充填材の形成方法は、アルミナ絶縁体層とタングステン
導体層とからなる積層部の焼結体の最上層アルミナ絶縁
体層上に、低融点ガラス粉とアルミナ粉と銀粉を有機性
ビークルと混練したペーストを、スクリーン印刷により
充填し、その後空気中で800〜900℃で熱処理して
行なわれる。前記のように形成された充填材は、内部の
タングステン導体層と外部の銀−パラジウム系導体膜お
よびルテニウム系グレーズ抵抗体膜などを電気的に接続
する機能を有するとともに、前記充填材を形成した前記
積層部は、高温空気中で熱処理されても内部のタングス
テン導体層を酸化させないので、内部導体層にタングス
テンを用いても、前記積層部の表面に厚膜を高温空気中
で形成することができる。
しかし、充填材は、銀の成分が多く、充填材ペーストの
焼成過程中に有機バインダが完全に燃焼されていないた
め、完全な緻密状態となっていない。そのため、前記の
ように構成された多層基板には、高温湿中に放置される
ことにより、内部のタングステン導体層にまで湿気が侵
入し、充填材とタングステン導体層の界面が劣化され
て、前記界面の電気抵抗が上昇するという問題点があっ
た。
(問題を解決するための手段) 前記問題点を解決するため、本発明は、前記従来の多層
基板の充填材の上部にルテニウム系グレーズ抵抗体膜を
防湿膜として形成する。
(作用) 上記のような構成とすることにより、充填材とタングス
テン導体層の接続部の劣化を防ぎ、湿中に長時間放置し
ても前記接続部の抵抗値変化を起さない安定した多層基
板を提供できる。
(実施例) 第1図は、本発明の多層基板の断面図を示し、充填材上
部ルテニウム系グレーズ抵抗体膜8のほかは、従来例の
第2図と同一であるので、符号1ないし7の詳細な説明
は略す。アルミナ基板1と、第1層アルミナ絶縁体層2
と、最上層アルミナ絶縁体層3と、タングステン導体層
4とからなる積層部は、アルミナグリーンシート上に、
アルミナを主成分とする無機粉末と有機ビークルからな
るアルミナペーストと、タングステン粉末と有機ビーク
ルからなるタングステンペーストとを交互に印刷積層化
し、その後加湿還元雰囲気中で一体焼成して作製された
ものである。積層数は必要に応じてその数を増すことは
可能である。
次に、BaO−B2O3系ガラス粉末15wt%とアルミナ粉
5wt%と銀粉末80wt%を、10%のエチルセルロ
ーズをテレピン油に溶解したビークルとともに混練して
作成した充填材ペーストを、前記最上層アルミナ絶縁体
層3の表面の必要箇所で内部のタングステン導体層4が
露出している300μm角の小孔部分に、250メッシ
ュ、乳厚15μmのスクリーンを用いて印刷充填し、1
20℃にて10分間乾燥した後、ピーク温度850℃の
空気中でベルト炉を用いて30分間熱処理をした。
前記のように充填材5の形成された積層部に、充填材5
と接続するように銀−パラジウム厚膜ペーストパターン
を印刷乾燥し、ヒーター温度850℃のベルト炉で焼成し
た。
次に前記銀−パラジウム系導体膜6と接続する部分およ
び充填材5上部を被覆する部分に、ルテニウム系グレー
ズ抵抗ペーストを印刷乾燥し、ヒーター温度850℃の
ベルト炉で焼成して、ルテニウム系グレーズ抵抗体膜7
および充填材上部ルテニウム系グレーズ抵抗体膜8が形
成された。
前記のように形成された多層基板の耐温テストの結果を
表1に示す。なお、テストはテストパターンを用いて行
なわれた。前記テストパターンは、内部に0.4mm×4
mmのタングステン導体層4を形成し、最上層アルミナ絶
縁体層3の表面に前記タングステン導体層4の両端が露
出するように設けた小孔に充填材5を形成し、さらに、
抵抗測定用パラッドとして前記充填材5と接続するよう
に銀−パラジウム系導体膜6を延設形成した。耐湿テス
トは、85℃、相対湿度85%、1000時間の条件
で、抵抗測定用パッド間の抵抗値を測定して行なった。
前記表で明らかなように、本発明によれば、湿中におい
ても極めて安定した混成集積回路用多層基板が得られる
ことがわかる。
(発明の効果) 以上により、本発明によれば、銀−パラジウム系導体膜
に接続する部分および充填材上部を被覆する部分に、ル
テニウム系グレーズ抵抗体膜を形成するのみで工程上極
めて簡単であるとともに、耐湿特性の優れた混成集積回
路用多層基板が実現されて、実用上極めて有利である。
【図面の簡単な説明】
第1図は本発明の一実施例における混成集積回路用多層
基板の断面図、第2図は従来の混成集積回路用多層基板
の断面図を示す。 1……アルミナ基板、2……第1層アルミナ絶縁体層、
3……最上層アルミナ絶縁体層、4……タングステン導
体層、5……充填材、6……銀−パラジウム系導体膜、
7……ルテニウム系グレーズ抵抗体膜、8……充填材上
部ルテニウム系グレーズ抵抗体膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】アルミナセラミックスの絶縁体層とタング
    ステンの導体層とを交互に積層して積層部を形成し、前
    記積層部の最上層絶縁体層の必要箇所に内部のタングス
    テン導体層が露出するように形成した小孔に、タングス
    テンを酸化しない成分からなる低融点ガラスとアルミナ
    と銀粉とからなる充填材を形成し、さらに、前記積層部
    の表面に、前記充填材延長部と電気的に接続する銀−パ
    ラジウム系導体膜と、前記銀−パラジウム系導体膜に接
    続する部分および前記充填材上部を被覆する部分にルテ
    ニウム系グレーズ抵抗体膜を形成したことを特徴とする
    混成集積回路用多層基板。
JP60071220A 1985-04-05 1985-04-05 混成集積回路用多層基板 Expired - Lifetime JPH0632376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60071220A JPH0632376B2 (ja) 1985-04-05 1985-04-05 混成集積回路用多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60071220A JPH0632376B2 (ja) 1985-04-05 1985-04-05 混成集積回路用多層基板

Publications (2)

Publication Number Publication Date
JPS61230393A JPS61230393A (ja) 1986-10-14
JPH0632376B2 true JPH0632376B2 (ja) 1994-04-27

Family

ID=13454371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60071220A Expired - Lifetime JPH0632376B2 (ja) 1985-04-05 1985-04-05 混成集積回路用多層基板

Country Status (1)

Country Link
JP (1) JPH0632376B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板

Also Published As

Publication number Publication date
JPS61230393A (ja) 1986-10-14

Similar Documents

Publication Publication Date Title
US4732798A (en) Multilayer ceramic substrate and method of making the same
JP2001237137A (ja) 積層コンデンサ及びそのための外部電極導体ペースト
JP3019136B2 (ja) 厚膜ペースト及びそれを用いたセラミック回路基板
JP4122612B2 (ja) 低温焼成セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JPH0632376B2 (ja) 混成集積回路用多層基板
JPH0595071U (ja) 厚膜回路基板
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP2633838B2 (ja) 高温サーミスタ
JPH09120932A (ja) 積層電子部品
JPH0720942Y2 (ja) 抵抗素子を含む複合セラミック多層基板
JPH0537160A (ja) 多層セラミツク回路基板
JP4462695B2 (ja) セラミック回路基板の製造方法
JPH0685457A (ja) セラミック多層回路基板及びその製造方法
JP3934910B2 (ja) 回路基板
JPS6025290A (ja) 混成集積回路基板の製造方法
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JP2738603B2 (ja) 回路基板
JPH0521935A (ja) 回路基板
JP2975491B2 (ja) チップ抵抗器
JPH0544200B2 (ja)
JPS60240180A (ja) 多層回路基板
JPH02273986A (ja) 厚膜回路基板
JPH0614593B2 (ja) セラミックス多層配線基板の製造方法
JPH0137878B2 (ja)