JPH06324751A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH06324751A JPH06324751A JP10864093A JP10864093A JPH06324751A JP H06324751 A JPH06324751 A JP H06324751A JP 10864093 A JP10864093 A JP 10864093A JP 10864093 A JP10864093 A JP 10864093A JP H06324751 A JPH06324751 A JP H06324751A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 低飽和型安定化電源回路の入力電源電圧が低
いとき、回路電流が大きくなるのを防止する。 【構成】 電力用トランジスタＱ1 のコレクタとドライ
ブ回路出力との間の電圧差を検出するトランジスタＱ4
とそれにドライブされて差動アンプＡの出力電流の一部
をグランド端子ＧｎｄにバイパスするトランジスタＱ5
を設ける． 【効果】 ドライブ回路のトランジスタＱ3 が非飽和と
なるので回路電流が増加するのを防止する。入力電圧Ｖ
ｉｎがＶ1 とＶ2 の間でドライブ電流が制限されるので
回路電流が増加するのを防止する。
いとき、回路電流が大きくなるのを防止する。 【構成】 電力用トランジスタＱ1 のコレクタとドライ
ブ回路出力との間の電圧差を検出するトランジスタＱ4
とそれにドライブされて差動アンプＡの出力電流の一部
をグランド端子ＧｎｄにバイパスするトランジスタＱ5
を設ける． 【効果】 ドライブ回路のトランジスタＱ3 が非飽和と
なるので回路電流が増加するのを防止する。入力電圧Ｖ
ｉｎがＶ1 とＶ2 の間でドライブ電流が制限されるので
回路電流が増加するのを防止する。
Description
【０００１】
【産業上の利用分野】本発明は安定化電源回路に関し、
特に電力用トランジスタのエミッタを入力電源端子側に
コレクタを出力端子側に使用する（低飽和型）電源回路
の入力電源電圧が低いときの回路電流を低減することに
関する。
特に電力用トランジスタのエミッタを入力電源端子側に
コレクタを出力端子側に使用する（低飽和型）電源回路
の入力電源電圧が低いときの回路電流を低減することに
関する。
【０００２】
【従来の技術】電力用トランジスタのコレクタ側を出力
端子とする電源回路はエミッタを出力端子とするものに
比較して、入力電源電圧を低くすることができるので多
用される。
端子とする電源回路はエミッタを出力端子とするものに
比較して、入力電源電圧を低くすることができるので多
用される。
【０００３】この種の電源回路の一例を図２に示す回路
図を参照して説明する。
図を参照して説明する。
【０００４】入力電源端子Ｖｉｎに供給された電力は、
コレクタを出力端子側とする電力用トランジスタＱ1 を
介して出力端子Ｖ0 とグランド端子Ｇｎｄ間に接続され
た負荷（図示せず）に与えられる。出力端子Ｖ0 の電圧
は抵抗Ｒ1 ，Ｒ2 で分圧されてモニターされ、差動アン
プＡの逆相側に入力され、基準電圧源Ｖｒｅｆの出力電
圧が正相側に入力されている。差動アンプＡの出力は、
トランジスタＱ2 ，Ｑ3 、抵抗Ｒ4 ，Ｒ5 及び低電流源
１で構成されたドライバー回路を介して電力用トランジ
スタＱ1 を制御する。
コレクタを出力端子側とする電力用トランジスタＱ1 を
介して出力端子Ｖ0 とグランド端子Ｇｎｄ間に接続され
た負荷（図示せず）に与えられる。出力端子Ｖ0 の電圧
は抵抗Ｒ1 ，Ｒ2 で分圧されてモニターされ、差動アン
プＡの逆相側に入力され、基準電圧源Ｖｒｅｆの出力電
圧が正相側に入力されている。差動アンプＡの出力は、
トランジスタＱ2 ，Ｑ3 、抵抗Ｒ4 ，Ｒ5 及び低電流源
１で構成されたドライバー回路を介して電力用トランジ
スタＱ1 を制御する。
【０００５】上記のように構成された回路では差動アン
プＡの逆相入力電圧が、正相入力電圧すなわち基準電圧
源Ｖｒｅｆの電圧に等しくなるように制御されるので、
出力端子Ｖ0 の電圧は負荷（図示せず）や入力端子Ｖｉ
ｎの電圧が変動しても一定に安定化される。
プＡの逆相入力電圧が、正相入力電圧すなわち基準電圧
源Ｖｒｅｆの電圧に等しくなるように制御されるので、
出力端子Ｖ0 の電圧は負荷（図示せず）や入力端子Ｖｉ
ｎの電圧が変動しても一定に安定化される。
【０００６】以上の説明は通常の動作状態、すなわち安
定化された出力端子Ｖ0 の電圧に比較して入力電源端子
Ｖｉｎの電圧が十分高い場合であるが、次に入力電源端
子Ｖｉｎの電圧が低いときの動作について、図３ａ，ｂ
も参照して説明する。
定化された出力端子Ｖ0 の電圧に比較して入力電源端子
Ｖｉｎの電圧が十分高い場合であるが、次に入力電源端
子Ｖｉｎの電圧が低いときの動作について、図３ａ，ｂ
も参照して説明する。
【０００７】なお、以下の説明においては、入力電源端
子及び出力端子をそれぞれＶｉｎ，Ｖ0 で表すとともに
それらの電圧をそれぞれＶｉｎ及びＶ0 で表すこととす
る。
子及び出力端子をそれぞれＶｉｎ，Ｖ0 で表すとともに
それらの電圧をそれぞれＶｉｎ及びＶ0 で表すこととす
る。
【０００８】また、基準電圧源Ｖｒｅｆの出力電圧もＶ
ｒｅｆで表す。図３ａに示すように入力電圧Ｖｉｎが小
さい時は、基準電圧源Ｖｒｅｆが起動せずその出力電圧
が０であるので、差動アンプＡの出力は低位となり、ト
ランジスタＱ2 ，Ｑ3 はｏｆｆとなって、電力用トラン
ジスタＱ1 ，はｏｆｆとなって出力電圧Ｖ0 は０とな
る。
ｒｅｆで表す。図３ａに示すように入力電圧Ｖｉｎが小
さい時は、基準電圧源Ｖｒｅｆが起動せずその出力電圧
が０であるので、差動アンプＡの出力は低位となり、ト
ランジスタＱ2 ，Ｑ3 はｏｆｆとなって、電力用トラン
ジスタＱ1 ，はｏｆｆとなって出力電圧Ｖ0 は０とな
る。
【０００９】入力電圧Ｖｉｎが基準電圧源Ｖｒｅｆが動
差する電圧Ｖ1 まで高くなると、差動アンプＡの出力は
高位となり、出力電圧Ｖ0 は入力電圧Ｖｉｎからトラン
ジスタＱ1 の飽和電圧を引いた値となり、ほぼ入力電圧
Ｖｉｎに比例する。
差する電圧Ｖ1 まで高くなると、差動アンプＡの出力は
高位となり、出力電圧Ｖ0 は入力電圧Ｖｉｎからトラン
ジスタＱ1 の飽和電圧を引いた値となり、ほぼ入力電圧
Ｖｉｎに比例する。
【００１０】さらに入力電圧Ｖｉｎが高くなり、安定化
される出力電圧にトランジスタＱ1の飽和電を加えた電
圧Ｖ2 より高くなると、出力電圧Ｖ0 は一定に制御され
る。
される出力電圧にトランジスタＱ1の飽和電を加えた電
圧Ｖ2 より高くなると、出力電圧Ｖ0 は一定に制御され
る。
【００１１】このときの回路電流ＩBIAS（負荷に流れる
電流は含まない）は、図３ｂに示すように入力電圧Ｖｉ
ｎがＶ1 以下の時はトランジスタＱ1 ，Ｑ2 ，Ｑ3 はす
べてｏｆｆ状態であるので回路電流ＩBIASは流れない。
電流は含まない）は、図３ｂに示すように入力電圧Ｖｉ
ｎがＶ1 以下の時はトランジスタＱ1 ，Ｑ2 ，Ｑ3 はす
べてｏｆｆ状態であるので回路電流ＩBIASは流れない。
【００１２】入力電圧Ｖｉｎが、Ｖ1 とＶ2 との間にあ
る時は、各トランジスタはすべてＯＮ状態にあるので，
抵抗Ｒ1 〜Ｒ5 によって規制される電流が回路電流とな
る。
る時は、各トランジスタはすべてＯＮ状態にあるので，
抵抗Ｒ1 〜Ｒ5 によって規制される電流が回路電流とな
る。
【００１３】特に抵抗Ｒ3 は他の抵抗に比較して小さい
ので、入力電源端子Ｖｉｎ→トランジスタＱ1 のエミッ
タ→ベース→抵抗Ｒ3 →トランジスタＱ3 →グランド端
子Ｇｒｄに流れる電流が支配的となっている。入力電圧
ＶｉｎがＶ2 以上になると差動アンプＡがバランスしト
ランジスタＱ2 ，Ｑ3 は飽和状態を脱し、所定の回路電
流ＩBIASとなる。
ので、入力電源端子Ｖｉｎ→トランジスタＱ1 のエミッ
タ→ベース→抵抗Ｒ3 →トランジスタＱ3 →グランド端
子Ｇｒｄに流れる電流が支配的となっている。入力電圧
ＶｉｎがＶ2 以上になると差動アンプＡがバランスしト
ランジスタＱ2 ，Ｑ3 は飽和状態を脱し、所定の回路電
流ＩBIASとなる。
【００１４】
【発明が解決しようとする課題】ところで、上記の従来
の電源回路は、入力電源電圧が低い時に回路電流が流れ
るので下記のような不具合を有していた。
の電源回路は、入力電源電圧が低い時に回路電流が流れ
るので下記のような不具合を有していた。
【００１５】負荷が小さい場合でも入力電源端子Ｖｉｎ
に電力を供給する電源は、回路電流の最大値より大きい
給電能力を必要とする。すなわち給電能力がない場合、
電源の立ち上がり時、大きな回路電流ＩBIASにより入力
電源端子電圧Ｖｉｎは、図３ａ，ｂに示す電圧Ｖ2 を越
えることができず動作不能となる。
に電力を供給する電源は、回路電流の最大値より大きい
給電能力を必要とする。すなわち給電能力がない場合、
電源の立ち上がり時、大きな回路電流ＩBIASにより入力
電源端子電圧Ｖｉｎは、図３ａ，ｂに示す電圧Ｖ2 を越
えることができず動作不能となる。
【００１６】電源回路をＰＮ接合分離による集積回路構
成する場合において、トランジスタＱ1 等が飽和状態に
なると奇生のトランジスタが生じ、その奇生トランジス
タに前述の回路電流の他に電流が流れ、見掛けの回路電
流を大きくする。しかも奇生トランジスタの特性はコン
トロールが非常に難しく、製造ロット毎に大きく変動す
る。
成する場合において、トランジスタＱ1 等が飽和状態に
なると奇生のトランジスタが生じ、その奇生トランジス
タに前述の回路電流の他に電流が流れ、見掛けの回路電
流を大きくする。しかも奇生トランジスタの特性はコン
トロールが非常に難しく、製造ロット毎に大きく変動す
る。
【００１７】そこで本発明は入力電源電圧の小さい時に
もトランジスタが飽和してもドライブ電流を制限して、
回路電流を抑えた電源回路を供給することを目的とす
る。
もトランジスタが飽和してもドライブ電流を制限して、
回路電流を抑えた電源回路を供給することを目的とす
る。
【００１８】
【課題を解決するための手段】この発明は、エミッタを
入力電源端子側にコレクタを出力端子側とする電力用ト
ランジスタと、出力端子電圧のモニタ電圧を一方の入力
とし、基準電圧を他方の入力とする差動アンプと、その
出力信号により前記電力用トランジスタを制御して出力
端子電圧を安定化させるドライブ回路とを備えた電源回
路において、前記電力用トランジスタのコレクタと前記
ドライブ回路の出力端との電圧差に応じて、前記差動ア
ンプの出力電流をバイパスさせる突入電流防止回路を具
備することを特徴とする。
入力電源端子側にコレクタを出力端子側とする電力用ト
ランジスタと、出力端子電圧のモニタ電圧を一方の入力
とし、基準電圧を他方の入力とする差動アンプと、その
出力信号により前記電力用トランジスタを制御して出力
端子電圧を安定化させるドライブ回路とを備えた電源回
路において、前記電力用トランジスタのコレクタと前記
ドライブ回路の出力端との電圧差に応じて、前記差動ア
ンプの出力電流をバイパスさせる突入電流防止回路を具
備することを特徴とする。
【００１９】
【作用】上記の構成のよると入力電源端子電圧が小さい
とき、差動アンプの出力は高位となり電力用トランジス
タが飽和するがその飽和状態を検出すると、突入電流防
止回路が働いて、差動アンプ出力電流を一部グランド端
子にバイパスさせるので、ドライブ電流が制限され、回
路電流は大きくならない。
とき、差動アンプの出力は高位となり電力用トランジス
タが飽和するがその飽和状態を検出すると、突入電流防
止回路が働いて、差動アンプ出力電流を一部グランド端
子にバイパスさせるので、ドライブ電流が制限され、回
路電流は大きくならない。
【００２０】
【実施例】以下、この発明について図面を参照して説明
する。
する。
【００２１】図１はこの発明の一実施例の回路図であ
る。図１において従来例図２と異なる点は突入電流防止
回路２を付設したのみであるので、同一部分には同一符
号を付して説明を省略する。
る。図１において従来例図２と異なる点は突入電流防止
回路２を付設したのみであるので、同一部分には同一符
号を付して説明を省略する。
【００２２】突入電流防止回路２について説明する。
【００２３】トランジスタＱ4 は電力用トランジスタＱ
1 のコレクタと、ドライブ回路出力電圧を確認すること
により，トランジスタＱ1 の飽和、非飽和を検出する。
1 のコレクタと、ドライブ回路出力電圧を確認すること
により，トランジスタＱ1 の飽和、非飽和を検出する。
【００２４】すなわち、ＰＮＰトランジスタである電力
用トランジスタＱ1 のコレクタ電圧よりベース電圧が低
い時は飽和しており、高いときは非飽和であるが、トラ
ンジスタＱ4 はトランジスタＱ1 のコレクタと比較し
て、ドライブ回路出力電圧が十分低い時はＯＮし、その
度合いにより通電量が変化する。
用トランジスタＱ1 のコレクタ電圧よりベース電圧が低
い時は飽和しており、高いときは非飽和であるが、トラ
ンジスタＱ4 はトランジスタＱ1 のコレクタと比較し
て、ドライブ回路出力電圧が十分低い時はＯＮし、その
度合いにより通電量が変化する。
【００２５】トランジスタＱ4 が通電すると抵抗Ｒ6 に
電圧が生じ、トランジスタＱ5 がＯＮし、差動アンプＡ
の出力電流の一部をグランド端子Ｇｒｄにバイパスさせ
る。そうすると、ドライバー回路のトランジスタＱ2 ，
Ｑ3 の電流は小さくなりトランジスタＱ3 のコレクタ電
圧は上昇し、トランジスタＱ4 の電流を少なくするよう
に働き、結局バランスした状態に保たれる。
電圧が生じ、トランジスタＱ5 がＯＮし、差動アンプＡ
の出力電流の一部をグランド端子Ｇｒｄにバイパスさせ
る。そうすると、ドライバー回路のトランジスタＱ2 ，
Ｑ3 の電流は小さくなりトランジスタＱ3 のコレクタ電
圧は上昇し、トランジスタＱ4 の電流を少なくするよう
に働き、結局バランスした状態に保たれる。
【００２６】次に電源回路の動作について図１に加え図
３ａ，ｃを参照して説明する．入力電圧Ｖｉｎが基準電
圧源Ｖｒｅｆの立ち上がり電圧Ｖ1 よりも低い時は、従
来回路図２と同様に回路電流は流れない。入力電圧Ｖｉ
ｎがＶ1 とＶ2 の間にある時は、差動アンプＡの出力は
高位となってドライバー回路のトランジスタＱ2 , Ｑ3
したがって電力用トランジスタＱ1 を飽和状態としよう
とする。
３ａ，ｃを参照して説明する．入力電圧Ｖｉｎが基準電
圧源Ｖｒｅｆの立ち上がり電圧Ｖ1 よりも低い時は、従
来回路図２と同様に回路電流は流れない。入力電圧Ｖｉ
ｎがＶ1 とＶ2 の間にある時は、差動アンプＡの出力は
高位となってドライバー回路のトランジスタＱ2 , Ｑ3
したがって電力用トランジスタＱ1 を飽和状態としよう
とする。
【００２７】しかしながら、本実施例においては電力用
トランジスタＱ1 の飽和を検出するトランジスタＱ4
と、それにより差動アンプＡの出力電流を、グランド端
子にバイパスさせるトランジスタＱ5 により構成する突
入電流防止図を備えているのでドライブ電流は制限され
る。
トランジスタＱ1 の飽和を検出するトランジスタＱ4
と、それにより差動アンプＡの出力電流を、グランド端
子にバイパスさせるトランジスタＱ5 により構成する突
入電流防止図を備えているのでドライブ電流は制限され
る。
【００２８】この状態での回路電流ＩBIASを従来回路と
比較すると、従来回路（図２）において支配的であった
入力電源端子Ｖｉｎ→トランジスタＱ1 のエミッタ→ベ
ース→抵抗Ｒ3 →トランジスタＱ3 →グランド端子Ｇｎ
ｄルートの電流は、ドライブ電流が制限されるので大幅
に少なくなる。
比較すると、従来回路（図２）において支配的であった
入力電源端子Ｖｉｎ→トランジスタＱ1 のエミッタ→ベ
ース→抵抗Ｒ3 →トランジスタＱ3 →グランド端子Ｇｎ
ｄルートの電流は、ドライブ電流が制限されるので大幅
に少なくなる。
【００２９】ただし、出力端子Ｖ0 →トランジスタＱ4
→（抵抗Ｒ6 ＋トランジスタＱ5 のベース）に流れる電
流が増加する。しかしながらこの電流はトランジスタＱ
4 の電流が非常に小さいところで（なぜならばトランジ
スタＱ5 のｈｆｅは大きいので）バランスする．したが
って、差し引き図３ｃにしめすようにＩBIASのピーク値
は従来に比較し小さくなる。
→（抵抗Ｒ6 ＋トランジスタＱ5 のベース）に流れる電
流が増加する。しかしながらこの電流はトランジスタＱ
4 の電流が非常に小さいところで（なぜならばトランジ
スタＱ5 のｈｆｅは大きいので）バランスする．したが
って、差し引き図３ｃにしめすようにＩBIASのピーク値
は従来に比較し小さくなる。
【００３０】次に入力電源電圧ＶｉｎがＶ2 以上の時
（通常の動作をする時）は、差動アンプＡがバランス
し、トランジスタＱ1 は非飽和状態となっているのでト
ランジスタＱ4 はｏｆｆ状態となり、バイパス回路２は
働かず、従来回路図２と同一の動作をする。
（通常の動作をする時）は、差動アンプＡがバランス
し、トランジスタＱ1 は非飽和状態となっているのでト
ランジスタＱ4 はｏｆｆ状態となり、バイパス回路２は
働かず、従来回路図２と同一の動作をする。
【発明の効果】以上説明したように、この発明によれば
差動アンプの出力をグランド端子にバイパスさせる突入
電流防止回路を備えたので、入力端子電圧が出力電圧と
して制御されるべき電圧よりも小さい場合でも大きな回
路電流となることはない。
差動アンプの出力をグランド端子にバイパスさせる突入
電流防止回路を備えたので、入力端子電圧が出力電圧と
して制御されるべき電圧よりも小さい場合でも大きな回
路電流となることはない。
【００３１】さらにまた、電力用トランジスタを過剰に
飽和させないのでＰＮ接合による分離を用いた集積回路
に構成した場合において奇生トランジスタに流れる見掛
けの回路電流が生ずることを防止する。
飽和させないのでＰＮ接合による分離を用いた集積回路
に構成した場合において奇生トランジスタに流れる見掛
けの回路電流が生ずることを防止する。
【図１】 本発明の一実施例の回路図
【図２】 従来の回路図
【図３】 ａは、入力電源端子電圧と出力端子電圧との
関係を示すグラフ ｂは、従来回路の入力電源端子電圧と回路電流の関係を
示すグラフ ｃは、本発明の一実施例の入力電源端子電圧と回路電流
との関係を示すグラフ
関係を示すグラフ ｂは、従来回路の入力電源端子電圧と回路電流の関係を
示すグラフ ｃは、本発明の一実施例の入力電源端子電圧と回路電流
との関係を示すグラフ
【符号の説明】 １ 定電流回路 ２ 突入電流防止回路 Ｖｉｎ 入力電源端子，入力電源端子電圧 Ｖ0 出力端子，出力端子電圧 Ｇｎｄ グランド端子 Ｖｒｅｆ 基準電圧源，基準電圧 Ａ 差動アンプ Ｑ1 電力用トランジスタ Ｑ2 ，Ｑ3 ，Ｑ4 ，Ｑ5 トランジスタ Ｒ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 ，Ｒ5 ，Ｒ6 抵抗
Claims (2)
- 【請求項１】エミッタを入力電源端子側にし、コレクタ
を出力端子側とする電力用トランジスタと、出力端子の
モニタ電圧を一方の入力とし、基準電圧を他方の入力と
する差動アンプと、その出力信号により前記電力用トラ
ンジスタを制御して出力端子電圧を安定化させるドライ
ブ回路とを備えた電源回路において、前記電力用トラン
ジスタのコレクタと前記ドライブ回路の出力端との電圧
差に応じて前記差動アンプの出力電流をバイパスさせる
突入電流防止回路を具備することを特徴とする電源回
路。 - 【請求項２】前記突入電流防止回路は、前記電力用トラ
ンジスタのコレクタと前記ドライブ回路の出力との電圧
差に応じた電流を生ずる第１のトランジスタと、前記第
１のトランジスタの電流に応じ、前記差動アンプの出力
電流をグランド端子にバイパスさせる第２のトランジス
タとでなる請求項１の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10864093A JPH06324751A (ja) | 1993-05-11 | 1993-05-11 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10864093A JPH06324751A (ja) | 1993-05-11 | 1993-05-11 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06324751A true JPH06324751A (ja) | 1994-11-25 |
Family
ID=14489924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10864093A Pending JPH06324751A (ja) | 1993-05-11 | 1993-05-11 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06324751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084097A (ja) * | 2011-10-07 | 2013-05-09 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
-
1993
- 1993-05-11 JP JP10864093A patent/JPH06324751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013084097A (ja) * | 2011-10-07 | 2013-05-09 | Mitsumi Electric Co Ltd | レギュレータ用半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643813B2 (ja) | 安定化電源回路 | |
| US6509723B2 (en) | Constant voltage regulator, method of controlling the same, and electric device provided with the same | |
| JP2003216251A (ja) | 直流安定化電源装置 | |
| JPH06324751A (ja) | 電源回路 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP4375025B2 (ja) | 出力回路およびオペアンプ | |
| JP2000339041A (ja) | 電流制限回路つき定電圧回路 | |
| JPH02113314A (ja) | 定電圧装置 | |
| JPS644316Y2 (ja) | ||
| JP3158449B2 (ja) | 電圧検出回路 | |
| JPH0138656Y2 (ja) | ||
| JP2615447B2 (ja) | 直流モータの速度制御装置 | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2604497B2 (ja) | 複数出力電源回路 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH0235555B2 (ja) | ||
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH05282055A (ja) | 安定化電源回路 | |
| JPH0542482Y2 (ja) | ||
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH05328599A (ja) | 突入電流防止回路 | |
| JPH0753297Y2 (ja) | 差動増幅回路 |