JPH06326024A - 半導体基板の製造方法及び非晶質堆積膜の形成方法 - Google Patents
半導体基板の製造方法及び非晶質堆積膜の形成方法Info
- Publication number
- JPH06326024A JPH06326024A JP5131066A JP13106693A JPH06326024A JP H06326024 A JPH06326024 A JP H06326024A JP 5131066 A JP5131066 A JP 5131066A JP 13106693 A JP13106693 A JP 13106693A JP H06326024 A JPH06326024 A JP H06326024A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- target
- amorphous
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3251—Layer structure consisting of three or more layers
- H10P14/3252—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3454—Amorphous
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
- H10P14/3602—In-situ cleaning
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 絶縁物基板上に結晶性が単結晶ウエハー並に
優れたＳｉ結晶層を得る。 【構成】 非晶質領域１２と単結晶領域１１とが隣接し
て設けられた基体上に、Ｈ2 Ｏ、ＣＯ2 及びＣＯの各分
圧が１×１０-8Ｔｏｒｒ以下の空間内で、ターゲットに
プラズマ生成のための高周波電力を印加するスパッタ法
を用いて、前記非晶質領域１２上に非晶質半導体層１４
を、前記単結晶領域１１上に単結晶半導体層１３をそれ
ぞれ堆積し、前記単結晶半導体層１３を種結晶、又は前
記単結晶領域１１と前記単結晶半導体層１３とを種結晶
として単結晶固相成長させ、前記非晶質半導体層１４を
単結晶化する。
優れたＳｉ結晶層を得る。 【構成】 非晶質領域１２と単結晶領域１１とが隣接し
て設けられた基体上に、Ｈ2 Ｏ、ＣＯ2 及びＣＯの各分
圧が１×１０-8Ｔｏｒｒ以下の空間内で、ターゲットに
プラズマ生成のための高周波電力を印加するスパッタ法
を用いて、前記非晶質領域１２上に非晶質半導体層１４
を、前記単結晶領域１１上に単結晶半導体層１３をそれ
ぞれ堆積し、前記単結晶半導体層１３を種結晶、又は前
記単結晶領域１１と前記単結晶半導体層１３とを種結晶
として単結晶固相成長させ、前記非晶質半導体層１４を
単結晶化する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の製造方
法、及び非晶質堆積膜の形成方法に係り、特に、誘電体
分離、あるいは絶縁物上の単結晶半導体層に形成される
デバイスや集積回路に適した半導体基板の製造方法、及
び非晶質シリコン（以下、ａ−Ｓｉと記す。）を構成要
素とするデバイスの製造に用いられる非晶質堆積膜の形
成方法に関する。
法、及び非晶質堆積膜の形成方法に係り、特に、誘電体
分離、あるいは絶縁物上の単結晶半導体層に形成される
デバイスや集積回路に適した半導体基板の製造方法、及
び非晶質シリコン（以下、ａ−Ｓｉと記す。）を構成要
素とするデバイスの製造に用いられる非晶質堆積膜の形
成方法に関する。
【０００２】
【従来の技術】〔半導体基板の製造方法に関する従来の
技術〕絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコ
ン−オン−インシュレーター（ＳＯＩ）技術として広く
知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板
では到達しえない数々の優位点をＳＯＩ技術を利用した
デバイスが有することから多くの研究が成されてきた。
すなわち、ＳＯＩ技術を利用することで、（１）．誘電
体分離が容易で高集積化が可能、（２）．対放射線耐性
に優れている、（３）．浮遊容量が低減され高速化が可
能、（４）．ウエル工程が省略できる、（５）．ラッチ
アップを防止できる、（６）．薄膜化による完全空乏型
電界効果トランジスタが可能、（７）．積層して三次元
化することで集積度の向上や機能性を持たせることが可
能となる（この時は低温化が必要である。）。等の優位
点が得られる。
技術〕絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコ
ン−オン−インシュレーター（ＳＯＩ）技術として広く
知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板
では到達しえない数々の優位点をＳＯＩ技術を利用した
デバイスが有することから多くの研究が成されてきた。
すなわち、ＳＯＩ技術を利用することで、（１）．誘電
体分離が容易で高集積化が可能、（２）．対放射線耐性
に優れている、（３）．浮遊容量が低減され高速化が可
能、（４）．ウエル工程が省略できる、（５）．ラッチ
アップを防止できる、（６）．薄膜化による完全空乏型
電界効果トランジスタが可能、（７）．積層して三次元
化することで集積度の向上や機能性を持たせることが可
能となる（この時は低温化が必要である。）。等の優位
点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば、Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−
ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ”；
ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
ｕｍｅ ６３，．ｎｏ ３，ｐｐ４２９〜５９０．（１
９８３）にまとめられている。
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば、Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−
ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ”；
ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
ｕｍｅ ６３，．ｎｏ ３，ｐｐ４２９〜５９０．（１
９８３）にまとめられている。
【０００４】また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ法（化学気相法）で、ヘテロエピタキ
シーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。
に、ＳｉをＣＶＤ法（化学気相法）で、ヘテロエピタキ
シーさせて形成するＳＯＳ（シリコン オン サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。
【０００５】．Ｓｉ単結晶基板そのものを活性層とし
て使用し、その下部にＳｉＯ2 を形成する（この方法
は、Ｓｉ層の堆積をともなわない。）。
て使用し、その下部にＳｉＯ2 を形成する（この方法
は、Ｓｉ層の堆積をともなわない。）。
【０００６】．Ｓｉ単結晶基板を表面酸化後に、窓を
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
Ｓｉ単結晶層を形成する（この場合には、ＳｉＯ2 上に
Ｓｉ層の堆積をともなう。）。 〔非晶質堆積膜の形成方法に関する従来の技術〕水素化
アモルファスシリコン（ａ−Ｓｉ：Ｈ）系半導体は電子
写真感光体、撮像管、固体撮像素子、ディスプレー用Ｔ
ＦＴ、太陽電池などの電子デバイスに広く使われてい
る。
開けてＳｉ基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、ＳｉＯ2 上へ
Ｓｉ単結晶層を形成する（この場合には、ＳｉＯ2 上に
Ｓｉ層の堆積をともなう。）。 〔非晶質堆積膜の形成方法に関する従来の技術〕水素化
アモルファスシリコン（ａ−Ｓｉ：Ｈ）系半導体は電子
写真感光体、撮像管、固体撮像素子、ディスプレー用Ｔ
ＦＴ、太陽電池などの電子デバイスに広く使われてい
る。
【０００７】従来、上記ａ−Ｓｉ、ａ−ＳｉＧｅ、ａ−
ＳｉＣ、ａ−ＳｉＮ、ａ−ＳｉＯなどの第IV族元素を含
むアモルファス半導体の堆積方法としては真空蒸着法
（例えばＪｏｕｒｎａｌ ｏｆ Ｎｏｎ−Ｃｒｙｓｔａ
ｌｌｉｎｅ Ｓｏｌｉｄｓ 第８〜１０巻 第７３９ペ
ージ １９７２年など）、スパッタリング法、プラズマ
ＣＶＤ法や光ＣＶＤ法などの各種のＣＶＤ法など様々な
方法が提案されている。中でもＳｉＨ4 ガスなどの半導
体ガスを用い１３．５６ＭＨｚの周波数のＲＦグロー放
電分解により基体上に成膜を行なうプラズマＣＶＤ法
は、良質のａ−Ｓｉが堆積できるので一般に広く使われ
るようになった。
ＳｉＣ、ａ−ＳｉＮ、ａ−ＳｉＯなどの第IV族元素を含
むアモルファス半導体の堆積方法としては真空蒸着法
（例えばＪｏｕｒｎａｌ ｏｆ Ｎｏｎ−Ｃｒｙｓｔａ
ｌｌｉｎｅ Ｓｏｌｉｄｓ 第８〜１０巻 第７３９ペ
ージ １９７２年など）、スパッタリング法、プラズマ
ＣＶＤ法や光ＣＶＤ法などの各種のＣＶＤ法など様々な
方法が提案されている。中でもＳｉＨ4 ガスなどの半導
体ガスを用い１３．５６ＭＨｚの周波数のＲＦグロー放
電分解により基体上に成膜を行なうプラズマＣＶＤ法
は、良質のａ−Ｓｉが堆積できるので一般に広く使われ
るようになった。
【０００８】プラズマＣＶＤ法はＲ．Ｃ．Ｃｈｉｔｔｉ
ｃ等（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍ
ｉｃａｌ Ｓｏｃｉｅｔｙ 第１６６巻 第７７ページ
１９６９年）が始めたもので、Ｗ．Ｅ．Ｓｐｅａｒ等
（Ｓｏｌｉｄ ＳｔａｔｅＣｏｍｍｕｎｉｃａｔｉｏｎ
ｓ 第１７巻 第１１９３ページ １９７５年）がこの
方法によりアモルファス半導体で初めて不純物による電
気伝導のｐｎ制御に成功してから大いに注目され、太陽
電池（特開昭５２−１６９９０号公報等）や電子写真感
光体（特開昭５４−８６３４１号公報等）などをはじめ
として沢山の応用例がある。この方法を発展させ、半導
体ガスを水素やＡｒで希釈したりＲＦよりも高い周波数
を用いたりさらに磁場を印加して電子サイクロトロン共
鳴を利用する方法など様々な改良が行なわれている。
ｃ等（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍ
ｉｃａｌ Ｓｏｃｉｅｔｙ 第１６６巻 第７７ページ
１９６９年）が始めたもので、Ｗ．Ｅ．Ｓｐｅａｒ等
（Ｓｏｌｉｄ ＳｔａｔｅＣｏｍｍｕｎｉｃａｔｉｏｎ
ｓ 第１７巻 第１１９３ページ １９７５年）がこの
方法によりアモルファス半導体で初めて不純物による電
気伝導のｐｎ制御に成功してから大いに注目され、太陽
電池（特開昭５２−１６９９０号公報等）や電子写真感
光体（特開昭５４−８６３４１号公報等）などをはじめ
として沢山の応用例がある。この方法を発展させ、半導
体ガスを水素やＡｒで希釈したりＲＦよりも高い周波数
を用いたりさらに磁場を印加して電子サイクロトロン共
鳴を利用する方法など様々な改良が行なわれている。
【０００９】プラズマＣＶＤ法により作成したａ−Ｓｉ
中には数％〜数１０％の水素が含まれ（Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ 第３０巻 第１１
号第５６１ページ １９７７年）、１０〜２０％程度の
水素が堆積膜中に含まれることが純粋のａ−Ｓｉよりも
優れた特性（光導電性、不純物による電気伝導度の制御
性など）が得られる原因であると考えられるようになっ
た。このことから、他の方法で成膜中に同時に水素を供
給する種々の方法が考案された。
中には数％〜数１０％の水素が含まれ（Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ 第３０巻 第１１
号第５６１ページ １９７７年）、１０〜２０％程度の
水素が堆積膜中に含まれることが純粋のａ−Ｓｉよりも
優れた特性（光導電性、不純物による電気伝導度の制御
性など）が得られる原因であると考えられるようになっ
た。このことから、他の方法で成膜中に同時に水素を供
給する種々の方法が考案された。
【００１０】例えば真空蒸着法でも成膜時に水素を供給
することにより（Ｊｏｕｒｎａｌｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ 第４９巻 第１２号 第６１９２ペ
ージ １９７８年）良質のａ−Ｓｉが得られる。
することにより（Ｊｏｕｒｎａｌｏｆ Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ 第４９巻 第１２号 第６１９２ペ
ージ １９７８年）良質のａ−Ｓｉが得られる。
【００１１】またＳｉやＳｉＧｅその他の半導体ターゲ
ットによりＡｒプラズマを用いて行なうスパッター法で
は、放電ガスであるＡｒガスに水素ガスを混合し１３．
５６ＭＨｚの高周波プラズマによりターゲットをスパッ
タリングしながら堆積元素と反応させて対向基板上にア
モルファス膜堆積を行なう反応性スパッター法が試みら
れ（例えばＳｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎｉｃ
ａｔｉｏｎｓ第２０巻第９６９ページ、１９７６年）、
ダングリング・ボンドの少ないかなり良質のａ−Ｓｉ：
Ｈ膜を堆積できることが判明した。
ットによりＡｒプラズマを用いて行なうスパッター法で
は、放電ガスであるＡｒガスに水素ガスを混合し１３．
５６ＭＨｚの高周波プラズマによりターゲットをスパッ
タリングしながら堆積元素と反応させて対向基板上にア
モルファス膜堆積を行なう反応性スパッター法が試みら
れ（例えばＳｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎｉｃ
ａｔｉｏｎｓ第２０巻第９６９ページ、１９７６年）、
ダングリング・ボンドの少ないかなり良質のａ−Ｓｉ：
Ｈ膜を堆積できることが判明した。
【００１２】スパッタリング法は高価で危険性が高く長
期保存にも向かないなど取り扱い方の難しい半導体ガス
を使用しなくて良いという利点がある。このため高価で
大がかりな除害装置やガス漏れ警報装置、シリンダーキ
ャビネットなどの周辺装置が非常に簡略化出来、低コス
ト化に大変都合が良い。
期保存にも向かないなど取り扱い方の難しい半導体ガス
を使用しなくて良いという利点がある。このため高価で
大がかりな除害装置やガス漏れ警報装置、シリンダーキ
ャビネットなどの周辺装置が非常に簡略化出来、低コス
ト化に大変都合が良い。
【００１３】この方法を改良し、ＡＩＰ Ｃｏｎｆｅｒ
ｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ第７３巻 第４７ペ
ージ（１９８１年）やＳｏｌａｒ Ｅｎｅｒｇｙ Ｍａ
ｔｅｒｉａｌｓ第８巻 第１８７ページ（１９８２年）
等に見られるように基板にバイアスを印加するいわゆる
バイアススパッター法によるａ−Ｓｉの成膜等が検討さ
れてきた。
ｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ第７３巻 第４７ペ
ージ（１９８１年）やＳｏｌａｒ Ｅｎｅｒｇｙ Ｍａ
ｔｅｒｉａｌｓ第８巻 第１８７ページ（１９８２年）
等に見られるように基板にバイアスを印加するいわゆる
バイアススパッター法によるａ−Ｓｉの成膜等が検討さ
れてきた。
【００１４】またプラズマＣＶＤ法を応用して特開平４
−６５１２０号公報やＪａｐａｎｅｓｅ Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ 第３０巻
第５Ｂ号 第Ｌ８８１ページ（１９９１年）、あるい
はＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
第５９巻 第９号 第１０９６ページ（１９９１年）な
どに開示されている様な、プラズマＣＶＤ法によるごく
薄い膜堆積と膜堆積無しのプラズマ照射のみとを交互に
繰り返し行なう方法が幾つか提案されている。
−６５１２０号公報やＪａｐａｎｅｓｅ Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ 第３０巻
第５Ｂ号 第Ｌ８８１ページ（１９９１年）、あるい
はＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ
第５９巻 第９号 第１０９６ページ（１９９１年）な
どに開示されている様な、プラズマＣＶＤ法によるごく
薄い膜堆積と膜堆積無しのプラズマ照射のみとを交互に
繰り返し行なう方法が幾つか提案されている。
【発明が解決しようとする課題】〔半導体基板の製造方
法に関する課題〕前述したの方法である、Ｓｉ基板を
エピタキシャル成長のシードとして用いない方法に於て
は、次の２種類の方法が挙げられる。
法に関する課題〕前述したの方法である、Ｓｉ基板を
エピタキシャル成長のシードとして用いない方法に於て
は、次の２種類の方法が挙げられる。
【００１５】１）．Ｖ型の溝が表面に異方性エッチング
されたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に
多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ
基板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ
溝に囲まれて誘電分離されたＳｉ単結晶領域を形成す
る。この手法に於ては、結晶性は、良好であるが、多結
晶Ｓｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ
基板を裏面より研磨して分離したＳｉ活性層のみを残す
工程に、制御性と生産性の点から問題がある。
されたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に
多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ
基板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ
溝に囲まれて誘電分離されたＳｉ単結晶領域を形成す
る。この手法に於ては、結晶性は、良好であるが、多結
晶Ｓｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ
基板を裏面より研磨して分離したＳｉ活性層のみを残す
工程に、制御性と生産性の点から問題がある。
【００１６】２）．サイモックス（ＳＩＭＯＸ：Ｓｅｐ
ｅｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ
ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイ
オン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉ
プロセスと整合性が良いため現在もっとも成熟した手法
である。しかしながら、ＳｉＯ2 層形成をするために
は、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入す
る必要があるが、その注入時間は長大であり、生産性は
高いとはいえず、また、ウエハーコストは高い。更に、
結晶欠陥は多く残存し、工業的に見て、少数キャリヤー
デバイスを作製できる充分な品質に至っていない。
ｅｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ
ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイ
オン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉ
プロセスと整合性が良いため現在もっとも成熟した手法
である。しかしながら、ＳｉＯ2 層形成をするために
は、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入す
る必要があるが、その注入時間は長大であり、生産性は
高いとはいえず、また、ウエハーコストは高い。更に、
結晶欠陥は多く残存し、工業的に見て、少数キャリヤー
デバイスを作製できる充分な品質に至っていない。
【００１７】一方、前述したの方法である、Ｓｉ基板
をエピタキシャル成長のシードとして用いる方法とし
て、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エピタ
キシャル成長させる方法、非晶質あるいは多結晶Ｓｉ層
に電子線、レーザー光等のエネルギービームを収束して
照射し、溶融再結晶により単結晶層をＳｉＯ2 上に成長
させる方法、棒状ヒーターにより帯状に溶融領域を走査
する方法（Ｚｏｎｅ ｍｅｌｔｉｎｇｒｅｃｒｙ ｓｔ
ａｌｌｉｚａｔｉｏｎ）、そして非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法が知られている。これらの方法にはそれぞれ一長一
短があるが、その制御性、生産性、均一性、品質に多大
の問題を残しており、いまだに、工業的に実用化したも
のはない。たとえば、ＣＶＤ法は平坦薄膜化するには、
犠牲酸化が必要となり、ビームアニール法では、収束ビ
ーム走査による処理時間と、ビームの重なり具合、焦点
調整などの制御性に問題がある。Ｚｏｎｅ Ｍｅｌｔｉ
ｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法は比較的
大規模な集積回路も試作されてはいるが、依然として、
亜粒界等の結晶欠陥は、多数残留しており、少数キャリ
ヤーデバイスを作成するにいたってない。そのなかで横
方向固相成長法はプロセス温度が６００℃以下という低
温であることや、平坦性に優れていて薄膜化が容易であ
ること、単結晶種結晶からの成長であるため結晶性が良
い等の理由から特に期待されている技術の１つである
が、種結晶から遠い基板上での非晶質半導体層中で起こ
るランダムな核発生及び成長中に生じる多結晶領域の形
成のために種結晶からの成長距離が短いという点や、Ｌ
−ＳＰＥ（Ｌａｔｅｒａｌ−Ｓｏｌｉｄ Ｐｈａｓｅ
Ｅｐｉｔａｘｙ）層中に残留する双晶や転位等の欠陥の
問題等デバイス応用には課題が多い。
をエピタキシャル成長のシードとして用いる方法とし
て、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エピタ
キシャル成長させる方法、非晶質あるいは多結晶Ｓｉ層
に電子線、レーザー光等のエネルギービームを収束して
照射し、溶融再結晶により単結晶層をＳｉＯ2 上に成長
させる方法、棒状ヒーターにより帯状に溶融領域を走査
する方法（Ｚｏｎｅ ｍｅｌｔｉｎｇｒｅｃｒｙ ｓｔ
ａｌｌｉｚａｔｉｏｎ）、そして非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法が知られている。これらの方法にはそれぞれ一長一
短があるが、その制御性、生産性、均一性、品質に多大
の問題を残しており、いまだに、工業的に実用化したも
のはない。たとえば、ＣＶＤ法は平坦薄膜化するには、
犠牲酸化が必要となり、ビームアニール法では、収束ビ
ーム走査による処理時間と、ビームの重なり具合、焦点
調整などの制御性に問題がある。Ｚｏｎｅ Ｍｅｌｔｉ
ｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法は比較的
大規模な集積回路も試作されてはいるが、依然として、
亜粒界等の結晶欠陥は、多数残留しており、少数キャリ
ヤーデバイスを作成するにいたってない。そのなかで横
方向固相成長法はプロセス温度が６００℃以下という低
温であることや、平坦性に優れていて薄膜化が容易であ
ること、単結晶種結晶からの成長であるため結晶性が良
い等の理由から特に期待されている技術の１つである
が、種結晶から遠い基板上での非晶質半導体層中で起こ
るランダムな核発生及び成長中に生じる多結晶領域の形
成のために種結晶からの成長距離が短いという点や、Ｌ
−ＳＰＥ（Ｌａｔｅｒａｌ−Ｓｏｌｉｄ Ｐｈａｓｅ
Ｅｐｉｔａｘｙ）層中に残留する双晶や転位等の欠陥の
問題等デバイス応用には課題が多い。
【００１８】これらの問題点が生じる原因として、ラン
ダム核発生に関しては、自然発生的なものの他に酸化膜
上の不純物や凹凸が多結晶成長の起点となる。一方種結
晶から縦方向に進行する固相成長における欠陥導入の原
因は、主に単結晶領域と非晶質界面に存在する不純物
（主に自然酸化膜に起因する酸素）があげられる。界面
に不純物が残存するとそこを起点として、固相成長によ
る結晶化の際に欠陥導入される。この問題を避けるため
に、１）．単結晶−非晶質界面にＳｉ等のイオン注入を
行ったり（H.Yamamoto et alAPL 46 p268(1985)) 、
２）．非晶質層を堆積する前に高温処理を行い自然酸化
膜を除去する方法（例えば、Y.Kunii et al, JJAP Vol.
24,pp352(1985)) 、３）．ＳｉやＧａ等のｂｅａｍを用
い酸素を揮発性物質に代えてＣｌｅａｎｉｎｇする方法
（Y.Kunii et al, JJAP Vol.26,No.11 p1816(1987)) 、
４）．スパッタリングにより自然酸化膜を除去する方法
(J.C.Bean et al, J.A.P48 p907 (1977))等が行われて
いる。
ダム核発生に関しては、自然発生的なものの他に酸化膜
上の不純物や凹凸が多結晶成長の起点となる。一方種結
晶から縦方向に進行する固相成長における欠陥導入の原
因は、主に単結晶領域と非晶質界面に存在する不純物
（主に自然酸化膜に起因する酸素）があげられる。界面
に不純物が残存するとそこを起点として、固相成長によ
る結晶化の際に欠陥導入される。この問題を避けるため
に、１）．単結晶−非晶質界面にＳｉ等のイオン注入を
行ったり（H.Yamamoto et alAPL 46 p268(1985)) 、
２）．非晶質層を堆積する前に高温処理を行い自然酸化
膜を除去する方法（例えば、Y.Kunii et al, JJAP Vol.
24,pp352(1985)) 、３）．ＳｉやＧａ等のｂｅａｍを用
い酸素を揮発性物質に代えてＣｌｅａｎｉｎｇする方法
（Y.Kunii et al, JJAP Vol.26,No.11 p1816(1987)) 、
４）．スパッタリングにより自然酸化膜を除去する方法
(J.C.Bean et al, J.A.P48 p907 (1977))等が行われて
いる。
【００１９】しかしながら、１）の方法では、イオン注
入によるダメージの問題に合わせて、コストがかかると
いう問題点があり、２），３）に関しては低温プロセス
でない点、そして４）に関しては高エネルギーイオンに
よる単結晶表面の結晶性の劣化等で大きな問題点がある
ことがわかっている。
入によるダメージの問題に合わせて、コストがかかると
いう問題点があり、２），３）に関しては低温プロセス
でない点、そして４）に関しては高エネルギーイオンに
よる単結晶表面の結晶性の劣化等で大きな問題点がある
ことがわかっている。
【００２０】本発明は、上記したような問題点及び上記
したような要求に答える半導体基板の製造方法を提供す
ることを目的とする。 〔非晶質堆積膜の形成方法に関する課題〕しかしながら
従来の方法には幾つかの欠点があった。ａ−Ｓｉなどに
一般的に使われているＳｉＨ4 ガスを用いた高周波プラ
ズマＣＶＤ法によれば概して良質のａ−Ｓｉ：Ｈが堆積
できる。
したような要求に答える半導体基板の製造方法を提供す
ることを目的とする。 〔非晶質堆積膜の形成方法に関する課題〕しかしながら
従来の方法には幾つかの欠点があった。ａ−Ｓｉなどに
一般的に使われているＳｉＨ4 ガスを用いた高周波プラ
ズマＣＶＤ法によれば概して良質のａ−Ｓｉ：Ｈが堆積
できる。
【００２１】しかし従来のプラズマＣＶＤ法ではＳｉＨ
4 などの反応性ガスを用いるため排ガス除害装置やガス
漏洩防止設備及びガス漏洩警報システムなどの高価な装
置が必要となる、原料として高価で長期保存にも向かな
い高純度の半導体ガスが必要で、しかもそのガスの利用
効率が通常１０％前後で低い、膜の堆積速度も低い、な
どの問題点が有り、低コスト化の障害になっていた。
4 などの反応性ガスを用いるため排ガス除害装置やガス
漏洩防止設備及びガス漏洩警報システムなどの高価な装
置が必要となる、原料として高価で長期保存にも向かな
い高純度の半導体ガスが必要で、しかもそのガスの利用
効率が通常１０％前後で低い、膜の堆積速度も低い、な
どの問題点が有り、低コスト化の障害になっていた。
【００２２】さらに、良好な膜質を得ようとすると概し
て堆積速度が低いことが必要となり、高い堆積速度と良
好な膜質及びその大面積化を両立させる事は容易ではな
かった。
て堆積速度が低いことが必要となり、高い堆積速度と良
好な膜質及びその大面積化を両立させる事は容易ではな
かった。
【００２３】またａ−Ｓｉの成膜により基板上だけでな
く成膜チャンバーの内壁や基板ホルダーなど基板以外の
部分にもａ−Ｓｉ膜が沢山付着し、次第に剥がれてデバ
イス特性を悪くする。これを防ぐため定期的にチャンバ
ー内部に付着した不要のａ−Ｓｉを除去する必要が有
り、この作業が頻繁に必要なことが成膜装置の稼働率向
上の妨げになっている。
く成膜チャンバーの内壁や基板ホルダーなど基板以外の
部分にもａ−Ｓｉ膜が沢山付着し、次第に剥がれてデバ
イス特性を悪くする。これを防ぐため定期的にチャンバ
ー内部に付着した不要のａ−Ｓｉを除去する必要が有
り、この作業が頻繁に必要なことが成膜装置の稼働率向
上の妨げになっている。
【００２４】これに対しＡｒなどの放電ガス中に水素を
混ぜて１３．５６ＭＨｚ程度の高周波プラズマを用いて
行なう反応性スパッタリング法は高価で危険性の高い半
導体ガスを使用しないため除害装置、ガス漏洩警報シス
テムなどが不要であるか少なくとも著しく小型に出来、
高価なガスも不要なので、低コスト化にとって大変都合
が良い。また成膜チャンバー内壁の膜付着が相対的に少
ないのでチャンバーのメンテナンスが容易である。
混ぜて１３．５６ＭＨｚ程度の高周波プラズマを用いて
行なう反応性スパッタリング法は高価で危険性の高い半
導体ガスを使用しないため除害装置、ガス漏洩警報シス
テムなどが不要であるか少なくとも著しく小型に出来、
高価なガスも不要なので、低コスト化にとって大変都合
が良い。また成膜チャンバー内壁の膜付着が相対的に少
ないのでチャンバーのメンテナンスが容易である。
【００２５】しかしこのような長所にもかかわらず、Ａ
ｒが膜中に混入する、Ａｒ+ イオン衝撃による膜のダメ
ージがある、膜が柱状構造になり均一で緻密な膜になり
にくいなどのため、従来の反応性スパッタリングによる
ａ−Ｓｉ膜はプラズマＣＶＤ法によるものに較べてスピ
ン密度が比較的高い、光照射下での電気伝導度（σp）
が低い、キャリア移動度が低い、不純物ドーピングの効
率が低い、堆積膜が膜の成長方向に柱状の不均一構造を
持ちやすい、Ａｒガスが数％も膜中に取り込まれてしま
うなどａ−Ｓｉ膜をデバイスに利用する場合に不都合な
欠点があった。
ｒが膜中に混入する、Ａｒ+ イオン衝撃による膜のダメ
ージがある、膜が柱状構造になり均一で緻密な膜になり
にくいなどのため、従来の反応性スパッタリングによる
ａ−Ｓｉ膜はプラズマＣＶＤ法によるものに較べてスピ
ン密度が比較的高い、光照射下での電気伝導度（σp）
が低い、キャリア移動度が低い、不純物ドーピングの効
率が低い、堆積膜が膜の成長方向に柱状の不均一構造を
持ちやすい、Ａｒガスが数％も膜中に取り込まれてしま
うなどａ−Ｓｉ膜をデバイスに利用する場合に不都合な
欠点があった。
【００２６】このような反応性スパッター法によるａ−
ＳｉとプラズマＣＶＤ法によるａ−Ｓｉの特性の違い
は、例えばＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．１９ Ｓｕ
ｐｐｌｅｍｅｎｎｔ １９−１第５２１ページ（１９８
０年）等これまで沢山の報告がなされている。
ＳｉとプラズマＣＶＤ法によるａ−Ｓｉの特性の違い
は、例えばＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ．１９ Ｓｕ
ｐｐｌｅｍｅｎｎｔ １９−１第５２１ページ（１９８
０年）等これまで沢山の報告がなされている。
【００２７】このような欠点が生じる原因は必ずしも詳
細に解明されてはいないが、次のようなことが考えられ
る。まずプラズマからターゲットだけでなく、これと対
向しておかれた基板上の膜成長表面に飛び込んでくるイ
オンにより堆積膜が受けるイオンダメージの影響があげ
られる。
細に解明されてはいないが、次のようなことが考えられ
る。まずプラズマからターゲットだけでなく、これと対
向しておかれた基板上の膜成長表面に飛び込んでくるイ
オンにより堆積膜が受けるイオンダメージの影響があげ
られる。
【００２８】スパッタリングの場合ターゲットのスパッ
タリングイールドを上げるためＡｒなどの比較的原子量
の大きい不活性ガスの放電プラズマを用いるのが一般的
である。プラズマは直流放電、または交流放電、高周波
放電等により発生させるが、ａ−Ｓｉ等のような高抵抗
材料には高周波放電が適している。高周波プラズマ中の
Ａｒ+ 等のイオンはターゲットにかかる自己バイアスま
たは外部から印加するターゲットバイアスにより加速さ
れターゲットに衝突してターゲットの原子をたたき出す
けれども、膜成長表面にも飛び込んできて堆積膜に損傷
を与える。
タリングイールドを上げるためＡｒなどの比較的原子量
の大きい不活性ガスの放電プラズマを用いるのが一般的
である。プラズマは直流放電、または交流放電、高周波
放電等により発生させるが、ａ−Ｓｉ等のような高抵抗
材料には高周波放電が適している。高周波プラズマ中の
Ａｒ+ 等のイオンはターゲットにかかる自己バイアスま
たは外部から印加するターゲットバイアスにより加速さ
れターゲットに衝突してターゲットの原子をたたき出す
けれども、膜成長表面にも飛び込んできて堆積膜に損傷
を与える。
【００２９】この原因としては次のようなことが考えら
れる。まずプラズマと膜成長表面との間に生じる電位
差、いわゆるシース電圧のためである。この電位差のた
めＡｒ+ 等の正イオンが基板方向に加速され基板上の堆
積膜に損傷を与える。
れる。まずプラズマと膜成長表面との間に生じる電位
差、いわゆるシース電圧のためである。この電位差のた
めＡｒ+ 等の正イオンが基板方向に加速され基板上の堆
積膜に損傷を与える。
【００３０】このような損傷を減らすため基板バイアス
を制御する方法が知られている。例えば、Ｊｏｕｒｎａ
ｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔ
ｅｃｈｎｏｌｏｇｙ 第１４巻 第９２ページ（１９７
７年）やＡＩＰ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅ
ｄｉｎｇｓ 第７３巻 第４７ページ（１９８１年）あ
るいはＳｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ
第８巻 第１８７ページ（１９８２年）等に見られる
ように、基板にバイアス電圧を印加してプラズマから膜
成長表面に入射するＡｒ+ イオンのエネルギーを制御し
ようという試みがなされている。
を制御する方法が知られている。例えば、Ｊｏｕｒｎａ
ｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔ
ｅｃｈｎｏｌｏｇｙ 第１４巻 第９２ページ（１９７
７年）やＡＩＰ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅ
ｄｉｎｇｓ 第７３巻 第４７ページ（１９８１年）あ
るいはＳｏｌａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ
第８巻 第１８７ページ（１９８２年）等に見られる
ように、基板にバイアス電圧を印加してプラズマから膜
成長表面に入射するＡｒ+ イオンのエネルギーを制御し
ようという試みがなされている。
【００３１】例えば多結晶Ｓｉ等のターゲットを用い水
素を含むＡｒガスの高周波放電（１３．５６ＭＨｚ）に
より基板上に堆積したａ−Ｓｉ：Ｈ膜の特性は基板バイ
アスの影響を受ける。例えば正の基板バイアスを印加し
て堆積した膜中の水素は主として２０００ｃｍ-1付近の
赤外吸収スペクトルで特徴付けられるＳｉＨ結合を形成
する。このような膜はＧＤ法による膜の場合ではσp が
高い等かなり良好な特性を示す事が多いが、スパッタ−
法では必ずしも良い特性を示すとは限らず、柱状構造を
含む特性の良くない不均一な膜が出来る事がある。
素を含むＡｒガスの高周波放電（１３．５６ＭＨｚ）に
より基板上に堆積したａ−Ｓｉ：Ｈ膜の特性は基板バイ
アスの影響を受ける。例えば正の基板バイアスを印加し
て堆積した膜中の水素は主として２０００ｃｍ-1付近の
赤外吸収スペクトルで特徴付けられるＳｉＨ結合を形成
する。このような膜はＧＤ法による膜の場合ではσp が
高い等かなり良好な特性を示す事が多いが、スパッタ−
法では必ずしも良い特性を示すとは限らず、柱状構造を
含む特性の良くない不均一な膜が出来る事がある。
【００３２】基板バイアスをマイナスにするか基板をフ
ローティングにして負の自己バイアスがかかるようにす
ると膜中の水素の結合形態は主として２１００ｃｍ-1付
近の赤外吸収スペクトルで特徴付けられるＳｉＨ2 、
（ＳｉＨ2 ）n などの結合が増加しイオンダメージも受
けるので膜の特性としては悪くなる恐れがあるが、その
一方で柱状構造は出来にくく膜の均一性は必ずしも悪く
ならないという報告もある。
ローティングにして負の自己バイアスがかかるようにす
ると膜中の水素の結合形態は主として２１００ｃｍ-1付
近の赤外吸収スペクトルで特徴付けられるＳｉＨ2 、
（ＳｉＨ2 ）n などの結合が増加しイオンダメージも受
けるので膜の特性としては悪くなる恐れがあるが、その
一方で柱状構造は出来にくく膜の均一性は必ずしも悪く
ならないという報告もある。
【００３３】また負バイアスではＡｒ原子が膜中に取り
込まれやすいという欠点がある。この原因の一つはＡｒ
+ イオンが膜に打ち込まれる事にあると考えられる。堆
積膜へのＡｒ+ イオンの打ち込みにより膜中に取り込ま
れるＡｒ原子の濃度が高くなり、特性の向上にとってマ
イナスである。上記のような基板バイアスの効果の少な
くとも一部は膜堆積中に膜成長表面に入射するＡｒ+ イ
オンの働きによると考えられるし基板に入射する電子の
効果も考えられるが、そのメカニズムは完全には解明さ
れておらず、これによる膜質の制御は完全には行なえて
いないのが現状である。
込まれやすいという欠点がある。この原因の一つはＡｒ
+ イオンが膜に打ち込まれる事にあると考えられる。堆
積膜へのＡｒ+ イオンの打ち込みにより膜中に取り込ま
れるＡｒ原子の濃度が高くなり、特性の向上にとってマ
イナスである。上記のような基板バイアスの効果の少な
くとも一部は膜堆積中に膜成長表面に入射するＡｒ+ イ
オンの働きによると考えられるし基板に入射する電子の
効果も考えられるが、そのメカニズムは完全には解明さ
れておらず、これによる膜質の制御は完全には行なえて
いないのが現状である。
【００３４】もう一つの原因はプラズマ中のイオンのエ
ネルギー分布にかなりの拡がりがある事である。これは
高周波の交流電界によりプラズマ中のＡｒ+ イオン等が
加速されるために生じる。通常よく使われる１３．５６
ＭＨｚ程度の高周波ではＡｒ+ イオンやＮｅ+ イオンは
電界の変化に辛うじて追随するのでこれによる加速が起
きてしまい、かなりの初速度をもったイオンができる。
したがって仮にシース電圧が直流成分として０ｖであっ
ても堆積膜表面にイオンの高エネルギー成分が飛び込ん
でくる。このため基板バイアスの制御により堆積膜のイ
オンダメージを完全に防止することは容易ではない。
ネルギー分布にかなりの拡がりがある事である。これは
高周波の交流電界によりプラズマ中のＡｒ+ イオン等が
加速されるために生じる。通常よく使われる１３．５６
ＭＨｚ程度の高周波ではＡｒ+ イオンやＮｅ+ イオンは
電界の変化に辛うじて追随するのでこれによる加速が起
きてしまい、かなりの初速度をもったイオンができる。
したがって仮にシース電圧が直流成分として０ｖであっ
ても堆積膜表面にイオンの高エネルギー成分が飛び込ん
でくる。このため基板バイアスの制御により堆積膜のイ
オンダメージを完全に防止することは容易ではない。
【００３５】次に、膜堆積中のＳｉ原子の表面移動性の
問題がある。不活性ガスと水素ガスを用いた反応性スパ
ッタリング法によりａ−Ｓｉの堆積を行なう場合、ター
ゲットからスパッターされて基体上に飛び込んでくるＳ
ｉの多くはＳｉ原子やＳｉ+などのイオン、さらにはＳ
ｉＨなどのラジカルやそのイオンである事が分かってい
るが、これらはＳｉＨ4 を用いたＲＦプラズマＣＶＤ法
の場合の主な反応前駆体であるＳｉＨ3 に較べると概し
て化学的に高い反応性を持っている。従ってこれらの反
応性の高い活性種がそのまま比較的温度の低い基体表面
に到達すると活性種はほとんどそのまま即座に反応して
しまい、表面移動その他の膜堆積中の構造緩和過程が不
十分なまま膜堆積が起こる。このため堆積膜は構造欠陥
の多い構造となってしまうと考えられる。
問題がある。不活性ガスと水素ガスを用いた反応性スパ
ッタリング法によりａ−Ｓｉの堆積を行なう場合、ター
ゲットからスパッターされて基体上に飛び込んでくるＳ
ｉの多くはＳｉ原子やＳｉ+などのイオン、さらにはＳ
ｉＨなどのラジカルやそのイオンである事が分かってい
るが、これらはＳｉＨ4 を用いたＲＦプラズマＣＶＤ法
の場合の主な反応前駆体であるＳｉＨ3 に較べると概し
て化学的に高い反応性を持っている。従ってこれらの反
応性の高い活性種がそのまま比較的温度の低い基体表面
に到達すると活性種はほとんどそのまま即座に反応して
しまい、表面移動その他の膜堆積中の構造緩和過程が不
十分なまま膜堆積が起こる。このため堆積膜は構造欠陥
の多い構造となってしまうと考えられる。
【００３６】このような問題はＡｌ、Ｃｕ、Ｔｉ、その
他の金属では結合の方向性が弱くまた構造の変化が特性
に比較的現われにくいなどのため相対的に軽いけれど
も、ａ−Ｓｉなどのように共有結合性が強く結合の方向
性が明確でその構造が特性に敏感に影響を与える半導体
材料の膜堆積においては非常に重要である。特にａ−Ｓ
ｉはアモルファス材料の中でも不純物による電気伝導の
ｐｎ制御が可能な半導体であり膜が良質であればあるほ
ど特性の構造敏感性も強い。このためイオンダメージの
影響だけでなくＳｉ原子やＨ原子その他の表面移動性の
低下の影響も強く現れ、σp が低下したり不純物ドーピ
ングによる電気伝導度のｐｎ制御のドーピング効率が低
下したり膜の均一性が悪くなったりする。つまり堆積膜
のイオンダメージを抑制しながら堆積原子の表面移動性
を促進することはａ−Ｓｉやａ−Ｓｉ合金等の半導体材
料においては金属材料に較べて特徴的に重要な問題とな
る。
他の金属では結合の方向性が弱くまた構造の変化が特性
に比較的現われにくいなどのため相対的に軽いけれど
も、ａ−Ｓｉなどのように共有結合性が強く結合の方向
性が明確でその構造が特性に敏感に影響を与える半導体
材料の膜堆積においては非常に重要である。特にａ−Ｓ
ｉはアモルファス材料の中でも不純物による電気伝導の
ｐｎ制御が可能な半導体であり膜が良質であればあるほ
ど特性の構造敏感性も強い。このためイオンダメージの
影響だけでなくＳｉ原子やＨ原子その他の表面移動性の
低下の影響も強く現れ、σp が低下したり不純物ドーピ
ングによる電気伝導度のｐｎ制御のドーピング効率が低
下したり膜の均一性が悪くなったりする。つまり堆積膜
のイオンダメージを抑制しながら堆積原子の表面移動性
を促進することはａ−Ｓｉやａ−Ｓｉ合金等の半導体材
料においては金属材料に較べて特徴的に重要な問題とな
る。
【００３７】従ってスパッタリング法により良質のａ−
Ｓｉ膜を堆積しようとする場合、何らかの方法で上記の
ような反応前駆体の成長表面での表面移動を促進し、堆
積過程での構造緩和を促進することが効果的である。
Ｓｉ膜を堆積しようとする場合、何らかの方法で上記の
ような反応前駆体の成長表面での表面移動を促進し、堆
積過程での構造緩和を促進することが効果的である。
【００３８】従来のプラズマＣＶＤ法や反応性スパッタ
リング法においてはこれは水素による成長表面の不活性
化によりある程度達成出来ていると考えられる。しかし
水素による表面不活性化はそれなりの効果が期待できる
ものの、表面に到達する反応種の反応性が非常に高いた
め表面のエッチングを起こして表面が荒れたり、また逆
に膜中に水素が取り込まれすぎてＳｉＨ2 結合などの膜
質を悪化させる構造を作ったり、膜の緻密性が低下する
などの問題がある。従って単純に水素を多量に供給すれ
ばするほど良いという訳にはいかない。反応性スパッタ
ー法による水素量の制御は水素ガス分圧の制御などの方
法により従来から検討されてきたがそれだけでは十分良
質のａ−Ｓｉ膜を得るのは困難であった。
リング法においてはこれは水素による成長表面の不活性
化によりある程度達成出来ていると考えられる。しかし
水素による表面不活性化はそれなりの効果が期待できる
ものの、表面に到達する反応種の反応性が非常に高いた
め表面のエッチングを起こして表面が荒れたり、また逆
に膜中に水素が取り込まれすぎてＳｉＨ2 結合などの膜
質を悪化させる構造を作ったり、膜の緻密性が低下する
などの問題がある。従って単純に水素を多量に供給すれ
ばするほど良いという訳にはいかない。反応性スパッタ
ー法による水素量の制御は水素ガス分圧の制御などの方
法により従来から検討されてきたがそれだけでは十分良
質のａ−Ｓｉ膜を得るのは困難であった。
【００３９】また基板温度を高くすることによってもＳ
ｉ原子の表面移動性を促進できる可能性がある。しかし
この方法も基板温度を高くしすぎると（概略３５０℃以
上）表面に吸着して表面移動性を助けているＨ原子がは
がれ始めるためＳｉ原子の表面移動がかえって悪くなる
というジレンマがある。また基板温度が高すぎると膜中
のＨ濃度が下がりこのときダングリングボンドが増加す
るため膜特性はむしろ悪くなる。従ってこの方法にも限
界がある。
ｉ原子の表面移動性を促進できる可能性がある。しかし
この方法も基板温度を高くしすぎると（概略３５０℃以
上）表面に吸着して表面移動性を助けているＨ原子がは
がれ始めるためＳｉ原子の表面移動がかえって悪くなる
というジレンマがある。また基板温度が高すぎると膜中
のＨ濃度が下がりこのときダングリングボンドが増加す
るため膜特性はむしろ悪くなる。従ってこの方法にも限
界がある。
【００４０】さらに、プラズマ中のイオンにより膜成長
表面をたたいて緻密な構造を造ろうという試みもなされ
ている。負の基板バイアスにより膜堆積中にイオン照射
を行なうとスパッター法の場合によく見られる柱状構造
が出来ず、膜質が向上する例が報告されている（Ｓｏｌ
ａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ 第８巻第１
８７ページ １９８２年）。しかしバイアスを掛けると
かえって膜質が低下することもありその制御は簡単では
なかった。この原因の一つはイオンにより膜が損傷を受
ける事にあると考えられる。
表面をたたいて緻密な構造を造ろうという試みもなされ
ている。負の基板バイアスにより膜堆積中にイオン照射
を行なうとスパッター法の場合によく見られる柱状構造
が出来ず、膜質が向上する例が報告されている（Ｓｏｌ
ａｒ Ｅｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ 第８巻第１
８７ページ １９８２年）。しかしバイアスを掛けると
かえって膜質が低下することもありその制御は簡単では
なかった。この原因の一つはイオンにより膜が損傷を受
ける事にあると考えられる。
【００４１】また金属の堆積の場合に基板に印加する高
周波バイアスの周波数を低くすることによりイオンのエ
ネルギー分布を広げて堆積膜表面の凹凸を減少させる方
法が特公平３−６５０１３号公報等に開示されている。
そこではこの現象を利用して５ｋＨｚ〜１ＭＨｚの周波
数のプラズマを用い、幅広いエネルギー分布を持つイオ
ンを基板に照射することによって成膜原子の表面移動性
を高め堆積膜の平坦化を行なう方法が提案されている。
そこで取り上げられているのは堆積膜表面の平坦化であ
るがそれだけの効果であればもちろんＳｉの場合にも定
性的には同様の効果が期待できる。しかしそうして堆積
した平坦なａ−Ｓｉ膜はただ単に平坦なだけで電気伝導
度のｐｎ制御や光導電性等の応用上重要な種々の半導体
特性は全く期待できない。Ｓｉのような半導体材料の成
膜の場合には金属に較べその特性の構造敏感性が強くイ
オンダメージの影響を受けやすいからである。
周波バイアスの周波数を低くすることによりイオンのエ
ネルギー分布を広げて堆積膜表面の凹凸を減少させる方
法が特公平３−６５０１３号公報等に開示されている。
そこではこの現象を利用して５ｋＨｚ〜１ＭＨｚの周波
数のプラズマを用い、幅広いエネルギー分布を持つイオ
ンを基板に照射することによって成膜原子の表面移動性
を高め堆積膜の平坦化を行なう方法が提案されている。
そこで取り上げられているのは堆積膜表面の平坦化であ
るがそれだけの効果であればもちろんＳｉの場合にも定
性的には同様の効果が期待できる。しかしそうして堆積
した平坦なａ−Ｓｉ膜はただ単に平坦なだけで電気伝導
度のｐｎ制御や光導電性等の応用上重要な種々の半導体
特性は全く期待できない。Ｓｉのような半導体材料の成
膜の場合には金属に較べその特性の構造敏感性が強くイ
オンダメージの影響を受けやすいからである。
【００４２】従来のＧＤ法等の様な方法においては良質
のａ−Ｓｉ膜に含まれる水素の量は１０数％程度であ
り、このような膜は水素を含むことによって生じるＳｉ
−Ｓｉの弱い結合に起因する膜質の光劣化などの応用上
不都合な特性を持っている。これを避けるために基板温
度を高くするなどして水素濃度を無理に引き下げようと
すれば従来の方法では必然的にダングリングボンドの増
大を引き起こしかえって膜質が悪くなるというジレンマ
があった。
のａ−Ｓｉ膜に含まれる水素の量は１０数％程度であ
り、このような膜は水素を含むことによって生じるＳｉ
−Ｓｉの弱い結合に起因する膜質の光劣化などの応用上
不都合な特性を持っている。これを避けるために基板温
度を高くするなどして水素濃度を無理に引き下げようと
すれば従来の方法では必然的にダングリングボンドの増
大を引き起こしかえって膜質が悪くなるというジレンマ
があった。
【００４３】このような問題を避ける方法としては前記
のＡｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ 第
５９巻 第９号 第１０９６ページ（１９９１年）等に
見られる様な膜堆積と水素プラズマ照射を交互に繰り返
す方法が提案されている。この方法は膜中の水素濃度の
基板温度依存性が小さくなるという利点があり、膜中の
水素濃度が下がっても膜質が低下しないという効果もあ
る。
のＡｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ 第
５９巻 第９号 第１０９６ページ（１９９１年）等に
見られる様な膜堆積と水素プラズマ照射を交互に繰り返
す方法が提案されている。この方法は膜中の水素濃度の
基板温度依存性が小さくなるという利点があり、膜中の
水素濃度が下がっても膜質が低下しないという効果もあ
る。
【００４４】しかし一方で放電ガスの切り替えが必要で
あるため膜堆積と水素プラズマ照射との切り替えの素早
さには自ずと限界がある。このため一回の膜堆積ステッ
プとその後の水素プラズマ照射を挟んだ次の膜堆積ステ
ップとの間にガス流量やプラズマ条件を制御仕切れない
瞬間が生じる。このため膜堆積の安定性が損なわれるこ
とがある。また通常使用される１３．５６ＭＨｚ程度の
放電周波数ではある程度大きな放電電力を投入すると膜
成長面にイオンダメージが原因と考えられる膜質の劣化
が生じる事があるという問題がある。
あるため膜堆積と水素プラズマ照射との切り替えの素早
さには自ずと限界がある。このため一回の膜堆積ステッ
プとその後の水素プラズマ照射を挟んだ次の膜堆積ステ
ップとの間にガス流量やプラズマ条件を制御仕切れない
瞬間が生じる。このため膜堆積の安定性が損なわれるこ
とがある。また通常使用される１３．５６ＭＨｚ程度の
放電周波数ではある程度大きな放電電力を投入すると膜
成長面にイオンダメージが原因と考えられる膜質の劣化
が生じる事があるという問題がある。
【００４５】本発明の目的は上記のような従来の膜堆積
方法によるアモルファス半導体の作成方法の長所を生か
しながら欠点を除去し、水素濃度が低いけれども良質の
アモルファス半導体を低コストで安全に再現性良く堆積
する方法を提供することにある。
方法によるアモルファス半導体の作成方法の長所を生か
しながら欠点を除去し、水素濃度が低いけれども良質の
アモルファス半導体を低コストで安全に再現性良く堆積
する方法を提供することにある。
【００４６】
【課題を解決するための手段】本発明の半導体基板の製
造方法は、非晶質領域と単結晶領域とが隣接して設けら
れた基体上に、Ｈ2 Ｏ、ＣＯ2 及びＣＯの各分圧が１×
１０-8Ｔｏｒｒ以下の空間内で、ターゲットにプラズマ
生成のための高周波電力を印加するスパッタ法を用い
て、前記非晶質領域上に非晶質半導体層を、前記単結晶
領域上に単結晶半導体層をそれぞれ堆積し、前記単結晶
半導体層を種結晶、又は前記単結晶領域と前記単結晶半
導体層とを種結晶として単結晶固相成長させ、前記非晶
質半導体層を単結晶化することを特徴とする。
造方法は、非晶質領域と単結晶領域とが隣接して設けら
れた基体上に、Ｈ2 Ｏ、ＣＯ2 及びＣＯの各分圧が１×
１０-8Ｔｏｒｒ以下の空間内で、ターゲットにプラズマ
生成のための高周波電力を印加するスパッタ法を用い
て、前記非晶質領域上に非晶質半導体層を、前記単結晶
領域上に単結晶半導体層をそれぞれ堆積し、前記単結晶
半導体層を種結晶、又は前記単結晶領域と前記単結晶半
導体層とを種結晶として単結晶固相成長させ、前記非晶
質半導体層を単結晶化することを特徴とする。
【００４７】本発明の非晶質堆積膜の形成方法は、堆積
材料成分を含むターゲットを用い、０．１ａｔ％（原子
％）以上の水素を含む不活性ガスを放電ガスとして用い
たスパッタリング法によって、基体上に前記堆積材料を
主成分とする厚さ１０ｎｍ以下の堆積膜を形成する堆積
過程と、形成された堆積膜表面にプラズマ照射のみを行
う照射過程と、を交互に繰り返すことを特徴とする。
材料成分を含むターゲットを用い、０．１ａｔ％（原子
％）以上の水素を含む不活性ガスを放電ガスとして用い
たスパッタリング法によって、基体上に前記堆積材料を
主成分とする厚さ１０ｎｍ以下の堆積膜を形成する堆積
過程と、形成された堆積膜表面にプラズマ照射のみを行
う照射過程と、を交互に繰り返すことを特徴とする。
【００４８】
【作用】本発明の半導体基板の製造方法は、非晶質領域
と単結晶領域とが隣接して設けられた基体上に、Ｈ
2 Ｏ、ＣＯ2 及びＣＯの各分圧が１×１０-8Ｔｏｒｒ以
下の空間内で、ターゲットにプラズマ生成のための高周
波電力を印加するスパッタ法を用いて、前記非晶質領域
上に非晶質半導体層を、前記単結晶領域上に単結晶半導
体層をそれぞれ堆積することで、不純物の取り込みを抑
制して良質な単結晶半導体層を形成し、プラズマ構成物
質が含まれてランダム核発生が抑制された非晶質半導体
層を形成するものである。そして、形成された単結晶半
導体層を種結晶、又は単結晶領域と単結晶半導体層とを
種結晶として単結晶固相成長させ、非晶質半導体層を単
結晶化することで、イオンによるダメージのない大面積
の単結晶を安定形成するものである。
と単結晶領域とが隣接して設けられた基体上に、Ｈ
2 Ｏ、ＣＯ2 及びＣＯの各分圧が１×１０-8Ｔｏｒｒ以
下の空間内で、ターゲットにプラズマ生成のための高周
波電力を印加するスパッタ法を用いて、前記非晶質領域
上に非晶質半導体層を、前記単結晶領域上に単結晶半導
体層をそれぞれ堆積することで、不純物の取り込みを抑
制して良質な単結晶半導体層を形成し、プラズマ構成物
質が含まれてランダム核発生が抑制された非晶質半導体
層を形成するものである。そして、形成された単結晶半
導体層を種結晶、又は単結晶領域と単結晶半導体層とを
種結晶として単結晶固相成長させ、非晶質半導体層を単
結晶化することで、イオンによるダメージのない大面積
の単結晶を安定形成するものである。
【００４９】本発明の非晶質堆積膜の形成方法は、堆積
材料成分を含むターゲットを用い、０．１ａｔ％以上の
水素を含む不活性ガスを放電ガスとして用いた反応性ス
パッタリング法によって、基体上に前記堆積材料を主成
分とする厚さ１０ｎｍ以下の堆積膜を形成する堆積過程
と、形成された堆積膜表面にプラズマ照射のみを行う照
射過程と、を交互に繰り返すことによって、良質のアモ
ルファス膜を低コストで再現性よく形成するものであ
る。
材料成分を含むターゲットを用い、０．１ａｔ％以上の
水素を含む不活性ガスを放電ガスとして用いた反応性ス
パッタリング法によって、基体上に前記堆積材料を主成
分とする厚さ１０ｎｍ以下の堆積膜を形成する堆積過程
と、形成された堆積膜表面にプラズマ照射のみを行う照
射過程と、を交互に繰り返すことによって、良質のアモ
ルファス膜を低コストで再現性よく形成するものであ
る。
【００５０】なお、堆積過程と照射過程との切り替え
は、ターゲットバイアスを変化させることで実行するこ
とが望ましい。このような切替方法は、従来問題となっ
ていたガスの切替えや圧力変更などが全く不要となり、
良質堆積膜の安定形成を可能にする。
は、ターゲットバイアスを変化させることで実行するこ
とが望ましい。このような切替方法は、従来問題となっ
ていたガスの切替えや圧力変更などが全く不要となり、
良質堆積膜の安定形成を可能にする。
【００５１】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 〔半導体基板の製造方法の実施例〕まず、本発明の実施
態様例について説明する。図１（ａ）〜（ｃ）は本発明
の半導体基板の製造方法の一実施態様例を示す工程図で
ある。
詳細に説明する。 〔半導体基板の製造方法の実施例〕まず、本発明の実施
態様例について説明する。図１（ａ）〜（ｃ）は本発明
の半導体基板の製造方法の一実施態様例を示す工程図で
ある。
【００５２】単結晶領域１１と非晶質領域１２が共存す
る基体を用意する（図１（ａ））。これはＳｉ基板に酸
化膜を形成し、エッチングで酸化膜の窓を開けたような
ものでも、非晶質上にＳｉを堆積させた後にパターニン
グし、水素中や窒素中の熱処理でＳｉを単結晶化するよ
うなものでも良く特に限定されるものでない。
る基体を用意する（図１（ａ））。これはＳｉ基板に酸
化膜を形成し、エッチングで酸化膜の窓を開けたような
ものでも、非晶質上にＳｉを堆積させた後にパターニン
グし、水素中や窒素中の熱処理でＳｉを単結晶化するよ
うなものでも良く特に限定されるものでない。
【００５３】ついで通常の半導体プロセスで用いられる
ウエット洗浄を行い基体表面を清浄化し、最終的にはＨ
Ｆ系の洗浄で単結晶領域表面の自然酸化膜を除去した後
に図２に示す２周波励起型バイアススパッタ装置もしく
は基体側に高周波電力を投入しないバイアススパッタ装
置に導入する。
ウエット洗浄を行い基体表面を清浄化し、最終的にはＨ
Ｆ系の洗浄で単結晶領域表面の自然酸化膜を除去した後
に図２に示す２周波励起型バイアススパッタ装置もしく
は基体側に高周波電力を投入しないバイアススパッタ装
置に導入する。
【００５４】ここで、図２を用いて、２周波励起型バイ
アススパッタ装置について説明する。
アススパッタ装置について説明する。
【００５５】１１１は真空チャンバ、１１２はターゲッ
ト、１１３，１１４は基板支持具、１１５は永久磁石、
１１６は基体、１１７は１００ＭＨｚ高周波電源、１１
８は１９０ＭＨｚ高周波電源、１１９，１２０はマッチ
ング回路、１２７はターゲットの直流電位を決定するた
めの直流電源、１２８は基体の直流電位を決定するため
の直流電源、１２１，１２２はそれぞれ、ターゲット及
び基体のローパスフィルター、１２３，１２４はバンド
パスフィルター、１２５は磁気浮上型タンデムターボ、
１２６はドライポンプ、１２９は基体加熱用のＸｅラン
プをそれぞれ示す。
ト、１１３，１１４は基板支持具、１１５は永久磁石、
１１６は基体、１１７は１００ＭＨｚ高周波電源、１１
８は１９０ＭＨｚ高周波電源、１１９，１２０はマッチ
ング回路、１２７はターゲットの直流電位を決定するた
めの直流電源、１２８は基体の直流電位を決定するため
の直流電源、１２１，１２２はそれぞれ、ターゲット及
び基体のローパスフィルター、１２３，１２４はバンド
パスフィルター、１２５は磁気浮上型タンデムターボ、
１２６はドライポンプ、１２９は基体加熱用のＸｅラン
プをそれぞれ示す。
【００５６】真空チャンバー１１１は、ＳＵＳ３１６製
で、チャンバー内面は表面処理として電界複合研磨、電
解研磨を施した、表面の平滑度としてＲｍａｘ＜０．１
μｍの鏡面加工された表面に高純度酸素による不動態酸
化膜が形成されている。なお前記材料は一例であり、基
体温度が上昇したときに不純物汚染が極力抑えられるな
らば、いずれのものであっても良い。
で、チャンバー内面は表面処理として電界複合研磨、電
解研磨を施した、表面の平滑度としてＲｍａｘ＜０．１
μｍの鏡面加工された表面に高純度酸素による不動態酸
化膜が形成されている。なお前記材料は一例であり、基
体温度が上昇したときに不純物汚染が極力抑えられるな
らば、いずれのものであっても良い。
【００５７】ガス排気系はマスフローコントローラーや
フィルターも含めてすべてＳＵＳ３１６製のものに電解
研磨及び不動態酸化処理を施すなどして、チャンバー内
へのプロセスのガス導入時の不純物量を極力抑えるよう
にする。
フィルターも含めてすべてＳＵＳ３１６製のものに電解
研磨及び不動態酸化処理を施すなどして、チャンバー内
へのプロセスのガス導入時の不純物量を極力抑えるよう
にする。
【００５８】成膜の際に導入するガスはＡｒやＨｅ等の
不活性ガス単体もしくは２種以上の不活性ガスの混合ガ
ス、もしくはこれらのガスに水素を混合したもので高純
度であることが望ましい。
不活性ガス単体もしくは２種以上の不活性ガスの混合ガ
ス、もしくはこれらのガスに水素を混合したもので高純
度であることが望ましい。
【００５９】成膜の際の真空チャンバー内の圧力につい
ては、放電が起こる範囲内に保たれれば良く好ましい態
様においては１ｍＴｏｒｒ〜５０ｍＴｏｒｒの範囲とさ
れる。
ては、放電が起こる範囲内に保たれれば良く好ましい態
様においては１ｍＴｏｒｒ〜５０ｍＴｏｒｒの範囲とさ
れる。
【００６０】排気系は以下のように構成されている。１
２５は磁気浮上型のタンデムターボ分子ポンプを直列に
結合させたタンデム型ターボ分子ポンプであり、１２６
は補助ポンプとしてのドライポンプである。この排気系
はオイルフリーシステムであり、該システムは不純物汚
染がないように構成されている。なお２段目のターボ分
子ポンプは大流量型のポンプであって、プラズマ発生中
のミリトールオーダーの真空度に対しても排気速度は維
持される。
２５は磁気浮上型のタンデムターボ分子ポンプを直列に
結合させたタンデム型ターボ分子ポンプであり、１２６
は補助ポンプとしてのドライポンプである。この排気系
はオイルフリーシステムであり、該システムは不純物汚
染がないように構成されている。なお２段目のターボ分
子ポンプは大流量型のポンプであって、プラズマ発生中
のミリトールオーダーの真空度に対しても排気速度は維
持される。
【００６１】なお基体１１６の真空チャンバー１１１へ
の導入は該チャンバーに接してもうけられたロードロッ
ク室（不図示）を介して行われ、該真空チャンバー１１
１内への不純物の混入を抑えている。その結果基板温度
を３００℃にあげた後のバックグラウンド真空度として
９×１０-11 Ｔｏｒｒ程度が達成できる。
の導入は該チャンバーに接してもうけられたロードロッ
ク室（不図示）を介して行われ、該真空チャンバー１１
１内への不純物の混入を抑えている。その結果基板温度
を３００℃にあげた後のバックグラウンド真空度として
９×１０-11 Ｔｏｒｒ程度が達成できる。
【００６２】また、ターゲットには１００ＭＨｚの高周
波電源が設置されていることから高密度のプラズマの発
生が可能であるほか、基板に照射するイオンのエネルギ
ー分布を小さくすることができる。ターゲットに投入す
る高周波は上記目的のため高周波の方が好ましく、５０
ＭＨｚ以上が好ましい。
波電源が設置されていることから高密度のプラズマの発
生が可能であるほか、基板に照射するイオンのエネルギ
ー分布を小さくすることができる。ターゲットに投入す
る高周波は上記目的のため高周波の方が好ましく、５０
ＭＨｚ以上が好ましい。
【００６３】ターゲット及び基体にはローパスフィルタ
ーを介してバイアス印加のための直流電源が接続されて
いてターゲット及び基体の電位を制御できることから、 ａ）成膜速度 ｂ）基体に照射するイオンのエネルギー ｃ）プラズマ密度 などの成膜条件をそれぞれに独立に制御することが可能
である。
ーを介してバイアス印加のための直流電源が接続されて
いてターゲット及び基体の電位を制御できることから、 ａ）成膜速度 ｂ）基体に照射するイオンのエネルギー ｃ）プラズマ密度 などの成膜条件をそれぞれに独立に制御することが可能
である。
【００６４】基体が絶縁物の場合は基体の電位制御は直
流電源でなく基体に高周波電力を投入し高周波の周波数
やパワーを調整することにより、基体表面の電位を調整
し、基体に照射するイオンのエネルギーを調整すること
が可能である。基体に印加する高周波の周波数はターゲ
ットに印加する高周波の周波数よりも高いことが望まし
い。
流電源でなく基体に高周波電力を投入し高周波の周波数
やパワーを調整することにより、基体表面の電位を調整
し、基体に照射するイオンのエネルギーを調整すること
が可能である。基体に印加する高周波の周波数はターゲ
ットに印加する高周波の周波数よりも高いことが望まし
い。
【００６５】本装置において成膜する直前に、好ましく
は基板にイオンを照射し表面吸着層を除去することが好
ましい。このときの照射エネルギーは導入ガスがＡｒで
基板がＳｉの場合、基板に照射されるＡｒイオン１個の
持つエネルギーを４０ｅＶ以下とすることが好ましい。
なおこの４０ｅＶという値は、ＡｒによるＳｉのスパッ
タリングの起こるしきい値に相当し基板表面にダメージ
を与えないイオン照射エネルギーの上限である。
は基板にイオンを照射し表面吸着層を除去することが好
ましい。このときの照射エネルギーは導入ガスがＡｒで
基板がＳｉの場合、基板に照射されるＡｒイオン１個の
持つエネルギーを４０ｅＶ以下とすることが好ましい。
なおこの４０ｅＶという値は、ＡｒによるＳｉのスパッ
タリングの起こるしきい値に相当し基板表面にダメージ
を与えないイオン照射エネルギーの上限である。
【００６６】その後、単結晶領域には単結晶半導体層
を、非晶質領域上には非晶質半導体層をスパッタ成膜に
より形成する。このとき基板温度は２５０℃以上４００
℃以下が好ましい。基板温度を２５０℃以下とすると堆
積構成原子のエネルギー不足から単結晶領域上の半導体
層には数多くの欠陥が導入され、一方基板温度を４００
℃以上にあげると逆に堆積構成原子のエネルギーが多く
非晶質上には非晶質半導体層が形成されず多結晶半導体
層が形成されてしまう場合がある。従ってこの後の固相
成長過程で、前者では欠陥の多い単結晶Ｓｉが横方向に
固相成長し良質のＳＯＩ基板は得られず、一方後者では
すでに全堆積物が結晶化してしまい固相成長させること
ができず、目的とする非晶質上の単結晶構造は得られな
い。
を、非晶質領域上には非晶質半導体層をスパッタ成膜に
より形成する。このとき基板温度は２５０℃以上４００
℃以下が好ましい。基板温度を２５０℃以下とすると堆
積構成原子のエネルギー不足から単結晶領域上の半導体
層には数多くの欠陥が導入され、一方基板温度を４００
℃以上にあげると逆に堆積構成原子のエネルギーが多く
非晶質上には非晶質半導体層が形成されず多結晶半導体
層が形成されてしまう場合がある。従ってこの後の固相
成長過程で、前者では欠陥の多い単結晶Ｓｉが横方向に
固相成長し良質のＳＯＩ基板は得られず、一方後者では
すでに全堆積物が結晶化してしまい固相成長させること
ができず、目的とする非晶質上の単結晶構造は得られな
い。
【００６７】上記設定温度内でＨ2 Ｏ、ＣＯ、ＣＯ2 分
圧をそれぞれ１×１０-8Ｔｏｒｒ以下としスパッタ成膜
を行う。これ以上の分圧であると形成される膜中に不純
物が多く取り込まれ、単結晶成長が損なわれる。
圧をそれぞれ１×１０-8Ｔｏｒｒ以下としスパッタ成膜
を行う。これ以上の分圧であると形成される膜中に不純
物が多く取り込まれ、単結晶成長が損なわれる。
【００６８】この分圧以下の環境下で基板に照射するイ
オンのエネルギーを調整して成膜することにより、単結
晶領域１１上には単結晶半導体層１３を、非晶質層１２
上には非晶質半導体層１４を成膜することができる（図
１（ｂ））。この成膜時のＨ2 Ｏ、ＣＯ、ＣＯ2 分圧が
それぞれ１×１０-8Ｔｏｒｒ以上であると、単結晶領域
上に良質の単結晶半導体層を形成することはできない。
オンのエネルギーを調整して成膜することにより、単結
晶領域１１上には単結晶半導体層１３を、非晶質層１２
上には非晶質半導体層１４を成膜することができる（図
１（ｂ））。この成膜時のＨ2 Ｏ、ＣＯ、ＣＯ2 分圧が
それぞれ１×１０-8Ｔｏｒｒ以上であると、単結晶領域
上に良質の単結晶半導体層を形成することはできない。
【００６９】このようにして作成した膜の特徴として、
．単結晶層と非晶質層界面は堆積で形成されたもので
あり、自然酸化膜等の介在物がない、．非晶質層はイ
オン注入で形成されたものでないので、ダメージがな
く、また下地非晶質領域へのダメージもない、．成膜
前に行う基板表面イオン照射により吸着物質を取り除け
るために、ｒａｎｄｏｍ核発生が抑えられる、があげら
れる。
．単結晶層と非晶質層界面は堆積で形成されたもので
あり、自然酸化膜等の介在物がない、．非晶質層はイ
オン注入で形成されたものでないので、ダメージがな
く、また下地非晶質領域へのダメージもない、．成膜
前に行う基板表面イオン照射により吸着物質を取り除け
るために、ｒａｎｄｏｍ核発生が抑えられる、があげら
れる。
【００７０】このためついで行われる、６００℃程度以
上の熱処理を行うことにより、前記成膜してできた単結
晶層１３から前記成膜して形成した非晶質半導体層への
固相成長距離を大きくとること及び低欠陥の固相成長結
晶を形成することが可能となり、前記非晶質領域１２上
の単結晶半導体層１５形成が大面積で可能となる（図１
（ｃ））。
上の熱処理を行うことにより、前記成膜してできた単結
晶層１３から前記成膜して形成した非晶質半導体層への
固相成長距離を大きくとること及び低欠陥の固相成長結
晶を形成することが可能となり、前記非晶質領域１２上
の単結晶半導体層１５形成が大面積で可能となる（図１
（ｃ））。
【００７１】次に本発明の実施例を説明する。 （実施例１）Ｐ型（１００）Ｓｉ基板３０上に約１００
０オングストロームの熱酸化膜３１を形成する（図３
（ａ））。熱酸化膜形成条件は下記の通りである。
０オングストロームの熱酸化膜３１を形成する（図３
（ａ））。熱酸化膜形成条件は下記の通りである。
【００７２】〈熱酸化膜形成条件〉 温度…１０００℃ ガス…Ｈ2 ：Ｏ2 ＝２１：４１ 時間…１９分 酸化膜膜厚…１０００オングストローム ついで通常の半導体プロセスのフォトリソグラフィ工程
により、レジストを塗布、露光、現像し、バッファード
弗酸（ＮＨ4 Ｆ…３６．２％、ＨＦ…４．４６％）によ
って酸化膜をエッチングし、（１１０）方向に２μｍ幅
の線状のパターンを形成した（図３（ｂ））。
により、レジストを塗布、露光、現像し、バッファード
弗酸（ＮＨ4 Ｆ…３６．２％、ＨＦ…４．４６％）によ
って酸化膜をエッチングし、（１１０）方向に２μｍ幅
の線状のパターンを形成した（図３（ｂ））。
【００７３】ついでレジスト剥離後通常のウエット洗浄
工程後、前記バイアススパッター装置に投入しバイアス
スパッター法（ＢＳ法）により、Ｓｉ基板上には単結晶
Ｓｉエピタキシャル層３２を、Ｓｉ酸化膜上には非晶質
Ｓｉ層３３を０．２ミクロン低温成長させた（図３
（ｃ））。堆積条件は、以下のとおりである。
工程後、前記バイアススパッター装置に投入しバイアス
スパッター法（ＢＳ法）により、Ｓｉ基板上には単結晶
Ｓｉエピタキシャル層３２を、Ｓｉ酸化膜上には非晶質
Ｓｉ層３３を０．２ミクロン低温成長させた（図３
（ｃ））。堆積条件は、以下のとおりである。
【００７４】〈表面クリーニング条件〉 基板温度：３４０℃ 雰囲気：Ａｒ 圧力：１５ｍＴｏｒｒ 基板電位：１０Ｖ ターゲット電位：−５Ｖ 高周波電力：５Ｗ ＲＦ周波数：１００ＭＨｚ 〈堆積条件〉 ＲＦ周波数：１００ＭＨｚ 高周波電力：１００Ｗ 温度：３４０℃ Ａｒガス圧力：１５ｍＴｏｒｒ 成長時間：１５ｍｉｎ 膜厚：０．２μｍ ターゲット直流電位：−１５０Ｖ 基板直流電位：＋２０Ｖ 成膜空間内の真空度は基板温度３４０℃で１×１０-9Ｔ
ｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 、ＣＯ分圧はそれ
ぞれ１×１０-9Ｔｏｒｒ以下であり、成膜時及び表面ク
リーニング時のプラズマポテンシャルは通常のラングミ
ュアプローブ法により測定したところ、それぞれ４０
Ｖ、１８Ｖであって、基板に照射するイオンエネルギー
はそれぞれ２０ｅＶ、８ｅＶである。その後６２０℃，
３０時間の熱処理を行うことにより、固相成長距離１０
μｍの良質な単結晶Ｓｉ層３４が非晶質絶縁層である酸
化膜上に形成できた（図３（ｄ））。 （実施例２）Ｐ型（１００）Ｓｉ基板４０上に約１μｍ
の熱酸化膜４１を形成する（図４（ａ））。熱酸化膜形
成条件は下記の通りである。
ｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 、ＣＯ分圧はそれ
ぞれ１×１０-9Ｔｏｒｒ以下であり、成膜時及び表面ク
リーニング時のプラズマポテンシャルは通常のラングミ
ュアプローブ法により測定したところ、それぞれ４０
Ｖ、１８Ｖであって、基板に照射するイオンエネルギー
はそれぞれ２０ｅＶ、８ｅＶである。その後６２０℃，
３０時間の熱処理を行うことにより、固相成長距離１０
μｍの良質な単結晶Ｓｉ層３４が非晶質絶縁層である酸
化膜上に形成できた（図３（ｄ））。 （実施例２）Ｐ型（１００）Ｓｉ基板４０上に約１μｍ
の熱酸化膜４１を形成する（図４（ａ））。熱酸化膜形
成条件は下記の通りである。
【００７５】〈熱酸化膜形成条件〉 温度…１０００℃ ガス…Ｈ2 ：Ｏ2 ＝６１：４１ 時間…３３０分 酸化膜膜厚…１μｍ 次に減圧ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ）法により非晶質Ｓｉを１０００オン
グストローム堆積させた。堆積条件は以下の通りであ
る。
ｐｏｓｉｔｉｏｎ）法により非晶質Ｓｉを１０００オン
グストローム堆積させた。堆積条件は以下の通りであ
る。
【００７６】 基板温度…５５０℃ ガス…ＳｉＨ4 圧力…０．３Ｔｏｒｒ 時間…５５分 膜厚…１０００オングストローム ついで通常の半導体プロセスのフォトリソグラフィ工程
により、レジストを塗布、露光、現像し、ＲＩＥ（ｒｅ
ａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）装置により
０．８μｍ角にそれぞれの距離を１０μｍ間隔でマトリ
クス状に非晶質半導体層４２をパターニングした（図４
（ｂ））。
により、レジストを塗布、露光、現像し、ＲＩＥ（ｒｅ
ａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）装置により
０．８μｍ角にそれぞれの距離を１０μｍ間隔でマトリ
クス状に非晶質半導体層４２をパターニングした（図４
（ｂ））。
【００７７】レジストを剥離後通常のウエット洗浄工程
後、水素雰囲気中、８０Ｔｏｒｒの減圧下で、１０００
℃、１０ｍｉｎの熱処理により、非晶質Ｓｉ４２を単結
晶化させた。結晶方位は面に垂直な方向ではおもに（１
１１）である。
後、水素雰囲気中、８０Ｔｏｒｒの減圧下で、１０００
℃、１０ｍｉｎの熱処理により、非晶質Ｓｉ４２を単結
晶化させた。結晶方位は面に垂直な方向ではおもに（１
１１）である。
【００７８】ついで通常のウエット洗浄工程後、前記バ
イアススパッター装置に投入しバイアススパッター法に
より、Ｓｉ基板上には単結晶Ｓｉエピタキシャル層４３
をＳｉ酸化膜上には非晶質Ｓｉ層４４を０．２ミクロン
低温成長させた（図４（ｃ））。堆積条件は、以下のと
おりである。
イアススパッター装置に投入しバイアススパッター法に
より、Ｓｉ基板上には単結晶Ｓｉエピタキシャル層４３
をＳｉ酸化膜上には非晶質Ｓｉ層４４を０．２ミクロン
低温成長させた（図４（ｃ））。堆積条件は、以下のと
おりである。
【００７９】〈表面クリーニング条件〉 基板温度：３００℃ 雰囲気：Ａｒ／Ｈ2 ＝９：１ 圧力：１５ｍＴｏｒｒ 基板電位：１０Ｖ ターゲット電位：−５Ｖ 高周波電力：５Ｗ ＲＦ周波数：１００ＭＨｚ 〈堆積条件〉 ＲＦ周波数：１００ＭＨｚ 高周波電力：１００Ｗ 温度：３００℃ 雰囲気：Ａｒ／Ｈ2 ＝９：１ 圧力：１５ｍＴｏｒｒ 成長時間：１５ｍｉｎ 膜厚：０．２μｍ ターゲット直流電位：−１５０Ｖ 基板直流電位：＋３Ｖ 成膜空間内の真空度は基板温度３００℃で７×１０-10
Ｔｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 、ＣＯ分圧はそ
れぞれ７×１０-10 Ｔｏｒｒ以下であり、成膜時及び表
面クリーニング時のプラズマポテンシャルは通常のラン
グミュアプローブ法により測定したところ、それぞれ２
６Ｖ、１９Ｖであって、基板に照射するイオンエネルギ
ーはそれぞれ２３ｅＶ、９ｅＶである。
Ｔｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 、ＣＯ分圧はそ
れぞれ７×１０-10 Ｔｏｒｒ以下であり、成膜時及び表
面クリーニング時のプラズマポテンシャルは通常のラン
グミュアプローブ法により測定したところ、それぞれ２
６Ｖ、１９Ｖであって、基板に照射するイオンエネルギ
ーはそれぞれ２３ｅＶ、９ｅＶである。
【００８０】その後６２０℃，３０時間の熱処理を行う
ことにより、固相成長距離１０μｍの良質な単結晶Ｓｉ
層４６が非晶質絶縁層である酸化膜上に形成できた（図
４（ｄ））。 （実施例３）石英基板上に減圧ＣＶＤ（ｃｈｅｍｉｃａ
ｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により非晶
質Ｓｉを１０００オングストローム堆積させた。堆積条
件は以下の通りである。
ことにより、固相成長距離１０μｍの良質な単結晶Ｓｉ
層４６が非晶質絶縁層である酸化膜上に形成できた（図
４（ｄ））。 （実施例３）石英基板上に減圧ＣＶＤ（ｃｈｅｍｉｃａ
ｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により非晶
質Ｓｉを１０００オングストローム堆積させた。堆積条
件は以下の通りである。
【００８１】 基板温度…５５０℃ ガス…ＳｉＨ4 圧力…０．３Ｔｏｒｒ 時間…５５分 膜厚…１０００オングストローム ついで通常の半導体プロセスのフォトリソグラフィ工程
により、レジストを塗布、露光、現象し、ＲＩＥ（ｒｅ
ａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）装置により
０．８μｍ角にそれぞれの距離を１０μｍ間隔でマトリ
クス状に非晶質半導体層をパターニングした。レジスト
を剥離後通常のウエット洗浄工程後、水素雰囲気中、８
０Ｔｏｒｒの減圧下で、１０００℃、１０ｍｉｎの熱処
理により、非晶質Ｓｉを単結晶化させた。結晶方位は面
に垂直な方向ではおもに（１１１）である。ついで通常
のウエット洗浄工程後、前記バイアススパッター装置に
投入しバイアススパッター法により、Ｓｉ基板上には単
結晶Ｓｉエピタキシャル層をＳｉ酸化膜上には非晶質Ｓ
ｉ層を０．２ミクロン低温成長させた。このとき基板電
位は基板が絶縁体であるため直流電源では設定できない
ため、基板には高周波を投入し基板表面の電位を調整し
た。堆積条件は、以下のとおりである。
により、レジストを塗布、露光、現象し、ＲＩＥ（ｒｅ
ａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）装置により
０．８μｍ角にそれぞれの距離を１０μｍ間隔でマトリ
クス状に非晶質半導体層をパターニングした。レジスト
を剥離後通常のウエット洗浄工程後、水素雰囲気中、８
０Ｔｏｒｒの減圧下で、１０００℃、１０ｍｉｎの熱処
理により、非晶質Ｓｉを単結晶化させた。結晶方位は面
に垂直な方向ではおもに（１１１）である。ついで通常
のウエット洗浄工程後、前記バイアススパッター装置に
投入しバイアススパッター法により、Ｓｉ基板上には単
結晶Ｓｉエピタキシャル層をＳｉ酸化膜上には非晶質Ｓ
ｉ層を０．２ミクロン低温成長させた。このとき基板電
位は基板が絶縁体であるため直流電源では設定できない
ため、基板には高周波を投入し基板表面の電位を調整し
た。堆積条件は、以下のとおりである。
【００８２】〈表面クリーニング条件〉 基板温度：２７０℃ 雰囲気：Ａｒ／Ｘｅ＝１：１ 圧力：１５ｍＴｏｒｒ ターゲット電位：−５Ｖ ターゲット側高周波電力：５Ｗ ターゲット側ＲＦ周波数：１００ＭＨｚ 基板側高周波電力：５Ｗ 基板側高周波数：１９６ＭＨｚ 〈堆積条件〉 ターゲット側ＲＦ周波数：１００ＭＨｚ ターゲット側高周波電力：１００Ｗ 温度：２７０℃ 雰囲気：Ａｒ／Ｘｅ＝１：１ 圧力：１５ｍＴｏｒｒ 成長時間：１５ｍｉｎ 膜厚：０．２μｍ ターゲット直流電位：−１５０Ｖ 基板側高周波周波数：１９６ＭＨｚ 基板側高周波電力：２０Ｗ 成膜空間内の真空度は基板温度２７０℃で５×１０-10
Ｔｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 ，ＣＯ分圧はそ
れぞれ５×１０-10 Ｔｏｒｒ以下であり、成膜時及び表
面クリーニング時のプラズマポテンシャルは通常のラン
グミュアプローブ法により測定したところ、それぞれ２
０Ｖ、１５Ｖであって、一方基板のｐｏｔｅｎｔｉａｌ
はそれぞれ−３Ｖ、３Ｖであり、基板に照射するイオン
エネルギーはそれぞれ２３ｅＶ、１２ｅＶである。その
後６２０℃，３０時間の熱処理を行うことにより、固相
成長距離１０μｍの良質な単結晶Ｓｉ層が非晶質絶縁層
である酸化膜上に形成できた。 （実施例４）Ｐ型（１００）Ｓｉ基板上に約１０００オ
ングストロームの熱酸化膜を形成する。熱酸化膜形成条
件は下記の通りである。 熱酸化膜形成条件 温度…１０００℃ ガス…Ｈ2 ：Ｏ2 ＝２１：４１ 時間…１９分 酸化膜膜厚…１０００オングストローム ついで通常の半導体プロセスのフォトリソグラフィ工程
により、レジストを塗布、露光、現像し、バッファード
弗酸（ＮＨ4 Ｆ…３６．２％、ＨＦ…４．４６％）によ
って酸化膜をエッチングし、（１１０）方向に２μｍ幅
の線状のパターンを形成した。ついでレジスト剥離後通
常のウエット洗浄工程後、前記バイアススパッター装置
に投入しバイアススパッター法により、ＳｉＧｅ−ｔａ
ｒｇｅｔを用いて、ＳｉＧｅ半導体層をＳｉ基板上には
単結晶Ｓｉエピタキシャル層をＳｉ酸化膜上には非晶質
ＳｉＧｅ層を０．２ミクロン低温成長させた。堆積条件
は、以下のとおりである。
Ｔｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 ，ＣＯ分圧はそ
れぞれ５×１０-10 Ｔｏｒｒ以下であり、成膜時及び表
面クリーニング時のプラズマポテンシャルは通常のラン
グミュアプローブ法により測定したところ、それぞれ２
０Ｖ、１５Ｖであって、一方基板のｐｏｔｅｎｔｉａｌ
はそれぞれ−３Ｖ、３Ｖであり、基板に照射するイオン
エネルギーはそれぞれ２３ｅＶ、１２ｅＶである。その
後６２０℃，３０時間の熱処理を行うことにより、固相
成長距離１０μｍの良質な単結晶Ｓｉ層が非晶質絶縁層
である酸化膜上に形成できた。 （実施例４）Ｐ型（１００）Ｓｉ基板上に約１０００オ
ングストロームの熱酸化膜を形成する。熱酸化膜形成条
件は下記の通りである。 熱酸化膜形成条件 温度…１０００℃ ガス…Ｈ2 ：Ｏ2 ＝２１：４１ 時間…１９分 酸化膜膜厚…１０００オングストローム ついで通常の半導体プロセスのフォトリソグラフィ工程
により、レジストを塗布、露光、現像し、バッファード
弗酸（ＮＨ4 Ｆ…３６．２％、ＨＦ…４．４６％）によ
って酸化膜をエッチングし、（１１０）方向に２μｍ幅
の線状のパターンを形成した。ついでレジスト剥離後通
常のウエット洗浄工程後、前記バイアススパッター装置
に投入しバイアススパッター法により、ＳｉＧｅ−ｔａ
ｒｇｅｔを用いて、ＳｉＧｅ半導体層をＳｉ基板上には
単結晶Ｓｉエピタキシャル層をＳｉ酸化膜上には非晶質
ＳｉＧｅ層を０．２ミクロン低温成長させた。堆積条件
は、以下のとおりである。
【００８３】〈表面クリーニング条件〉 基板温度…３４０℃ 雰囲気…Ａｒ＋Ｘｅ（１：１） 圧力…１５ｍＴｏｒｒ 基板電位：５Ｖ ターゲット電位：−５Ｖ 高周波電力：５Ｗ ＲＦ周波数：１００ＭＨｚ 〈堆積条件〉 ＲＦ周波数：１００ＭＨｚ 高周波電力：１００Ｗ 温度：３４０℃ Ａｒ＋Ｘｅ（１：１）ガス圧力：１５ｍＴｏｒｒ 成長時間：１５ｍｉｎ 膜厚：０．２μｍ ターゲット直流電位：−１５０Ｖ 基板直流電位：＋１３Ｖ 成膜空間内の真空度は基板温度３４０℃で１×１０-9Ｔ
ｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 、ＣＯ分圧はそれ
ぞれ１×１０-9Ｔｏｒｒ以下であり、成膜時及び表面ク
リーニング時のプラズマポテンシャルは通常のラングミ
ュアプローブ法により測定したところ、それぞれ３６
Ｖ、１５Ｖであって、基板に照射するイオンエネルギー
はそれぞれ２３ｅＶ、１０ｅＶである。その後６２０
℃，３０時間の熱処理を行うことにより、固相成長距離
１０μｍの良質な単結晶ＳｉＧｅ層が非晶質絶縁層であ
る酸化膜上に形成できた。 〔非晶質堆積膜の形成方法〕本発明の概略をまず説明す
る。装置の個別の具体例を限定することは本発明の目的
ではないが、スパッタリング法の一種であるため堆積す
る材料を主成分とするターゲットとａ−Ｓｉをその表面
に堆積する基体を真空チャンバーの内部に設置する必要
がある。その形態は必ずしも従来のスパッタリング法で
良く見られる平行平板型の配置である必要はないが、一
形態としては例えば図８のような構成でも良い。
ｏｒｒ、ガス導入時のＨ2 Ｏ、ＣＯ2 、ＣＯ分圧はそれ
ぞれ１×１０-9Ｔｏｒｒ以下であり、成膜時及び表面ク
リーニング時のプラズマポテンシャルは通常のラングミ
ュアプローブ法により測定したところ、それぞれ３６
Ｖ、１５Ｖであって、基板に照射するイオンエネルギー
はそれぞれ２３ｅＶ、１０ｅＶである。その後６２０
℃，３０時間の熱処理を行うことにより、固相成長距離
１０μｍの良質な単結晶ＳｉＧｅ層が非晶質絶縁層であ
る酸化膜上に形成できた。 〔非晶質堆積膜の形成方法〕本発明の概略をまず説明す
る。装置の個別の具体例を限定することは本発明の目的
ではないが、スパッタリング法の一種であるため堆積す
る材料を主成分とするターゲットとａ−Ｓｉをその表面
に堆積する基体を真空チャンバーの内部に設置する必要
がある。その形態は必ずしも従来のスパッタリング法で
良く見られる平行平板型の配置である必要はないが、一
形態としては例えば図８のような構成でも良い。
【００８４】チャンバーは真空ポンプによりガスを流さ
ない状態で少なくとも１０-5Ｔｏｒｒ程度以下望ましく
は１０-7Ｔｏｒｒ以下に排気する。そしてＡｒガスを水
素ガスと共にチャンバー内に導入する。もちろんＡｒと
水素を別々の経路でチャンバー内に導き、チャンバーの
なかで両者を混合しても良い。Ａｒに対する水素の比率
は０．１ａｔ％以上必要である。水素を全く含まない場
合はａ−Ｓｉの光電特性が不十分であるためイメージセ
ンサーや太陽電池のような通常の応用には不向きであ
る。
ない状態で少なくとも１０-5Ｔｏｒｒ程度以下望ましく
は１０-7Ｔｏｒｒ以下に排気する。そしてＡｒガスを水
素ガスと共にチャンバー内に導入する。もちろんＡｒと
水素を別々の経路でチャンバー内に導き、チャンバーの
なかで両者を混合しても良い。Ａｒに対する水素の比率
は０．１ａｔ％以上必要である。水素を全く含まない場
合はａ−Ｓｉの光電特性が不十分であるためイメージセ
ンサーや太陽電池のような通常の応用には不向きであ
る。
【００８５】ターゲットは堆積するＳｉ等の材料で出来
ておりＡｒ等の不活性ガスのプラズマにさらされる。プ
ラズマはターゲットまたはターゲットホルダーに印加す
る高周波により発生させる事が出来る。ただしプラズマ
の発生方法は必ずしも図８のような容量結合方式でなく
ても良い。例えばコイルを用いこのコイルに高周波を印
加する誘導結合方式を用いても良い。このような場合に
はプラズマに対するターゲットの位置を接近させる必要
がある。膜堆積に際してはプラズマ中に発生するイオン
がターゲットの自己バイアスまたは外部から低周波透過
フィルターを介して印加されるターゲットバイアスによ
り加速されターゲットにぶつかってターゲット材料をは
じき出す。ターゲットバイアスは上記のような外部から
の印加により高周波の投入電力とある程度独立に制御出
来る利点があり、特に堆積速度の向上の効果が大きいだ
けでなく、逆にバイアスを小さくすることによりプラズ
マを直接的に変化させる事なく膜堆積速度を実質上ゼロ
にすることも出来る。
ておりＡｒ等の不活性ガスのプラズマにさらされる。プ
ラズマはターゲットまたはターゲットホルダーに印加す
る高周波により発生させる事が出来る。ただしプラズマ
の発生方法は必ずしも図８のような容量結合方式でなく
ても良い。例えばコイルを用いこのコイルに高周波を印
加する誘導結合方式を用いても良い。このような場合に
はプラズマに対するターゲットの位置を接近させる必要
がある。膜堆積に際してはプラズマ中に発生するイオン
がターゲットの自己バイアスまたは外部から低周波透過
フィルターを介して印加されるターゲットバイアスによ
り加速されターゲットにぶつかってターゲット材料をは
じき出す。ターゲットバイアスは上記のような外部から
の印加により高周波の投入電力とある程度独立に制御出
来る利点があり、特に堆積速度の向上の効果が大きいだ
けでなく、逆にバイアスを小さくすることによりプラズ
マを直接的に変化させる事なく膜堆積速度を実質上ゼロ
にすることも出来る。
【００８６】プラズマから来るイオンによりターゲット
からたたき出されたターゲット材料はチャンバー内に設
置された基体表面に飛来し、基体上に堆積する。堆積に
際しては基体に直流または高周波バイアスを印加して堆
積表面に入射するイオンのエネルギーを最適に制御す
る。この際放電ガス中に混ぜてある水素の少なくとも一
部が反応し堆積膜中に取り込まれる。基体上に飛来した
材料は基体の結晶性、温度、基体バイアス、雰囲気ガ
ス、基体表面状態などを適当に選択することによりアモ
ルファス化して基体上に堆積する。
からたたき出されたターゲット材料はチャンバー内に設
置された基体表面に飛来し、基体上に堆積する。堆積に
際しては基体に直流または高周波バイアスを印加して堆
積表面に入射するイオンのエネルギーを最適に制御す
る。この際放電ガス中に混ぜてある水素の少なくとも一
部が反応し堆積膜中に取り込まれる。基体上に飛来した
材料は基体の結晶性、温度、基体バイアス、雰囲気ガ
ス、基体表面状態などを適当に選択することによりアモ
ルファス化して基体上に堆積する。
【００８７】本発明の最も重要な点は１０ｎｍ以下の膜
堆積を行なうステップと膜堆積は行なわず膜表面にプラ
ズマ照射のみを行なうステップとを交互に繰り返すとい
う事である。膜堆積のステップとプラズマ照射のみのス
テップとの切り替えはターゲットバイアスの切り替えに
より行なうのが最も簡単で制御しやすい方法である。
堆積を行なうステップと膜堆積は行なわず膜表面にプラ
ズマ照射のみを行なうステップとを交互に繰り返すとい
う事である。膜堆積のステップとプラズマ照射のみのス
テップとの切り替えはターゲットバイアスの切り替えに
より行なうのが最も簡単で制御しやすい方法である。
【００８８】通常のスパッタリングに用いられる堆積条
件の付近ではターゲットバイアスを数１０Ｖ以上に設定
すれば膜堆積が可能である。またターゲットバイアスを
１０Ｖ以下に設定すれば膜堆積は起きない。この場合膜
堆積は起きずに基体へのプラズマ照射のみを実現するこ
とが可能となる。ただし厳密にはプラズマポテンシャル
の値やシース領域でのイオンの散乱、ターゲットからた
たき出された原子が基板へ達するまでの散乱等が影響す
るのでターゲットバイアスの数値のみで条件を一般的に
表わすことは出来ない。
件の付近ではターゲットバイアスを数１０Ｖ以上に設定
すれば膜堆積が可能である。またターゲットバイアスを
１０Ｖ以下に設定すれば膜堆積は起きない。この場合膜
堆積は起きずに基体へのプラズマ照射のみを実現するこ
とが可能となる。ただし厳密にはプラズマポテンシャル
の値やシース領域でのイオンの散乱、ターゲットからた
たき出された原子が基板へ達するまでの散乱等が影響す
るのでターゲットバイアスの数値のみで条件を一般的に
表わすことは出来ない。
【００８９】膜堆積のステップとプラズマ照射のみのス
テップとを交互に切り替える方法としてはこのほかター
ゲット表面の近くにシャッターを設けこれにより切り替
えを行なう方法や放電圧力を制御する方法などが可能で
ある。
テップとを交互に切り替える方法としてはこのほかター
ゲット表面の近くにシャッターを設けこれにより切り替
えを行なう方法や放電圧力を制御する方法などが可能で
ある。
【００９０】例えば図８の様な装置を用い、成膜チャン
バーを真空に排気しつつＡｒガスと水素ガスの混合気を
チャンバー内に流して圧力を数ｍＴｏｒｒから数１０ｍ
Ｔｏｒｒに制御しながらターゲットバイアスを例えば−
１５０Ｖにすると基板上に膜堆積が起きる。例えば膜堆
積速度が１オングストローム／ｓｅｃ．であれば数１０
秒間ターゲットバイアスを−１５０Ｖに設定する事によ
り数十オングストロームの膜が１ステップの堆積ステッ
プにより堆積する。
バーを真空に排気しつつＡｒガスと水素ガスの混合気を
チャンバー内に流して圧力を数ｍＴｏｒｒから数１０ｍ
Ｔｏｒｒに制御しながらターゲットバイアスを例えば−
１５０Ｖにすると基板上に膜堆積が起きる。例えば膜堆
積速度が１オングストローム／ｓｅｃ．であれば数１０
秒間ターゲットバイアスを−１５０Ｖに設定する事によ
り数十オングストロームの膜が１ステップの堆積ステッ
プにより堆積する。
【００９１】その後ターゲットバイアスを例えば−５Ｖ
にすると膜の堆積は起らずプラズマ照射だけが可能であ
る。このようにターゲットバイアスの制御のみで膜堆積
ステップとプラズマ照射ステップとを切り替えることが
出来ることが本発明の大きな利点の一つである。この切
り替えに際してはガスの切り替えや圧力の変化などは全
く不要である。ただ単に電圧の切り替えだけを行なえば
良いのであるから極めて高速での切り替えが可能であ
る。
にすると膜の堆積は起らずプラズマ照射だけが可能であ
る。このようにターゲットバイアスの制御のみで膜堆積
ステップとプラズマ照射ステップとを切り替えることが
出来ることが本発明の大きな利点の一つである。この切
り替えに際してはガスの切り替えや圧力の変化などは全
く不要である。ただ単に電圧の切り替えだけを行なえば
良いのであるから極めて高速での切り替えが可能であ
る。
【００９２】図５はターゲットバイアスの切り替えによ
り堆積速度を制御する様子を図式的に表わしたものであ
る。ターゲットバイアスを時間ｔ1 のあいだ膜堆積をす
るのに充分な大きさＶt1に設定する。すると時間ｔ1 の
間膜が基体上に堆積する。次に時間ｔ2 の間ターゲット
バイアスをターゲットのスパッターを抑えるに充分な程
度に小さい値Ｖt2に設定する。すると膜堆積は起らず膜
表面へのプラズマ照射だけが起る。これはＡｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ第５９巻第９号
第１０９６ページ（１９９１年）等に見られるような反
応ガスの切り替えを用いたプラズマＣＶＤ法等では切り
替えの応答速度が低いガス切り替えを行なう限り不可能
なことである。
り堆積速度を制御する様子を図式的に表わしたものであ
る。ターゲットバイアスを時間ｔ1 のあいだ膜堆積をす
るのに充分な大きさＶt1に設定する。すると時間ｔ1 の
間膜が基体上に堆積する。次に時間ｔ2 の間ターゲット
バイアスをターゲットのスパッターを抑えるに充分な程
度に小さい値Ｖt2に設定する。すると膜堆積は起らず膜
表面へのプラズマ照射だけが起る。これはＡｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ第５９巻第９号
第１０９６ページ（１９９１年）等に見られるような反
応ガスの切り替えを用いたプラズマＣＶＤ法等では切り
替えの応答速度が低いガス切り替えを行なう限り不可能
なことである。
【００９３】また従来ａ−Ｓｉの堆積に利用されてきた
周波数の低い反応性ＲＦスパッタリングではターゲット
バイアスの制御をしないのでやはり不可能なことであ
る。また仮に従来のスパッタリングでターゲットバイア
ス制御を行なってもプラズマ中のイオンのエネルギー分
布が図７の様に広いのでどうしても高エネルギーのイオ
ンがターゲットに飛び込んでくるのを完全に防ぐのは困
難である。したがって堆積は完全に防止しながらプラズ
マ照射のみを行なうことは従来のいずれの方法でも非常
に困難なことであった。本発明により初めてこのような
事が可能になる。しかもプラズマ照射の際に従来避けて
通れなかった堆積膜や基体のイオンによる損傷も本発明
により膜への入射イオンエネルギーの精密な制御により
回避出来るのである。
周波数の低い反応性ＲＦスパッタリングではターゲット
バイアスの制御をしないのでやはり不可能なことであ
る。また仮に従来のスパッタリングでターゲットバイア
ス制御を行なってもプラズマ中のイオンのエネルギー分
布が図７の様に広いのでどうしても高エネルギーのイオ
ンがターゲットに飛び込んでくるのを完全に防ぐのは困
難である。したがって堆積は完全に防止しながらプラズ
マ照射のみを行なうことは従来のいずれの方法でも非常
に困難なことであった。本発明により初めてこのような
事が可能になる。しかもプラズマ照射の際に従来避けて
通れなかった堆積膜や基体のイオンによる損傷も本発明
により膜への入射イオンエネルギーの精密な制御により
回避出来るのである。
【００９４】プラズマ照射の間にはプラズマ中のＡｒ+
イオン等の不活性ガスイオンやＨ+イオンあるいは水素
原子や励起状態の不活性ガス原子等が膜表面に供給され
る。詳細なメカニズムは不明だがｔ1 で堆積した膜厚ｄ
の膜はｔ2 の間にプラズマ照射を受けて構造緩和が起り
構造欠陥の少ない膜になっていると考えられる。基体温
度を高くするとこれらの活性種やイオンは膜の中へ拡散
しやすくなり、構造欠陥を減らすのにより効果がある。
また膜表面に飛び込むイオンのエネルギーは基板バイア
スを制御することにより自由に変える事が出来る。イオ
ンの持つエネルギーを利用してイオンダメージが起きな
い範囲で膜の欠陥除去を行なえる。
イオン等の不活性ガスイオンやＨ+イオンあるいは水素
原子や励起状態の不活性ガス原子等が膜表面に供給され
る。詳細なメカニズムは不明だがｔ1 で堆積した膜厚ｄ
の膜はｔ2 の間にプラズマ照射を受けて構造緩和が起り
構造欠陥の少ない膜になっていると考えられる。基体温
度を高くするとこれらの活性種やイオンは膜の中へ拡散
しやすくなり、構造欠陥を減らすのにより効果がある。
また膜表面に飛び込むイオンのエネルギーは基板バイア
スを制御することにより自由に変える事が出来る。イオ
ンの持つエネルギーを利用してイオンダメージが起きな
い範囲で膜の欠陥除去を行なえる。
【００９５】ｔ1 の間に膜堆積を行ない数ｎｍの厚さの
アモルファス構造のネットワークが形成された後にプラ
ズマ照射を行なって構造緩和を促進させるので、膜堆積
中にネットワークが完全に出来上がらない内にプラズマ
照射を行なう場合に較べて構造緩和が進みすぎて結晶化
してしまうという問題を回避する事が出来る。このため
従来の様々なアニール法に較べて結晶化を抑制しアモル
ファス構造を保ちながら構造緩和させることが出来ると
いう利点がある。プラズマ照射の際に放電ガスに水素が
含まれることにより膜質の向上が見られるので上記の構
造緩和が水素により促進されていると考えられる。
アモルファス構造のネットワークが形成された後にプラ
ズマ照射を行なって構造緩和を促進させるので、膜堆積
中にネットワークが完全に出来上がらない内にプラズマ
照射を行なう場合に較べて構造緩和が進みすぎて結晶化
してしまうという問題を回避する事が出来る。このため
従来の様々なアニール法に較べて結晶化を抑制しアモル
ファス構造を保ちながら構造緩和させることが出来ると
いう利点がある。プラズマ照射の際に放電ガスに水素が
含まれることにより膜質の向上が見られるので上記の構
造緩和が水素により促進されていると考えられる。
【００９６】ｔ1 、ｔ2 における膜堆積とプラズマ照射
を繰り返せばｄより厚い膜でも欠陥の少ないものにする
ことが出来る。ターゲットバイアスＶt1とＶt2の変化に
対してプラズマは非常に安定であるため、各ステップの
切り替え直後でもプラズマは非常に安定しており、必要
に応じて各ステップを非常に短かくすることも容易に出
来る。ガスの切り替えにより堆積とプラズマ照射を交互
に繰り返すプラズマＣＶＤ法を改良した方法等ではこの
ような事は到底不可能である。
を繰り返せばｄより厚い膜でも欠陥の少ないものにする
ことが出来る。ターゲットバイアスＶt1とＶt2の変化に
対してプラズマは非常に安定であるため、各ステップの
切り替え直後でもプラズマは非常に安定しており、必要
に応じて各ステップを非常に短かくすることも容易に出
来る。ガスの切り替えにより堆積とプラズマ照射を交互
に繰り返すプラズマＣＶＤ法を改良した方法等ではこの
ような事は到底不可能である。
【００９７】さらに必要ならば上記の二つのステップを
瞬時に切り替えるのではなく完全に制御された速度で緩
やかに切り替えることも出来る。これはターゲットに望
みの波形の周期パルスを印加してやる事により極めて容
易に行なう事が出来る。堆積速度は一定の範囲内でター
ゲットバイアスに概略比例するからである。一例を図６
に示す。
瞬時に切り替えるのではなく完全に制御された速度で緩
やかに切り替えることも出来る。これはターゲットに望
みの波形の周期パルスを印加してやる事により極めて容
易に行なう事が出来る。堆積速度は一定の範囲内でター
ゲットバイアスに概略比例するからである。一例を図６
に示す。
【００９８】一回のプラズマ照射から次のプラズマ照射
までの一回の連続した膜堆積の厚さｄは１０ｎｍ以下で
あるべきである。膜厚ｄを１０ｎｍ以上にするとプラズ
マ照射の効果が顕著に現れなくなる。またｄを１ｎｍ以
下にすると全体としての膜堆積速度が小さくなって実用
上の観点から現実的ではなくなるだけでなく光電特性が
かえって低下することがある。またプラズマ照射条件に
よっては膜に結晶相が混入し易くなるという不都合が生
じる。
までの一回の連続した膜堆積の厚さｄは１０ｎｍ以下で
あるべきである。膜厚ｄを１０ｎｍ以上にするとプラズ
マ照射の効果が顕著に現れなくなる。またｄを１ｎｍ以
下にすると全体としての膜堆積速度が小さくなって実用
上の観点から現実的ではなくなるだけでなく光電特性が
かえって低下することがある。またプラズマ照射条件に
よっては膜に結晶相が混入し易くなるという不都合が生
じる。
【００９９】本発明の狙いの一つは、膜堆積ステップｔ
1 での原子の表面移動性の向上と堆積膜のイオンダメー
ジの低減とを同時に実現することにより前記のような種
々の利点のあるスパッタリング法で良好な膜質のａ−Ｓ
ｉを再現性良く堆積する事である。またプラズマ照射ス
テップにおいても堆積膜がイオンダメージを受けない様
にする必要がある。このために重要な点の一つは放電周
波数を通常使用される１３．５６ＭＨｚよりも高くする
ことである。放電周波数を５０ＭＨｚ以上望ましくは１
００ＭＨｚ程度またはそれ以上にすると基体に入射する
イオンのエネルギー分布は図７のようにシャープにな
り、しかもそのピークは低エネルギー側に大きくシフト
する。このため基体側やターゲット側のバイアス制御に
より基体への入射イオンのエネルギーを精密に制御する
ことが初めて可能になる。
1 での原子の表面移動性の向上と堆積膜のイオンダメー
ジの低減とを同時に実現することにより前記のような種
々の利点のあるスパッタリング法で良好な膜質のａ−Ｓ
ｉを再現性良く堆積する事である。またプラズマ照射ス
テップにおいても堆積膜がイオンダメージを受けない様
にする必要がある。このために重要な点の一つは放電周
波数を通常使用される１３．５６ＭＨｚよりも高くする
ことである。放電周波数を５０ＭＨｚ以上望ましくは１
００ＭＨｚ程度またはそれ以上にすると基体に入射する
イオンのエネルギー分布は図７のようにシャープにな
り、しかもそのピークは低エネルギー側に大きくシフト
する。このため基体側やターゲット側のバイアス制御に
より基体への入射イオンのエネルギーを精密に制御する
ことが初めて可能になる。
【０１００】成膜中に基体及び／またはターゲットのバ
イアスを制御して膜成長表面にイオン照射が起きるよう
にするとイオン照射がない場合に較べて膜成長表面での
ターゲットからとんできた原子の表面移動性を促進でき
るため、単に表面の凹凸が少なくなるだけでなく膜中の
ダングリングボンドその他の構造欠陥が減少し膜の半導
体特性が向上する。イオン照射によりこのような効果が
現れるメカニズムの詳細は必ずしも明らかではないがイ
オンが膜成長表面の成膜原子に運動量を与える、イオン
が成長表面の原子にエネルギーを与える、あるいはイオ
ン照射により成長表面の温度を高めるなどの効果が考え
られる。
イアスを制御して膜成長表面にイオン照射が起きるよう
にするとイオン照射がない場合に較べて膜成長表面での
ターゲットからとんできた原子の表面移動性を促進でき
るため、単に表面の凹凸が少なくなるだけでなく膜中の
ダングリングボンドその他の構造欠陥が減少し膜の半導
体特性が向上する。イオン照射によりこのような効果が
現れるメカニズムの詳細は必ずしも明らかではないがイ
オンが膜成長表面の成膜原子に運動量を与える、イオン
が成長表面の原子にエネルギーを与える、あるいはイオ
ン照射により成長表面の温度を高めるなどの効果が考え
られる。
【０１０１】大きすぎる正の基体バイアスを印加すると
膜が柱状構造を含む緻密でない膜が堆積したり光照射下
の電気伝導度が低下するなど膜質は悪くなる。これはイ
オンエネルギーが小さすぎて成長表面でのＳｉ原子の表
面移動性が不十分なためと考えられる。また反対に大き
すぎる負バイアスを印加してもやはり膜質は低下する。
これはイオンのエネルギーが大きくなりすぎて堆積して
いるａ−Ｓｉ膜がイオン衝撃によりダメージを受けるた
めと考えられる。従ってイオンの照射エネルギーを大き
すぎず小さすぎない一定の最適値に制御する必要があ
る。
膜が柱状構造を含む緻密でない膜が堆積したり光照射下
の電気伝導度が低下するなど膜質は悪くなる。これはイ
オンエネルギーが小さすぎて成長表面でのＳｉ原子の表
面移動性が不十分なためと考えられる。また反対に大き
すぎる負バイアスを印加してもやはり膜質は低下する。
これはイオンのエネルギーが大きくなりすぎて堆積して
いるａ−Ｓｉ膜がイオン衝撃によりダメージを受けるた
めと考えられる。従ってイオンの照射エネルギーを大き
すぎず小さすぎない一定の最適値に制御する必要があ
る。
【０１０２】５０ＭＨｚ以上の周波数領域ではプラズマ
中のイオンエネルギー分布が小さいため基体表面に入射
するイオンのエネルギーは基板バイアスとプラズマポテ
ンシャルとの差によりほぼ決まる。プラズマポテンシャ
ルは放電圧力や放電パワーだけでなくターゲットバイア
スにも影響されるためその全体を制御することが必要で
あるが、これは十分可能である。これにより放電ガスの
イオン、例えばＡｒ+イオンに必要にして十分なエネル
ギーを与えてａ−Ｓｉの成長表面に照射する事が出来
る。なおこのような効果は放電圧力が１０-4〜１０-2Ｔ
ｏｒｒ程度の低圧で行うスパッタリング法において特に
はっきり現われる。これに対し１０-2〜１．０Ｔｏｒｒ
で行うＲＦプラズマＣＶＤ法では相対的に効果が小さ
い。
中のイオンエネルギー分布が小さいため基体表面に入射
するイオンのエネルギーは基板バイアスとプラズマポテ
ンシャルとの差によりほぼ決まる。プラズマポテンシャ
ルは放電圧力や放電パワーだけでなくターゲットバイア
スにも影響されるためその全体を制御することが必要で
あるが、これは十分可能である。これにより放電ガスの
イオン、例えばＡｒ+イオンに必要にして十分なエネル
ギーを与えてａ−Ｓｉの成長表面に照射する事が出来
る。なおこのような効果は放電圧力が１０-4〜１０-2Ｔ
ｏｒｒ程度の低圧で行うスパッタリング法において特に
はっきり現われる。これに対し１０-2〜１．０Ｔｏｒｒ
で行うＲＦプラズマＣＶＤ法では相対的に効果が小さ
い。
【０１０３】ターゲットバイアス、放電周波数、放電パ
ワー、放電圧力、放電ガス種、水素混合比、基体温度、
成膜チャンバーやターゲットの形状（特に面積比）その
他によりプラズマポテンシャルが変化するため基体バイ
アスの大きさの最適値を単純に電圧で規定することは難
しいが大体−１０ｖから＋３０ｖ程度が適当である事が
多い。最適値の幅は狭く中心値±１０Ｖ程度以下であ
る。成膜したａ−Ｓｉの膜質は基板バイアスに敏感で一
定の放電条件の下では１ｖのオーダーの変化が膜質の制
御に充分に効く。より具体的な条件は実施例中で述べ
る。
ワー、放電圧力、放電ガス種、水素混合比、基体温度、
成膜チャンバーやターゲットの形状（特に面積比）その
他によりプラズマポテンシャルが変化するため基体バイ
アスの大きさの最適値を単純に電圧で規定することは難
しいが大体−１０ｖから＋３０ｖ程度が適当である事が
多い。最適値の幅は狭く中心値±１０Ｖ程度以下であ
る。成膜したａ−Ｓｉの膜質は基板バイアスに敏感で一
定の放電条件の下では１ｖのオーダーの変化が膜質の制
御に充分に効く。より具体的な条件は実施例中で述べ
る。
【０１０４】従来の様な１３．５６ＭＨｚの場合のバイ
アス制御はもっと鈍い変化しか得られず、数１０Ｖ〜１
００Ｖ程度の制御が必要である。それでも膜質はそれ程
よくならずバイアスを高くしても基体に飛び込んでくる
イオンの高エネルギー成分により膜がダメージを受ける
事がある。したがって従来の反応性スパッタリング法で
は膜質の精密制御は再現性良く行うのが難しい。最も本
質的な基板表面へのイオンの入射エネルギーは基体設置
位置にイオンエネルギー分析器等を設置すれば成膜時と
同一条件でのイオンエネルギーを測定することが出来
る。成膜中のイオンエネルギーの同時モニターは簡単で
はないが、イオンエネルギーの最適条件は概ね数ｅＶか
ら数十ｅＶの範囲内にある。この条件はａ−Ｓｉや各種
ａ−Ｓｉ合金により同一ではなく、基板温度によっても
最適値は変化する。
アス制御はもっと鈍い変化しか得られず、数１０Ｖ〜１
００Ｖ程度の制御が必要である。それでも膜質はそれ程
よくならずバイアスを高くしても基体に飛び込んでくる
イオンの高エネルギー成分により膜がダメージを受ける
事がある。したがって従来の反応性スパッタリング法で
は膜質の精密制御は再現性良く行うのが難しい。最も本
質的な基板表面へのイオンの入射エネルギーは基体設置
位置にイオンエネルギー分析器等を設置すれば成膜時と
同一条件でのイオンエネルギーを測定することが出来
る。成膜中のイオンエネルギーの同時モニターは簡単で
はないが、イオンエネルギーの最適条件は概ね数ｅＶか
ら数十ｅＶの範囲内にある。この条件はａ−Ｓｉや各種
ａ−Ｓｉ合金により同一ではなく、基板温度によっても
最適値は変化する。
【０１０５】またもっと現象的に、成膜したａ−Ｓｉの
膜質を評価することにより特定の条件下でのバイアスの
最適値を求めることが出来る。どの場合にも大きすぎず
小さすぎない必要充分なイオンエネルギーを与える必要
がある。５０ＭＨｚ以上の放電周波数を用いると他のプ
ラズマ条件を最適化することにより絶縁された基板の自
己バイアスの絶対値を小さくしてイオンの平均エネルギ
ーを小さく出来るので、フローティングされた基板であ
ってもイオンの入射エネルギーが小さくなり、本発明に
より良好な特性のａ−Ｓｉを得ることが可能である。
膜質を評価することにより特定の条件下でのバイアスの
最適値を求めることが出来る。どの場合にも大きすぎず
小さすぎない必要充分なイオンエネルギーを与える必要
がある。５０ＭＨｚ以上の放電周波数を用いると他のプ
ラズマ条件を最適化することにより絶縁された基板の自
己バイアスの絶対値を小さくしてイオンの平均エネルギ
ーを小さく出来るので、フローティングされた基板であ
ってもイオンの入射エネルギーが小さくなり、本発明に
より良好な特性のａ−Ｓｉを得ることが可能である。
【０１０６】本発明において基本的なもう一つのポイン
トはアモルファス化することである。アモルファス化に
より結晶よりも強い光吸収、結晶よりも等方的で均質な
膜質、多元素を任意の比率で混合して連続的に物性を変
えられる優れた制御性、格子定数に制限されずに様々な
材料基板上に均一に成膜できる幅の広さ、融点の低いガ
ラス上にも金属拡散の問題にならない温度で金属上にも
堆積できる低温プロセス等、結晶にはない様々な特徴を
生かせる。
トはアモルファス化することである。アモルファス化に
より結晶よりも強い光吸収、結晶よりも等方的で均質な
膜質、多元素を任意の比率で混合して連続的に物性を変
えられる優れた制御性、格子定数に制限されずに様々な
材料基板上に均一に成膜できる幅の広さ、融点の低いガ
ラス上にも金属拡散の問題にならない温度で金属上にも
堆積できる低温プロセス等、結晶にはない様々な特徴を
生かせる。
【０１０７】時間ｔ1 の間の膜堆積によりアモルファス
構造が形成されていなければならない。アモルファス化
の方法には色々ある。例えばＪｏｕｒｎａｌ ｏｆ Ａ
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ 第６６巻 第１０号
第４７５６ページ（１９８９年）に記載されている高周
波バイアススパッター法によれば基体バイアスをマイナ
ス側に振るとアモルファス化する。ただしこのような水
素をほとんど含まず膜成長表面がイオンで強くたたかれ
る条件においてはイオンダメージの影響が強くなるので
良質のａ−Ｓｉの堆積には向かない。本発明の水素化ａ
−Ｓｉの堆積法においてもこの方法を使うことが出来、
基体バイアスをマイナス側に振るとアモルファス化する
領域がある。これは膜堆積中のイオン照射エネルギーを
制御していることになる。つまりイオン衝撃により結晶
格子を壊しているのである。しかしこれでは膜へのイオ
ンダメージが大きすぎ膜質は良好ではないので、基体バ
イアスを負にするやり方は良質のａ−Ｓｉを得る方法と
しては使えない。
構造が形成されていなければならない。アモルファス化
の方法には色々ある。例えばＪｏｕｒｎａｌ ｏｆ Ａ
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ 第６６巻 第１０号
第４７５６ページ（１９８９年）に記載されている高周
波バイアススパッター法によれば基体バイアスをマイナ
ス側に振るとアモルファス化する。ただしこのような水
素をほとんど含まず膜成長表面がイオンで強くたたかれ
る条件においてはイオンダメージの影響が強くなるので
良質のａ−Ｓｉの堆積には向かない。本発明の水素化ａ
−Ｓｉの堆積法においてもこの方法を使うことが出来、
基体バイアスをマイナス側に振るとアモルファス化する
領域がある。これは膜堆積中のイオン照射エネルギーを
制御していることになる。つまりイオン衝撃により結晶
格子を壊しているのである。しかしこれでは膜へのイオ
ンダメージが大きすぎ膜質は良好ではないので、基体バ
イアスを負にするやり方は良質のａ−Ｓｉを得る方法と
しては使えない。
【０１０８】基体温度を高めにすると膜質はある程度改
良される。Ｓｉ単結晶や多結晶を基体に用いる場合には
基体温度を高くしすぎると結晶Ｓｉが成長してしまうの
で基体温度には上限がある。
良される。Ｓｉ単結晶や多結晶を基体に用いる場合には
基体温度を高くしすぎると結晶Ｓｉが成長してしまうの
で基体温度には上限がある。
【０１０９】また基板バイアスはイオンダメージが起き
ないように０ｖ近傍またはプラス側にしておいて基体温
度を下げることによってもａ−Ｓｉを堆積することが出
来る。この方法もこれだけでは表面の凹凸が大きくなっ
たりするので必ずしも良好な膜質が得られない事があ
る。このとき基体バイアス制御によりイオンのエネルギ
ーを大きくすると膜質を改良することが出来る。さらに
これを改良してまず大きなイオンエネルギーまたは低い
基体温度あるいはその両方によりまずＳｉ結晶上に薄い
しかし欠陥の多いａ−Ｓｉ層を堆積し、この上に高い基
体温度と小さなイオンエネルギーで良質のａ−Ｓｉを堆
積しても良い。膜堆積の際のイオンのエネルギーの大き
さにも依るが概略１５０〜４５０℃程度が望ましい。ま
たＳｉ結晶基体の表面をＣＦ4 、ＳｉＦ4 、Ｆ2 、ＨＦ
等のフッ素を含むガスまたはその希釈ガスのプラズマに
さらしたり湿式法を用いたりしてフッ素化すると基体温
度を高くしたりイオンエネルギーを小さくしたりしても
ａ−Ｓｉが堆積できる。
ないように０ｖ近傍またはプラス側にしておいて基体温
度を下げることによってもａ−Ｓｉを堆積することが出
来る。この方法もこれだけでは表面の凹凸が大きくなっ
たりするので必ずしも良好な膜質が得られない事があ
る。このとき基体バイアス制御によりイオンのエネルギ
ーを大きくすると膜質を改良することが出来る。さらに
これを改良してまず大きなイオンエネルギーまたは低い
基体温度あるいはその両方によりまずＳｉ結晶上に薄い
しかし欠陥の多いａ−Ｓｉ層を堆積し、この上に高い基
体温度と小さなイオンエネルギーで良質のａ−Ｓｉを堆
積しても良い。膜堆積の際のイオンのエネルギーの大き
さにも依るが概略１５０〜４５０℃程度が望ましい。ま
たＳｉ結晶基体の表面をＣＦ4 、ＳｉＦ4 、Ｆ2 、ＨＦ
等のフッ素を含むガスまたはその希釈ガスのプラズマに
さらしたり湿式法を用いたりしてフッ素化すると基体温
度を高くしたりイオンエネルギーを小さくしたりしても
ａ−Ｓｉが堆積できる。
【０１１０】他の方法としては、基体として石英やガラ
スあるいはポリアミドやポリカーボネート等のようなア
モルファス材料を用いる事が出来る。この方法では基体
温度が高くイオンエネルギーも適度に小さい条件でさえ
結晶Ｓｉの成長が抑制でき、良好なａ−Ｓｉを堆積でき
る。ただし基体温度をあまり高くしすぎると多結晶Ｓｉ
が成長することがある。現実的な条件は後述する実施例
の中で述べる。
スあるいはポリアミドやポリカーボネート等のようなア
モルファス材料を用いる事が出来る。この方法では基体
温度が高くイオンエネルギーも適度に小さい条件でさえ
結晶Ｓｉの成長が抑制でき、良好なａ−Ｓｉを堆積でき
る。ただし基体温度をあまり高くしすぎると多結晶Ｓｉ
が成長することがある。現実的な条件は後述する実施例
の中で述べる。
【０１１１】その他Ｓｉと格子定数の違う結晶を基体と
して用いることも出来る。この方法では単結晶だけでな
く多結晶も使える。ＧａＡｓ、ＺｎＳ等の半導体材料、
ＭｇＯ、アルミナ、ＢＮ、ダイヤモンド等の絶縁体材料
やグラファイト、Ａｌ、Ｎｉ、Ｃｒ、ステンレススチー
ルその他の金属または導電性材料、その他様々な良く知
られた結晶材料が使用可能である。
して用いることも出来る。この方法では単結晶だけでな
く多結晶も使える。ＧａＡｓ、ＺｎＳ等の半導体材料、
ＭｇＯ、アルミナ、ＢＮ、ダイヤモンド等の絶縁体材料
やグラファイト、Ａｌ、Ｎｉ、Ｃｒ、ステンレススチー
ルその他の金属または導電性材料、その他様々な良く知
られた結晶材料が使用可能である。
【０１１２】さらにＡｒに添加する水素濃度を高くする
ことによってもａ−Ｓｉを堆積できる。この方法でも基
板温度をかなり高くしイオンエネルギーを小さめにして
もａ−Ｓｉを堆積できる。このとき堆積したａ−Ｓｉ膜
中の水素濃度はかなり高くなることがある。
ことによってもａ−Ｓｉを堆積できる。この方法でも基
板温度をかなり高くしイオンエネルギーを小さめにして
もａ−Ｓｉを堆積できる。このとき堆積したａ−Ｓｉ膜
中の水素濃度はかなり高くなることがある。
【０１１３】このようにアモルファス化の方法には色々
あるので目的に応じて使い分ければ良いが、膜堆積とプ
ラズマ照射を交互に繰り返す際のイオン照射エネルギー
の制御が重要であるため、出来るだけ５０ＭＨｚ以上の
高周波バイアススパッター法と組み合わせる事が望まし
い。
あるので目的に応じて使い分ければ良いが、膜堆積とプ
ラズマ照射を交互に繰り返す際のイオン照射エネルギー
の制御が重要であるため、出来るだけ５０ＭＨｚ以上の
高周波バイアススパッター法と組み合わせる事が望まし
い。
【０１１４】本発明の方法によりａ−Ｓｉを堆積する場
合放電ガス中のＡｒと水素以外のガス、例えばＨ2 Ｏ、
Ｎ2 、Ｏ2 、ＣＯ2 等の圧力が低い方が不純物の少ない
良好な膜を堆積できる。これらのガスは膜中に取り込ま
れて欠陥の原因になるだけでなく、膜堆積の際に堆積原
子の表面移動を阻害する可能性があるので望ましくな
い。このため成膜チャンバーのＡｒと水素以外のガス圧
力、いわゆる背圧は１０-6Ｔｏｒｒ以下望ましくは１０
-7Ｔｏｒｒ以下が良い。特に本発明の特徴であるイオン
照射による原子の表面移動性の促進効果を最大限に発揮
するためには１０-8Ｔｏｒｒ以下の背圧を実現する必要
がある。１０-8Ｔｏｒｒを超える圧力では膜堆積表面で
のＳｉ原子などの表面移動性は妨げられる。またこのよ
うな不純物の少ない環境下では各堆積ステップの間のプ
ラズマ照射ステップでの膜表面の汚染が避けられる。成
膜に使用するＡｒや水素などのガスも高純度のものを用
いるのが望ましい。成膜チャンバーへのガス導入の直前
にガス精製装置を通したり、ガス配管内でのガスの汚染
を防止するためにはＳＵＳ配管内の不動態化処理その他
半導体業界で知られる種々の方法を使うことが出来る。
合放電ガス中のＡｒと水素以外のガス、例えばＨ2 Ｏ、
Ｎ2 、Ｏ2 、ＣＯ2 等の圧力が低い方が不純物の少ない
良好な膜を堆積できる。これらのガスは膜中に取り込ま
れて欠陥の原因になるだけでなく、膜堆積の際に堆積原
子の表面移動を阻害する可能性があるので望ましくな
い。このため成膜チャンバーのＡｒと水素以外のガス圧
力、いわゆる背圧は１０-6Ｔｏｒｒ以下望ましくは１０
-7Ｔｏｒｒ以下が良い。特に本発明の特徴であるイオン
照射による原子の表面移動性の促進効果を最大限に発揮
するためには１０-8Ｔｏｒｒ以下の背圧を実現する必要
がある。１０-8Ｔｏｒｒを超える圧力では膜堆積表面で
のＳｉ原子などの表面移動性は妨げられる。またこのよ
うな不純物の少ない環境下では各堆積ステップの間のプ
ラズマ照射ステップでの膜表面の汚染が避けられる。成
膜に使用するＡｒや水素などのガスも高純度のものを用
いるのが望ましい。成膜チャンバーへのガス導入の直前
にガス精製装置を通したり、ガス配管内でのガスの汚染
を防止するためにはＳＵＳ配管内の不動態化処理その他
半導体業界で知られる種々の方法を使うことが出来る。
【０１１５】スパッタリングにより成膜を行なう際の放
電ガスとしてはＨｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどの不
活性ガスを通常のスパッタリングと同様に使用できる。
周波数が５０ＭＨｚ以上、特に１００ＭＨｚ以上では原
子量の違う上記不活性ガスのどれでもＨｅを除きイオン
のエネルギー分布の幅に１３．５６ＭＨｚの場合のよう
に極端に大きな差は生じない。Ｈｅの場合にはエネルギ
ー分布は若干広いが、それでもイオンダメージは少な
い。したがって必要に応じてこれらのガスを選択するこ
とが出来る。また必要に応じてこれらのガスを２種以上
混合して用いても良い。放電圧力は通常の目的には数ｍ
Ｔｏｒｒ〜数１０ｍＴｏｒｒ程度が適当であるが必ずし
もこの範囲に限定される訳ではない。膜堆積中に基板に
入射するＳｉ原子に対する不活性元素ガスイオンの比率
があまり低すぎるとイオンによるＳｉ原子の表面移動の
促進効果が不十分で構造緩和が進まず膜質が低下する。
Ａｒの場合の原子比Ａｒ／Ｓｉは大体０．１程度以上必
要である。この値はターゲットバイアスの大きさ、基体
側バイアスの大きさ、放電パワー、放電圧力などにより
制御できる。
電ガスとしてはＨｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒなどの不
活性ガスを通常のスパッタリングと同様に使用できる。
周波数が５０ＭＨｚ以上、特に１００ＭＨｚ以上では原
子量の違う上記不活性ガスのどれでもＨｅを除きイオン
のエネルギー分布の幅に１３．５６ＭＨｚの場合のよう
に極端に大きな差は生じない。Ｈｅの場合にはエネルギ
ー分布は若干広いが、それでもイオンダメージは少な
い。したがって必要に応じてこれらのガスを選択するこ
とが出来る。また必要に応じてこれらのガスを２種以上
混合して用いても良い。放電圧力は通常の目的には数ｍ
Ｔｏｒｒ〜数１０ｍＴｏｒｒ程度が適当であるが必ずし
もこの範囲に限定される訳ではない。膜堆積中に基板に
入射するＳｉ原子に対する不活性元素ガスイオンの比率
があまり低すぎるとイオンによるＳｉ原子の表面移動の
促進効果が不十分で構造緩和が進まず膜質が低下する。
Ａｒの場合の原子比Ａｒ／Ｓｉは大体０．１程度以上必
要である。この値はターゲットバイアスの大きさ、基体
側バイアスの大きさ、放電パワー、放電圧力などにより
制御できる。
【０１１６】不活性ガスに混ぜる水素の分圧は条件によ
り最適値が変化するので独立には決められないが大体数
ｍＴｏｒｒ以下で良く、１ｍＴｏｒｒ程度以下でも十分
な効果が認められる。膜堆積を行なう成膜室に制御され
た量の水素を含むＡｒガスを導入しても良いし水素とＡ
ｒを別々に流量制御しながら成膜室に導入し成膜室内で
混合しても良い。水素ガスによりダングリングボンドは
減少する。水素原子の比率はＡｒ原子にたいし０．１ａ
ｔ％以上は必要である。これ以下では水素添加の効果が
はっきり現れない。これにより水素はａ−Ｓｉ堆積膜中
に取り込まれる。放電ガス中に不純物としてあるいは成
膜チャンバー中に残留ガスとして存在して混入するだけ
の水素を使用することはａ−Ｓｉの特性の制御性が低い
ため適当ではない。
り最適値が変化するので独立には決められないが大体数
ｍＴｏｒｒ以下で良く、１ｍＴｏｒｒ程度以下でも十分
な効果が認められる。膜堆積を行なう成膜室に制御され
た量の水素を含むＡｒガスを導入しても良いし水素とＡ
ｒを別々に流量制御しながら成膜室に導入し成膜室内で
混合しても良い。水素ガスによりダングリングボンドは
減少する。水素原子の比率はＡｒ原子にたいし０．１ａ
ｔ％以上は必要である。これ以下では水素添加の効果が
はっきり現れない。これにより水素はａ−Ｓｉ堆積膜中
に取り込まれる。放電ガス中に不純物としてあるいは成
膜チャンバー中に残留ガスとして存在して混入するだけ
の水素を使用することはａ−Ｓｉの特性の制御性が低い
ため適当ではない。
【０１１７】水素はａ−Ｓｉの特性に強く影響するので
あくまでも水素を制御しながら導入することが必要であ
る。Ａｒや水素の量の制御方法としては簡単な流量計で
も良いが、流れる質量を制御できるマスフローコントロ
ーラー等が望ましい。量の制御が出来れば制御の方法そ
のものは何でも良い。
あくまでも水素を制御しながら導入することが必要であ
る。Ａｒや水素の量の制御方法としては簡単な流量計で
も良いが、流れる質量を制御できるマスフローコントロ
ーラー等が望ましい。量の制御が出来れば制御の方法そ
のものは何でも良い。
【０１１８】Ａｒと水素の比率は必要に応じて成膜中に
変化させる事も出来る。このような制御の方法は従来の
スパッタリング法やプラズマＣＶＤ法などで良く知られ
た方法をそのまま、あるいは適当に改良して使える。水
素としては最も多量に存在する原子量約１．０のものの
他重水素、三重水素などの同位体を使用することも出来
る。なお結晶Ｓｉを成長させる場合には水素は不要であ
り、水素があるとかえって結晶欠陥が発生することがあ
る。従って水素添加はａ−Ｓｉ堆積の場合に特に優れた
効果を示す。
変化させる事も出来る。このような制御の方法は従来の
スパッタリング法やプラズマＣＶＤ法などで良く知られ
た方法をそのまま、あるいは適当に改良して使える。水
素としては最も多量に存在する原子量約１．０のものの
他重水素、三重水素などの同位体を使用することも出来
る。なお結晶Ｓｉを成長させる場合には水素は不要であ
り、水素があるとかえって結晶欠陥が発生することがあ
る。従って水素添加はａ−Ｓｉ堆積の場合に特に優れた
効果を示す。
【０１１９】ターゲット材料としてはａ−Ｓｉの堆積の
場合には高純度の多結晶Ｓｉや単結晶Ｓｉを使える。こ
れらは市販のものが容易に入手できるので都合が良い。
また特に必要があれば一度アモルファス化したターゲッ
トを使っても良い。ターゲットは高純度である方が良い
が必要に応じて電導性制御のための特定の不純物、例え
ばＰ、Ａｓ、Ｓｂ等の第III ｂ族元素やＢ、Ａｌ、Ｇａ
等の第Ｖｂ族元素あるいはＬｉやＢｉ等の導電性を制御
出来る不純物を含むものを使用することが出来る。ター
ゲットに含まれるこの様な不純物はかなり高い比率で堆
積膜中に取り込まれる。これによりｎ型あるいはｐ型の
堆積膜を成膜する事が出来る。水素やＡｒ等の不活性元
素がターゲットに含まれていても良いが通常はガスとし
て成膜チャンバーに供給する方が制御性が良い。
場合には高純度の多結晶Ｓｉや単結晶Ｓｉを使える。こ
れらは市販のものが容易に入手できるので都合が良い。
また特に必要があれば一度アモルファス化したターゲッ
トを使っても良い。ターゲットは高純度である方が良い
が必要に応じて電導性制御のための特定の不純物、例え
ばＰ、Ａｓ、Ｓｂ等の第III ｂ族元素やＢ、Ａｌ、Ｇａ
等の第Ｖｂ族元素あるいはＬｉやＢｉ等の導電性を制御
出来る不純物を含むものを使用することが出来る。ター
ゲットに含まれるこの様な不純物はかなり高い比率で堆
積膜中に取り込まれる。これによりｎ型あるいはｐ型の
堆積膜を成膜する事が出来る。水素やＡｒ等の不活性元
素がターゲットに含まれていても良いが通常はガスとし
て成膜チャンバーに供給する方が制御性が良い。
【０１２０】ａ−ＳｉＧｅ、ａ−ＳｉＣ、ａ−ＳｉＳ
ｎ、ａ−ＳｉＮ、ａ−ＳｉＯ等の成膜を行なう場合には
それぞれＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＳｉＮ、ＳｉＯ
等の合金ターゲットを用いることが出来る。これらの不
純物や合金元素の濃度比はターゲットの濃度比を選択す
ることにより制御できる。またＳｉとＧｅ、Ｓｉとグラ
ファイト、ＳｉとＳｎ等別々のターゲットを同時に使用
することも出来る。
ｎ、ａ−ＳｉＮ、ａ−ＳｉＯ等の成膜を行なう場合には
それぞれＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＳｉＮ、ＳｉＯ
等の合金ターゲットを用いることが出来る。これらの不
純物や合金元素の濃度比はターゲットの濃度比を選択す
ることにより制御できる。またＳｉとＧｅ、Ｓｉとグラ
ファイト、ＳｉとＳｎ等別々のターゲットを同時に使用
することも出来る。
【０１２１】ａ−ＳｉＧｅを本発明のような反応性スパ
ッタリング法で堆積する場合はプラズマＣＶＤ法の場合
のように高価で爆発性が高いＧｅＨ4 のようなガスを使
用せずに済むので原材料のコストダウンだけでなくガス
供給配管、ガス漏洩警報システム、排ガス処理系等を簡
略化できるため計り知れない利点がある。ａ−ＳｉＮや
ａ−ＳｉＯ等の様に構成元素の一部が気体状で供給でき
るものの場合にはＡｒに水素と同様に混ぜることにより
Ｓｉターゲットだけを用いて堆積することが出来る。こ
れらの方法は従来のスパッタリング法で工夫されている
様々な方法が全て使用可能である。
ッタリング法で堆積する場合はプラズマＣＶＤ法の場合
のように高価で爆発性が高いＧｅＨ4 のようなガスを使
用せずに済むので原材料のコストダウンだけでなくガス
供給配管、ガス漏洩警報システム、排ガス処理系等を簡
略化できるため計り知れない利点がある。ａ−ＳｉＮや
ａ−ＳｉＯ等の様に構成元素の一部が気体状で供給でき
るものの場合にはＡｒに水素と同様に混ぜることにより
Ｓｉターゲットだけを用いて堆積することが出来る。こ
れらの方法は従来のスパッタリング法で工夫されている
様々な方法が全て使用可能である。
【０１２２】ターゲットおよび基体のバイアス制御法と
しては直流バイアス印加を行なえば良いが、高抵抗基体
では基体表面のバイアス制御が困難である。またターゲ
ットがＳｉＣなどの様に材料によっては堆積する膜が高
抵抗なためバイアス制御が難しい場合がある。ａ−Ｓｉ
そのものも不純物濃度が低い場合にはかなり高抵抗にな
り単純な直流バイアス印加では基体表面のバイアス制御
が難しい場合がでてくる。このような場合には従来から
知られている基体側にも高周波を印加し、そのときの自
己バイアスによりバイアス制御を行なうという方法（特
開昭６３−５００２５号公報）を応用することが出来
る。この場合自己バイアスの制御は基体にかける高周波
の投入パワーを制御することにより行なうことが出来
る。
しては直流バイアス印加を行なえば良いが、高抵抗基体
では基体表面のバイアス制御が困難である。またターゲ
ットがＳｉＣなどの様に材料によっては堆積する膜が高
抵抗なためバイアス制御が難しい場合がある。ａ−Ｓｉ
そのものも不純物濃度が低い場合にはかなり高抵抗にな
り単純な直流バイアス印加では基体表面のバイアス制御
が難しい場合がでてくる。このような場合には従来から
知られている基体側にも高周波を印加し、そのときの自
己バイアスによりバイアス制御を行なうという方法（特
開昭６３−５００２５号公報）を応用することが出来
る。この場合自己バイアスの制御は基体にかける高周波
の投入パワーを制御することにより行なうことが出来
る。
【０１２３】またターゲット側に印加する放電周波数を
充分高くすることにより絶縁基体の自己バイアスを小さ
くする方法もつかえる。基体側だけでなくターゲット側
にも直流バイアスを印加しても良い。負の直流バイアス
をターゲット側に印加することにより堆積速度を向上さ
せることが出来る。この方法により堆積速度は数オング
ストローム／ｓｅｃ．から数１０オングストローム／ｓ
ｅｃ．程度は得られる。これは通常のプラズマＣＶＤ法
よりもずっと大きな値である。
充分高くすることにより絶縁基体の自己バイアスを小さ
くする方法もつかえる。基体側だけでなくターゲット側
にも直流バイアスを印加しても良い。負の直流バイアス
をターゲット側に印加することにより堆積速度を向上さ
せることが出来る。この方法により堆積速度は数オング
ストローム／ｓｅｃ．から数１０オングストローム／ｓ
ｅｃ．程度は得られる。これは通常のプラズマＣＶＤ法
よりもずっと大きな値である。
【０１２４】本発明に使用できる基体材料としては単結
晶Ｓｉ、多結晶Ｓｉ、ａ−ＳｉまたはＳｉを含む化合物
が一般に使用可能であるが、ＳｉＯ2 や添加物入りのガ
ラスのような光抵抗のものは基板バイアスが取りにくい
ので放電条件やチャンバーの配置のバランスによっては
自己バイアスが高くなりすぎて良質の膜が得られないこ
とがある。このような場合には前記の二周波励起法を使
うことにより膜質が改善される。この他Ａｌ、ステンレ
ス、その他の金属、ＩＴＯのような透明導電体、ポリカ
ーボネート、ボリウレタン、ポリスチレン、ポリイミド
その他の有機高分子等が一般に使用可能である。実際に
際しては高抵抗のものは自己バイアスを何らかの方法で
望ましい範囲内に抑える必要がある。本発明にしたがっ
て５０ＭＨｚ以上、望ましくは１００ＭＨｚ以上の放電
周波数を用いることにより自己バイアスを実用的なレベ
ル、例えば＋５〜２０Ｖ程度に合わせることが出来る。
晶Ｓｉ、多結晶Ｓｉ、ａ−ＳｉまたはＳｉを含む化合物
が一般に使用可能であるが、ＳｉＯ2 や添加物入りのガ
ラスのような光抵抗のものは基板バイアスが取りにくい
ので放電条件やチャンバーの配置のバランスによっては
自己バイアスが高くなりすぎて良質の膜が得られないこ
とがある。このような場合には前記の二周波励起法を使
うことにより膜質が改善される。この他Ａｌ、ステンレ
ス、その他の金属、ＩＴＯのような透明導電体、ポリカ
ーボネート、ボリウレタン、ポリスチレン、ポリイミド
その他の有機高分子等が一般に使用可能である。実際に
際しては高抵抗のものは自己バイアスを何らかの方法で
望ましい範囲内に抑える必要がある。本発明にしたがっ
て５０ＭＨｚ以上、望ましくは１００ＭＨｚ以上の放電
周波数を用いることにより自己バイアスを実用的なレベ
ル、例えば＋５〜２０Ｖ程度に合わせることが出来る。
【０１２５】ターゲット近傍にマグネットまたはコイル
を設置し、プラズマ中に磁界を形成することによりプラ
ズマ密度を高め、堆積速度を向上させる方法は従来のス
パッタリング法と同様に非常に有効な方法である。例え
ば従来のスパッタリング法でしばしば行なわれるように
ターゲットの裏面にマグネットを設置しプラズマ密度を
高めることが出来る。ターゲットの冷却法ターゲットの
保持方法なども従来のスパッタリング法で採用されてい
る方法が利用できる。
を設置し、プラズマ中に磁界を形成することによりプラ
ズマ密度を高め、堆積速度を向上させる方法は従来のス
パッタリング法と同様に非常に有効な方法である。例え
ば従来のスパッタリング法でしばしば行なわれるように
ターゲットの裏面にマグネットを設置しプラズマ密度を
高めることが出来る。ターゲットの冷却法ターゲットの
保持方法なども従来のスパッタリング法で採用されてい
る方法が利用できる。
【０１２６】図８は本発明に使用できる装置の一例を示
す概略図である。成膜を行なう真空チャンバー２０１は
排気ダクト２０２でつながるターボ分子ポンプ２０３と
ロータリーポンプ２０４からなる排気装置により真空に
排気される。真空チャンバー２０１の内部には基体サセ
プター２０６及びターゲットサセプターと一体になった
平行平板型の高周波電極が設置され容量結合によりチャ
ンバー２０１内に高周波プラズマを発生させる。ターゲ
ット２０８はマッチングボックスを介して高周波発信器
２１２に結合され、ターゲットに高周波を印加する。こ
の高周波発信器２１２は５０ＭＨｚ以上、望ましくは１
００ＭＨｚ以上の周波数を持っている必要がある。ター
ゲットはローパスフィルター２１３を介して直流バイア
ス電源２１４につながっている。ターゲットの裏側には
マグネット２０９を設置しプラズマ密度の増加をはかる
ことが出来る。基体サセプター２０６側もやはり別のロ
ーパスフィルター２１３を介して別の直流バイアス電源
２１４につながっている。この基体側のバイアス印加装
置は必要に応じて直流でなく高周波電源を用いてもよ
い。膜堆積を行なう基体はサセプター２０６の上に置
く。基体は基体ヒーター２０７により加熱できる。Ａｒ
ガスボンベ２１６からガス配管２１７を通じガス精製装
置２１５を介して高純度のＡｒガスをチャンバー２０１
に導入できる。その量はガス配管２１７に取り付けられ
たマスフローコントローラー２１８により制御できる。
同様に水素ガスをガス配管２２１により水素ガスボンベ
２２０からガス精製器２１９を介してチャンバー２０１
に供給できる。
す概略図である。成膜を行なう真空チャンバー２０１は
排気ダクト２０２でつながるターボ分子ポンプ２０３と
ロータリーポンプ２０４からなる排気装置により真空に
排気される。真空チャンバー２０１の内部には基体サセ
プター２０６及びターゲットサセプターと一体になった
平行平板型の高周波電極が設置され容量結合によりチャ
ンバー２０１内に高周波プラズマを発生させる。ターゲ
ット２０８はマッチングボックスを介して高周波発信器
２１２に結合され、ターゲットに高周波を印加する。こ
の高周波発信器２１２は５０ＭＨｚ以上、望ましくは１
００ＭＨｚ以上の周波数を持っている必要がある。ター
ゲットはローパスフィルター２１３を介して直流バイア
ス電源２１４につながっている。ターゲットの裏側には
マグネット２０９を設置しプラズマ密度の増加をはかる
ことが出来る。基体サセプター２０６側もやはり別のロ
ーパスフィルター２１３を介して別の直流バイアス電源
２１４につながっている。この基体側のバイアス印加装
置は必要に応じて直流でなく高周波電源を用いてもよ
い。膜堆積を行なう基体はサセプター２０６の上に置
く。基体は基体ヒーター２０７により加熱できる。Ａｒ
ガスボンベ２１６からガス配管２１７を通じガス精製装
置２１５を介して高純度のＡｒガスをチャンバー２０１
に導入できる。その量はガス配管２１７に取り付けられ
たマスフローコントローラー２１８により制御できる。
同様に水素ガスをガス配管２２１により水素ガスボンベ
２２０からガス精製器２１９を介してチャンバー２０１
に供給できる。
【０１２７】次に具体的な実施例により本発明の内容を
よりくわしく説明する。 〔実施例１〕図８に示す装置を用いてａ−Ｓｉの成膜を
行なう方法について説明する。
よりくわしく説明する。 〔実施例１〕図８に示す装置を用いてａ−Ｓｉの成膜を
行なう方法について説明する。
【０１２８】ターゲットとして直径１２０ｍｍ、厚さ１
ｍｍ体積抵抗率１５００Ωｃｍの単結晶ＦＺ Ｓｉウエ
ハを用い、放電ガスとしてＨ2 Ｏの露点−９９．６℃以
下のＡｒと水素の混合ガスを用いた。ターゲットの電気
抵抗が高くてターゲットバイアスが取りにくいのであら
かじめイオン注入装置によりターゲットの裏面にＢをイ
オン注入しバイアス電極とのオーミック接触を取れるよ
うにした。
ｍｍ体積抵抗率１５００Ωｃｍの単結晶ＦＺ Ｓｉウエ
ハを用い、放電ガスとしてＨ2 Ｏの露点−９９．６℃以
下のＡｒと水素の混合ガスを用いた。ターゲットの電気
抵抗が高くてターゲットバイアスが取りにくいのであら
かじめイオン注入装置によりターゲットの裏面にＢをイ
オン注入しバイアス電極とのオーミック接触を取れるよ
うにした。
【０１２９】基板は表面を熱酸化して４００オングスト
ロームの酸化膜を形成したＳｉウエハである。成膜チャ
ンバー内の基板サセプター上に基板を固定し、成膜室を
５×１０-10 Ｔｏｒｒ以下の真空に排気してからサセプ
ター内のヒーターにより基板表面温度３７０℃に加熱す
る。
ロームの酸化膜を形成したＳｉウエハである。成膜チャ
ンバー内の基板サセプター上に基板を固定し、成膜室を
５×１０-10 Ｔｏｒｒ以下の真空に排気してからサセプ
ター内のヒーターにより基板表面温度３７０℃に加熱す
る。
【０１３０】その後まずＡｒのみを成膜室に流して圧力
を７ｍＴｏｒｒに設定し、まずターゲットバイアス−５
Ｖ、基板バイアス＋５Ｖで５Ｗの放電パワーで放電を行
ないイオンボンバードメントにより基板表面のクリーニ
ングを行なった。放電周波数は１００ＭＨｚである。
を７ｍＴｏｒｒに設定し、まずターゲットバイアス−５
Ｖ、基板バイアス＋５Ｖで５Ｗの放電パワーで放電を行
ないイオンボンバードメントにより基板表面のクリーニ
ングを行なった。放電周波数は１００ＭＨｚである。
【０１３１】次に続けて真空を破らずにＡｒに水素を混
合して流し続け、基板温度３７０℃でａ−Ｓｉの堆積を
上記クリーニングを行なった基板上に行なった。放電周
波数は１００ＭＨｚ、時間ｔ1 の間の膜堆積ステップに
おいてはターゲットバイアスは−３００Ｖ、時間ｔ2 の
間のプラズマ照射ステップにおいてはターゲットバイア
スは−５Ｖとする矩形電圧パルスを用いた。他の放電条
件はｔ1 とｔ2 で同一とした。すなわち基板バイアスは
＋２０Ｖ、放電パワー１００Ｗ、Ａｒと水素の混合ガス
の放電圧力は７ｍＴｏｒｒ、水素分圧は０．７ｍＴｏｒ
ｒである。ｔ1は５秒、ｔ2 は２０秒で上記ＳｉＯ2 膜
つきＳｉウエハ基板上に膜堆積を行なうとこの装置の場
合堆積速度は約１．５オングストローム／ｓｅｃ．程度
である。堆積膜厚は４０００オングストロームとした。
合して流し続け、基板温度３７０℃でａ−Ｓｉの堆積を
上記クリーニングを行なった基板上に行なった。放電周
波数は１００ＭＨｚ、時間ｔ1 の間の膜堆積ステップに
おいてはターゲットバイアスは−３００Ｖ、時間ｔ2 の
間のプラズマ照射ステップにおいてはターゲットバイア
スは−５Ｖとする矩形電圧パルスを用いた。他の放電条
件はｔ1 とｔ2 で同一とした。すなわち基板バイアスは
＋２０Ｖ、放電パワー１００Ｗ、Ａｒと水素の混合ガス
の放電圧力は７ｍＴｏｒｒ、水素分圧は０．７ｍＴｏｒ
ｒである。ｔ1は５秒、ｔ2 は２０秒で上記ＳｉＯ2 膜
つきＳｉウエハ基板上に膜堆積を行なうとこの装置の場
合堆積速度は約１．５オングストローム／ｓｅｃ．程度
である。堆積膜厚は４０００オングストロームとした。
【０１３２】電子線回折法で分析するとハロー・パター
ンが得られ、結晶のリングパターンまたはスポットパタ
ーンは全く現れないことによりアモルファス構造となっ
ていることが確認できた。膜中の水素濃度は赤外吸収ス
ペクトルの分析によれば約３ａｔ％であり、２０９０〜
２１５０ｃｍ-1付近のＳｉＨ2 やＳｉＨ3 結合に起因す
る吸収は全く見られなかった。ＥＳＲ測定による堆積膜
のスピン密度は約５×１０-15 ｃｍ-3であった。光照射
下（ＡＭ１）の電気伝導度は２×１０5 Ｓｃｍ-1、暗伝
導度は４×１０-10 Ｓｃｍ-1であり、電気伝導度の光劣
化はほとんど認められなかった。
ンが得られ、結晶のリングパターンまたはスポットパタ
ーンは全く現れないことによりアモルファス構造となっ
ていることが確認できた。膜中の水素濃度は赤外吸収ス
ペクトルの分析によれば約３ａｔ％であり、２０９０〜
２１５０ｃｍ-1付近のＳｉＨ2 やＳｉＨ3 結合に起因す
る吸収は全く見られなかった。ＥＳＲ測定による堆積膜
のスピン密度は約５×１０-15 ｃｍ-3であった。光照射
下（ＡＭ１）の電気伝導度は２×１０5 Ｓｃｍ-1、暗伝
導度は４×１０-10 Ｓｃｍ-1であり、電気伝導度の光劣
化はほとんど認められなかった。
【０１３３】また走査電子顕微鏡観察によると膜表面は
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。膜中の水素以外の不純物は極めて少なく、
Ａｒ以外は検出出来なかった。Ａｒは１０19ｃｍ-3のオ
ーダーであった。このように、本方法では高純度で水素
濃度も極めて低いにもかかわらずスピン密度が低い膜が
実現する。
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。膜中の水素以外の不純物は極めて少なく、
Ａｒ以外は検出出来なかった。Ａｒは１０19ｃｍ-3のオ
ーダーであった。このように、本方法では高純度で水素
濃度も極めて低いにもかかわらずスピン密度が低い膜が
実現する。
【０１３４】比較のためにｔ2 を０秒としてプラズマ照
射のステップを省略して他の条件は同一にして膜堆積を
行なったところ、膜中の水素濃度は約８ａｔ％、膜中の
スピン密度は２×１０-16 ｃｍ-3あり、光電特性はそれ
ほど悪くないが光劣化が明確に現れた。 〔実施例２〕図８に示す装置を用いて同様にａ−Ｓｉの
成膜を行なう方法について説明する。
射のステップを省略して他の条件は同一にして膜堆積を
行なったところ、膜中の水素濃度は約８ａｔ％、膜中の
スピン密度は２×１０-16 ｃｍ-3あり、光電特性はそれ
ほど悪くないが光劣化が明確に現れた。 〔実施例２〕図８に示す装置を用いて同様にａ−Ｓｉの
成膜を行なう方法について説明する。
【０１３５】ターゲットとして直径１５０ｍｍ、厚さ２
ｍｍ、体積抵抗率０．２ΩｃｍのＰを含むｎ型多結晶Ｓ
ｉを用い、放電ガスとしてＡｒと水素の混合ガスを用い
る。基板は完全に脱脂して乾燥させたＡｌプレートであ
る。成膜室内の基板サセプター上に基板を固定し、成膜
室を１０-8Ｔｏｒｒ以下の真空に引いてからサセプター
内のヒーターにより基板表面温度３５０℃に加熱する。
ｍｍ、体積抵抗率０．２ΩｃｍのＰを含むｎ型多結晶Ｓ
ｉを用い、放電ガスとしてＡｒと水素の混合ガスを用い
る。基板は完全に脱脂して乾燥させたＡｌプレートであ
る。成膜室内の基板サセプター上に基板を固定し、成膜
室を１０-8Ｔｏｒｒ以下の真空に引いてからサセプター
内のヒーターにより基板表面温度３５０℃に加熱する。
【０１３６】その後まずＡｒのみを成膜室に流して圧力
を１０ｍＴｏｒｒに設定し、まずターゲットバイアス−
５Ｖ、基板バイアス＋５Ｖで５Ｗの放電パワーで放電を
行ないイオンボンバードメントにより基板表面のクリー
ニングを行なった。放電周波数は１００ＭＨｚである。
を１０ｍＴｏｒｒに設定し、まずターゲットバイアス−
５Ｖ、基板バイアス＋５Ｖで５Ｗの放電パワーで放電を
行ないイオンボンバードメントにより基板表面のクリー
ニングを行なった。放電周波数は１００ＭＨｚである。
【０１３７】次に続けて真空を破らずにＡｒと水素の混
合気体を流し、基板温度３５０℃でａ−Ｓｉの堆積を上
記クリーニングを行なった基板上に行なった。放電周波
数は１００ＭＨｚ、ターゲットバイアスはｔ1 の間は−
１５０Ｖ、ｔ2 の間は−５Ｖである。基板バイアスは＋
２０Ｖ、放電パワー１００Ｗ、Ａｒと水素の混合ガスの
放電圧力は１０ｍＴｏｒｒ、水素分圧は１ｍＴｏｒｒで
ある。ｔ1 は７秒、ｔ2 は３０秒とした。上記Ａｌ基板
上に膜堆積を行なうとこの装置の場合堆積速度は約０．
５オングストローム／ｓｅｃ．程度である。
合気体を流し、基板温度３５０℃でａ−Ｓｉの堆積を上
記クリーニングを行なった基板上に行なった。放電周波
数は１００ＭＨｚ、ターゲットバイアスはｔ1 の間は−
１５０Ｖ、ｔ2 の間は−５Ｖである。基板バイアスは＋
２０Ｖ、放電パワー１００Ｗ、Ａｒと水素の混合ガスの
放電圧力は１０ｍＴｏｒｒ、水素分圧は１ｍＴｏｒｒで
ある。ｔ1 は７秒、ｔ2 は３０秒とした。上記Ａｌ基板
上に膜堆積を行なうとこの装置の場合堆積速度は約０．
５オングストローム／ｓｅｃ．程度である。
【０１３８】電子線回折法で分析するとハロー・パター
ンが得られ、結晶のリングパターンまたはスポットパタ
ーンは全く現れないことによりアモルファス構造となっ
ていることが確認できた。膜の断面観察によれば従来の
スパッター法により堆積した膜によく見られる柱状構造
が見られず緻密な膜が堆積したことが判った。膜中の水
素濃度は赤外吸収スペクトルの分析によれば約４ａｔ％
であり、２０９０〜２１５０ｃｍ-1付近のＳｉＨ2 やＳ
ｉＨ3 に起因する吸収は全く見られない。また膜中のＡ
ｒ濃度は１０17個ｃｍ-3のオーダーで、低かった。 〔実施例３〕図８に示す装置を用いて同様にａ−Ｓｉの
成膜を行なう方法について説明する。
ンが得られ、結晶のリングパターンまたはスポットパタ
ーンは全く現れないことによりアモルファス構造となっ
ていることが確認できた。膜の断面観察によれば従来の
スパッター法により堆積した膜によく見られる柱状構造
が見られず緻密な膜が堆積したことが判った。膜中の水
素濃度は赤外吸収スペクトルの分析によれば約４ａｔ％
であり、２０９０〜２１５０ｃｍ-1付近のＳｉＨ2 やＳ
ｉＨ3 に起因する吸収は全く見られない。また膜中のＡ
ｒ濃度は１０17個ｃｍ-3のオーダーで、低かった。 〔実施例３〕図８に示す装置を用いて同様にａ−Ｓｉの
成膜を行なう方法について説明する。
【０１３９】ターゲットとして直径１５０ｍｍ、厚さ２
ｍｍ、体積抵抗率１５００Ωｃｍの単結晶Ｓｉを用い、
放電ガスとして水の露点−９９．６℃のＡｒと水素の混
合ガスを用いた。あらかじめイオン注入装置によりター
ゲットの裏面にＢをイオン注入しバイアス電極とのオー
ミック接触を取れるようにした。基板は完全に脱脂して
乾燥させたコーニング＃７０５９ガラスである。
ｍｍ、体積抵抗率１５００Ωｃｍの単結晶Ｓｉを用い、
放電ガスとして水の露点−９９．６℃のＡｒと水素の混
合ガスを用いた。あらかじめイオン注入装置によりター
ゲットの裏面にＢをイオン注入しバイアス電極とのオー
ミック接触を取れるようにした。基板は完全に脱脂して
乾燥させたコーニング＃７０５９ガラスである。
【０１４０】成膜室内の基板サセプター上に基板を固定
し、成膜室を１０-8Ｔｏｒｒ以下の真空に引いてからサ
セプター内のヒーターにより基板表面温度４００℃に加
熱する。
し、成膜室を１０-8Ｔｏｒｒ以下の真空に引いてからサ
セプター内のヒーターにより基板表面温度４００℃に加
熱する。
【０１４１】その後まず上記と同様の露点のＡｒのみを
成膜室に流して圧力を１０ｍＴｏｒｒに設定し、まずタ
ーゲットバイアス−５Ｖ、基板バイアスは自己バイアス
で５Ｗの放電パワーで放電を行ないイオンボンバードメ
ントにより基板表面のクリーニングを行なった。放電周
波数は１００ＭＨｚである。
成膜室に流して圧力を１０ｍＴｏｒｒに設定し、まずタ
ーゲットバイアス−５Ｖ、基板バイアスは自己バイアス
で５Ｗの放電パワーで放電を行ないイオンボンバードメ
ントにより基板表面のクリーニングを行なった。放電周
波数は１００ＭＨｚである。
【０１４２】次に続けて真空を破らずにＡｒと水素の混
合気体を流し続け、基板温度４００℃でａ−Ｓｉの堆積
を上記クリーニングを行なった基板上に行なった。
合気体を流し続け、基板温度４００℃でａ−Ｓｉの堆積
を上記クリーニングを行なった基板上に行なった。
【０１４３】放電周波数は１００ＭＨｚ、ターゲットバ
イアスはｔ1 では−３００Ｖ、ｔ2では−５Ｖ、基板バ
イアスは自己バイアスで＋１２Ｖ、放電パワー１００
Ｗ、Ａｒと水素の混合ガスの放電圧力は１０ｍＴｏｒ
ｒ、水素分圧は１ｍＴｏｒｒである。ｔ1 を５秒、ｔ2
を２０秒として上記＃７０５９ガラス基板上に膜堆積を
行なうとこの装置の場合実施例１とほぼ同様に堆積速度
は約０．６オングストローム／ｓｅｃ．程度である。
イアスはｔ1 では−３００Ｖ、ｔ2では−５Ｖ、基板バ
イアスは自己バイアスで＋１２Ｖ、放電パワー１００
Ｗ、Ａｒと水素の混合ガスの放電圧力は１０ｍＴｏｒ
ｒ、水素分圧は１ｍＴｏｒｒである。ｔ1 を５秒、ｔ2
を２０秒として上記＃７０５９ガラス基板上に膜堆積を
行なうとこの装置の場合実施例１とほぼ同様に堆積速度
は約０．６オングストローム／ｓｅｃ．程度である。
【０１４４】電子線回折法で分析するとハロー・パター
ンが得られ、結晶のリングパターンまたはスポットパタ
ーンは全く現れないことによりアモルファス構造となっ
ていることが確認できた。膜中の水素濃度は赤外吸収ス
ペクトルの分析によれば約２．０ａｔ％であり、２０９
０〜２１５０ｃｍ-1付近のＳｉＨ2 やＳｉＨ3 結合に起
因する吸収は全く見られなかった。ＥＳＲ測定による堆
積膜のスピン密度は１０-15 ｃｍ-3以下であった。光照
射下（ＡＭ１）の電気伝導度は１×１０5 Ｓｃｍ-1、暗
伝導度は１×１０-10 Ｓｃｍ-1であり、電気伝導度の光
劣化は全く認められなかった。
ンが得られ、結晶のリングパターンまたはスポットパタ
ーンは全く現れないことによりアモルファス構造となっ
ていることが確認できた。膜中の水素濃度は赤外吸収ス
ペクトルの分析によれば約２．０ａｔ％であり、２０９
０〜２１５０ｃｍ-1付近のＳｉＨ2 やＳｉＨ3 結合に起
因する吸収は全く見られなかった。ＥＳＲ測定による堆
積膜のスピン密度は１０-15 ｃｍ-3以下であった。光照
射下（ＡＭ１）の電気伝導度は１×１０5 Ｓｃｍ-1、暗
伝導度は１×１０-10 Ｓｃｍ-1であり、電気伝導度の光
劣化は全く認められなかった。
【０１４５】また走査電子顕微鏡観察によると膜表面は
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。膜中の水素以外の不純物は極めて少なく、
Ａｒ以外は検出出来なかった。Ａｒは約３×１０17ｃｍ
-3であった。
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。膜中の水素以外の不純物は極めて少なく、
Ａｒ以外は検出出来なかった。Ａｒは約３×１０17ｃｍ
-3であった。
【０１４６】基板を厚さ０．５ｍｍの石英に変え同一の
条件で堆積を行なうと＃７０５９ガラスと概略同様の特
性のａ−Ｓｉ膜が得られた。 〔実施例４〕図８に示す装置を用いて同様にａ−Ｓｉの
成膜を行なう方法について説明する。
条件で堆積を行なうと＃７０５９ガラスと概略同様の特
性のａ−Ｓｉ膜が得られた。 〔実施例４〕図８に示す装置を用いて同様にａ−Ｓｉの
成膜を行なう方法について説明する。
【０１４７】ターゲットとして体積抵抗率０．２Ωｃｍ
のＢを含むｐ型単結晶Ｓｉを用い、放電ガスとして水の
露点−１００℃のＡｒと水素の混合ガスを用いた。基板
は加熱した硫酸と過酸化水素の混合液中に漬けた後混合
液を除去しフッ酸洗浄して純水洗浄した後完全に乾燥さ
せたｎ型Ｓｉ単結晶ウエハである。
のＢを含むｐ型単結晶Ｓｉを用い、放電ガスとして水の
露点−１００℃のＡｒと水素の混合ガスを用いた。基板
は加熱した硫酸と過酸化水素の混合液中に漬けた後混合
液を除去しフッ酸洗浄して純水洗浄した後完全に乾燥さ
せたｎ型Ｓｉ単結晶ウエハである。
【０１４８】成膜室内の基板サセプター上に基板を固定
し、成膜室を１０-8Ｔｏｒｒ以下の真空に引いてからサ
セプター内のヒーターにより基板表面温度３５０℃に加
熱する。
し、成膜室を１０-8Ｔｏｒｒ以下の真空に引いてからサ
セプター内のヒーターにより基板表面温度３５０℃に加
熱する。
【０１４９】その後まず上記と同様の露点を示すＡｒの
みを成膜室に流して圧力を１０ｍＴｏｒｒに設定し、ま
ずターゲットバイアス−５Ｖ、基板バイアス＋５Ｖで５
Ｗの放電パワーで放電を行ないイオンボンバードメント
により基板表面のクリーニングを行なった。放電周波数
は５０ＭＨｚである。
みを成膜室に流して圧力を１０ｍＴｏｒｒに設定し、ま
ずターゲットバイアス−５Ｖ、基板バイアス＋５Ｖで５
Ｗの放電パワーで放電を行ないイオンボンバードメント
により基板表面のクリーニングを行なった。放電周波数
は５０ＭＨｚである。
【０１５０】次に続けて真空を破らずにＡｒと水素の混
合気体を流し続け、基板温度３５０℃でａ−Ｓｉの堆積
を上記クリーニングを行なった基板上に行なった。ｔ1
は１５秒、ｔ2 は３０秒とし、放電周波数は５０ＭＨ
ｚ、ターゲットバイアスは−３５０Ｖ、基板バイアスは
＋２５Ｖ、放電パワー８０Ｗ、Ａｒと水素の混合ガスの
放電圧力は８ｍＴｏｒｒ、水素分圧は０．０７ｍＴｏｒ
ｒである。
合気体を流し続け、基板温度３５０℃でａ−Ｓｉの堆積
を上記クリーニングを行なった基板上に行なった。ｔ1
は１５秒、ｔ2 は３０秒とし、放電周波数は５０ＭＨ
ｚ、ターゲットバイアスは−３５０Ｖ、基板バイアスは
＋２５Ｖ、放電パワー８０Ｗ、Ａｒと水素の混合ガスの
放電圧力は８ｍＴｏｒｒ、水素分圧は０．０７ｍＴｏｒ
ｒである。
【０１５１】上記Ａｌ基板上に膜堆積を行なうとこの装
置の場合堆積速度は約２．５オングストローム／ｓｅ
ｃ．程度である。Ｘ線回折法で分析するとハロー・パタ
ーンが得られ、結晶のリングパターンまたはスポットパ
ターンは全く現れないことによりアモルファス構造とな
っていることが確認できた。膜中の水素濃度は赤外吸収
スペクトルの分析によれば約４ａｔ％であった。膜は平
坦で柱状構造は見られず、またＡｒ濃度も７×１０-18
ｃｍ-3程度と低い良質のａ−Ｓｉが得られた。 〔実施例５〕図８に示す装置を用いてａ−ＳｉＧｅ合金
膜の成膜を行なう方法について説明する。
置の場合堆積速度は約２．５オングストローム／ｓｅ
ｃ．程度である。Ｘ線回折法で分析するとハロー・パタ
ーンが得られ、結晶のリングパターンまたはスポットパ
ターンは全く現れないことによりアモルファス構造とな
っていることが確認できた。膜中の水素濃度は赤外吸収
スペクトルの分析によれば約４ａｔ％であった。膜は平
坦で柱状構造は見られず、またＡｒ濃度も７×１０-18
ｃｍ-3程度と低い良質のａ−Ｓｉが得られた。 〔実施例５〕図８に示す装置を用いてａ−ＳｉＧｅ合金
膜の成膜を行なう方法について説明する。
【０１５２】ターゲットとして１５０ｍｍ厚さ２ｍｍの
多結晶ＳｉＧｅ合金（Ｇｅ３０ａｔ％）を用い、放電ガ
スとして水の露点−１００℃のＡｒと水素の混合ガスを
用いた。基板は電気抵抗０．２Ωｃｍ、厚さ０．５ｍｍ
のｐ型Ｓｉウエハの表面に約４００オングストロームの
熱酸化膜を形成したものを用いる。洗浄方法は実施例４
と同様の方法で行なう。
多結晶ＳｉＧｅ合金（Ｇｅ３０ａｔ％）を用い、放電ガ
スとして水の露点−１００℃のＡｒと水素の混合ガスを
用いた。基板は電気抵抗０．２Ωｃｍ、厚さ０．５ｍｍ
のｐ型Ｓｉウエハの表面に約４００オングストロームの
熱酸化膜を形成したものを用いる。洗浄方法は実施例４
と同様の方法で行なう。
【０１５３】成膜室内の基板サセプター上に基板を固定
し、成膜室を１０-9Ｔｏｒｒ以下の真空に引いてからサ
セプター内のヒーターにより基板表面温度３６０℃に加
熱する。
し、成膜室を１０-9Ｔｏｒｒ以下の真空に引いてからサ
セプター内のヒーターにより基板表面温度３６０℃に加
熱する。
【０１５４】その後まずＡｒのみを成膜室に流して圧力
を１５ｍＴｏｒｒに設定し、まずターゲットバイアス−
５Ｖ、基板バイアスは自己バイアスで５Ｗの放電パワー
で放電を行ないイオンボンバードメントにより基板表面
のクリーニングを行なった。放電周波数は２００ＭＨｚ
である。
を１５ｍＴｏｒｒに設定し、まずターゲットバイアス−
５Ｖ、基板バイアスは自己バイアスで５Ｗの放電パワー
で放電を行ないイオンボンバードメントにより基板表面
のクリーニングを行なった。放電周波数は２００ＭＨｚ
である。
【０１５５】次に続けて真空を破らずにＡｒと水素の混
合気体を流し続け、基板温度３６０℃でａ−ＳｉＧｅの
堆積を行なった。放電周波数は２００ＭＨｚ、ターゲッ
トバイアスは−１００Ｖ、基板バイアスは自己バイアス
で＋８Ｖ、放電パワー１００Ｗ、Ａｒと水素の混合ガス
の放電圧力は１５ｍＴｏｒｒ、水素分圧は０．２ｍＴｏ
ｒｒである。
合気体を流し続け、基板温度３６０℃でａ−ＳｉＧｅの
堆積を行なった。放電周波数は２００ＭＨｚ、ターゲッ
トバイアスは−１００Ｖ、基板バイアスは自己バイアス
で＋８Ｖ、放電パワー１００Ｗ、Ａｒと水素の混合ガス
の放電圧力は１５ｍＴｏｒｒ、水素分圧は０．２ｍＴｏ
ｒｒである。
【０１５６】上記基板上に膜堆積を行なうとこの装置の
場合堆積速度は約１．４オングストローム／ｓｅｃ．程
度である。堆積した膜をＸ線回折法で分析するとハロー
・パターンが得られ、結晶のリングパターンまたはスポ
ットパターンは全く現れないことによりアモルファス構
造となっていることが確認できる。
場合堆積速度は約１．４オングストローム／ｓｅｃ．程
度である。堆積した膜をＸ線回折法で分析するとハロー
・パターンが得られ、結晶のリングパターンまたはスポ
ットパターンは全く現れないことによりアモルファス構
造となっていることが確認できる。
【０１５７】膜中の水素濃度は赤外吸収スペクトルの分
析によれば約３ａｔ％であり、２０９０〜２１５０ｃｍ
-1付近のＳｉＨ2 やＳｉＨ3 結合に起因する吸収は全く
見られなかった。また１９００ｃｍ-1付近にＧｅ−Ｈの
伸縮振動に起因する吸収がみられ、ＧｅにもＨが付いて
いることが確認できた。Ｇｅの濃度はターゲット中の濃
度と近い値を示す。ＥＳＲ測定による堆積膜のスピン密
度は約２×１０-16 ｃｍ-3であった。
析によれば約３ａｔ％であり、２０９０〜２１５０ｃｍ
-1付近のＳｉＨ2 やＳｉＨ3 結合に起因する吸収は全く
見られなかった。また１９００ｃｍ-1付近にＧｅ−Ｈの
伸縮振動に起因する吸収がみられ、ＧｅにもＨが付いて
いることが確認できた。Ｇｅの濃度はターゲット中の濃
度と近い値を示す。ＥＳＲ測定による堆積膜のスピン密
度は約２×１０-16 ｃｍ-3であった。
【０１５８】また走査電子顕微鏡観察によると膜表面は
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。Ａｒは１０18ｃｍ-3のオーダーであった。
バンドギャップは約１．４２ｅＶであった。 〔実施例６〕図８に示す装置を用いてａ−Ｓｉの成膜を
行なう方法について説明する。図８においてＡｒガスボ
ンベ１６に換えてＸｅガスボンベを設置する。ターゲッ
トとして直径１２０ｍｍ、厚さ１ｍｍ体積抵抗率１５０
０Ωｃｍの単結晶ＦＺＳｉウエハを用い、放電ガスとし
てＨ2 Ｏの露点−９９．６℃以下のＸｅと水素の混合ガ
スを用いた。ターゲットの電気抵抗が高くてターゲット
バイアスが取りにくいのであらかじめイオン注入装置に
よりターゲットの裏面にＢをイオン注入しバイアス電極
とのオーミック接触を取れるようにした。基板は表面を
熱酸化して４００オングストロームの酸化膜を形成した
Ｓｉウエハである。
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。Ａｒは１０18ｃｍ-3のオーダーであった。
バンドギャップは約１．４２ｅＶであった。 〔実施例６〕図８に示す装置を用いてａ−Ｓｉの成膜を
行なう方法について説明する。図８においてＡｒガスボ
ンベ１６に換えてＸｅガスボンベを設置する。ターゲッ
トとして直径１２０ｍｍ、厚さ１ｍｍ体積抵抗率１５０
０Ωｃｍの単結晶ＦＺＳｉウエハを用い、放電ガスとし
てＨ2 Ｏの露点−９９．６℃以下のＸｅと水素の混合ガ
スを用いた。ターゲットの電気抵抗が高くてターゲット
バイアスが取りにくいのであらかじめイオン注入装置に
よりターゲットの裏面にＢをイオン注入しバイアス電極
とのオーミック接触を取れるようにした。基板は表面を
熱酸化して４００オングストロームの酸化膜を形成した
Ｓｉウエハである。
【０１５９】成膜チャンバー内の基板サセプター上に基
板を固定し、成膜室を１０-9Ｔｏｒｒ以下の真空に排気
してからサセプター内のヒーターにより基板表面温度４
００℃に加熱する。
板を固定し、成膜室を１０-9Ｔｏｒｒ以下の真空に排気
してからサセプター内のヒーターにより基板表面温度４
００℃に加熱する。
【０１６０】その後まずＸｅのみを成膜室に流して圧力
を１５ｍＴｏｒｒに設定し、まずターゲットバイアス−
５Ｖ、基板バイアスは自己バイアスで５Ｗの放電パワー
で放電を行ないイオンボンバードメントにより基板表面
のクリーニングを行なった。放電周波数は１００ＭＨｚ
である。
を１５ｍＴｏｒｒに設定し、まずターゲットバイアス−
５Ｖ、基板バイアスは自己バイアスで５Ｗの放電パワー
で放電を行ないイオンボンバードメントにより基板表面
のクリーニングを行なった。放電周波数は１００ＭＨｚ
である。
【０１６１】次に続けて真空を破らずにＸｅと水素の混
合気体を流し続け、基板温度４００℃でａ−Ｓｉの堆積
を上記クリーニングを行なった基板上に行なった。放電
周波数は７５ＭＨｚ、ターゲットバイアスは−３００
Ｖ、基板バイアスは自己バイアス、放電パワー１００
Ｗ、Ｘｅと水素の混合ガスの放電圧力は１５ｍＴｏｒ
ｒ、水素分圧は０．１ｍＴｏｒｒである。
合気体を流し続け、基板温度４００℃でａ−Ｓｉの堆積
を上記クリーニングを行なった基板上に行なった。放電
周波数は７５ＭＨｚ、ターゲットバイアスは−３００
Ｖ、基板バイアスは自己バイアス、放電パワー１００
Ｗ、Ｘｅと水素の混合ガスの放電圧力は１５ｍＴｏｒ
ｒ、水素分圧は０．１ｍＴｏｒｒである。
【０１６２】ｔ1 ＝３で上記ＳｉＯ2 膜つきＳｉウエハ
基板上に膜堆積を行なうと、この装置の場合堆積速度は
約６オングストローム／ｓｅｃ．程度である。Ｘ線回折
法で分析するとハロー・パターンが得られ、結晶のリン
グパターンまたはスポットパターンは全く現れないこと
によりアモルファス構造となっていることが確認でき
た。
基板上に膜堆積を行なうと、この装置の場合堆積速度は
約６オングストローム／ｓｅｃ．程度である。Ｘ線回折
法で分析するとハロー・パターンが得られ、結晶のリン
グパターンまたはスポットパターンは全く現れないこと
によりアモルファス構造となっていることが確認でき
た。
【０１６３】膜中の水素濃度は赤外吸収スペクトルの分
析によれば約７ａｔ％であり、２０９０〜２１５０ｃｍ
-1付近のＳｉＨ2 やＳｉＨ3 結合に起因する吸収はほと
んど見られなかった。ＥＳＲ測定による堆積膜のスピン
密度は１０-16 ｃｍ-3以下であった。光照射下（ＡＭ
１）の電気伝導度は１×１０5 Ｓｃｍ-1、暗伝導度は８
×１０-11 Ｓｃｍ-1であり、電気伝導度の光劣化はほと
んど認められなかった。
析によれば約７ａｔ％であり、２０９０〜２１５０ｃｍ
-1付近のＳｉＨ2 やＳｉＨ3 結合に起因する吸収はほと
んど見られなかった。ＥＳＲ測定による堆積膜のスピン
密度は１０-16 ｃｍ-3以下であった。光照射下（ＡＭ
１）の電気伝導度は１×１０5 Ｓｃｍ-1、暗伝導度は８
×１０-11 Ｓｃｍ-1であり、電気伝導度の光劣化はほと
んど認められなかった。
【０１６４】また走査電子顕微鏡観察によると膜表面は
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。膜中の水素以外の不純物は極めて少なく、
Ｘｅ以外は検出出来なかった。Ｘｅは１０19ｃｍ-3のオ
ーダーであった。
極めて平坦であり、断面観察では膜の柱状構造は認めら
れなかった。膜中の水素以外の不純物は極めて少なく、
Ｘｅ以外は検出出来なかった。Ｘｅは１０19ｃｍ-3のオ
ーダーであった。
【０１６５】
【発明の効果】以上に説明したように、本発明の半導体
基板の製造方法によれば、絶縁物基板上に結晶性が単結
晶ウエハー並に優れたＳｉ結晶層を得るうえで、生産
性、均一性、制御性、経済性の面において卓越した方法
を提供することができる。
基板の製造方法によれば、絶縁物基板上に結晶性が単結
晶ウエハー並に優れたＳｉ結晶層を得るうえで、生産
性、均一性、制御性、経済性の面において卓越した方法
を提供することができる。
【０１６６】更に本発明によれば、従来のＳＯＩデバイ
スの利点を実現し、応用可能な半導体基板の作製方法を
提案することができる。
スの利点を実現し、応用可能な半導体基板の作製方法を
提案することができる。
【０１６７】また、本発明によれば、ＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る半導体基板の作製方法を提供するこ
とができる。
【０１６８】本発明の非晶質堆積膜の形成方法によれ
ば、膜中のＡｒ等の不活性ガス濃度の低い極めて高品質
の水素化ａ−Ｓｉ膜等の非晶質堆積膜を高価で危険性の
高い半導体ガスを使わずに成膜することが出来る。特に
この方法によると１３．５６ＭＨｚ程度の反応性スパッ
タリングによる水素化ａ−Ｓｉに較べて膜中にＳｉＨ2
結合が少なく、膜に混入するＡｒ原子が少なく、柱状構
造を含まない均一な膜構造を持ち、不純物ドーピングに
よる電気伝導のｐｎ制御のドーピング効率の高い、さら
に光照射下の電気伝導度σp が高いａ−Ｓｉ膜が得られ
る。
ば、膜中のＡｒ等の不活性ガス濃度の低い極めて高品質
の水素化ａ−Ｓｉ膜等の非晶質堆積膜を高価で危険性の
高い半導体ガスを使わずに成膜することが出来る。特に
この方法によると１３．５６ＭＨｚ程度の反応性スパッ
タリングによる水素化ａ−Ｓｉに較べて膜中にＳｉＨ2
結合が少なく、膜に混入するＡｒ原子が少なく、柱状構
造を含まない均一な膜構造を持ち、不純物ドーピングに
よる電気伝導のｐｎ制御のドーピング効率の高い、さら
に光照射下の電気伝導度σp が高いａ−Ｓｉ膜が得られ
る。
【図１】本発明の半導体基板の製造方法の一実施態様例
を示す工程図である。
を示す工程図である。
【図２】本発明に用いる高周波スパッター装置の一例を
示す図である。
示す図である。
【図３】本発明の半導体基板の製造方法の第１実施例を
示す工程図である。
示す工程図である。
【図４】本発明の半導体基板の製造方法の第２実施例を
示す工程図である。
示す工程図である。
【図５】本発明の第一実施例を示すターゲットバイアス
と膜堆積速度との関係を表わす図である。
と膜堆積速度との関係を表わす図である。
【図６】本発明の第二実施例を示すターゲットバイアス
と膜堆積速度との関係を表わす図である。
と膜堆積速度との関係を表わす図である。
【図７】基板に入射するイオンのエネルギー分布を表わ
す図である。
す図である。
【図８】本発明に用いる高周波スパッター装置の一例を
示す図である。
示す図である。
１１ 単結晶領域 １２ 非晶質領域 １３ 単結晶半導体層 １４ 非晶質導体層 １５ 固相成長した単結晶半導体層 ３０，４０ 基板 ３１，４１ 酸化膜 ４２ 非晶質層 ３２，４３ エピタキシャル単結晶層 ３３，４４ 非晶質層 ４５ 単結晶領域 ３４，４６ 固相成長で形成された単結晶層 １１１ 真空チャンバ １１２ ターゲット １１３，１１４ 基板支持具 １１５ 永久磁石 １１６ 基体 １１７ １００ＭＨｚ高周波電源 １１８ １９０ＭＨｚ高周波電源 １１９，１２０ マッチング回路 １２７ ターゲットの直流電位を決定するための直流電
源 １２８ 基体の直流電位を決定するための直流電源 １２１，１２２ ターゲット及び基体のローパスフィル
ター １２３，１２４ バンドパスフィルター １２５ 磁気浮上型タンデムターボ １２６ ドライポンプ １２９ 基体加熱用のＸｅランプ ２０１ 真空チャンバー ２０２ 排気ダクト ２０３ ターボ分子ポンプ ２０４ ロータリーポンプ ２０５ 基板 ２０６ サセプター ２０７ 基板ヒーター ２０８ ターゲット ２０９ マグネット ２１０ コンデンサー ２１１ マッチングボックス ２１２ 高周波電源 ２１３ 低周波透過フィルター ２１４ 直流バイアス電源 ２１５ スパッターガス用のガス精製装置 ２１６ スパッターガスボンベ ２１７ 主バルブ ２１８，２２２ マスフローコントローラー ２１９ 水素ガス精製装置 ２２０ 水素ガスボンベ ２２１ 水素ガス配管 ２２３ スパッターガス用のガス配管
源 １２８ 基体の直流電位を決定するための直流電源 １２１，１２２ ターゲット及び基体のローパスフィル
ター １２３，１２４ バンドパスフィルター １２５ 磁気浮上型タンデムターボ １２６ ドライポンプ １２９ 基体加熱用のＸｅランプ ２０１ 真空チャンバー ２０２ 排気ダクト ２０３ ターボ分子ポンプ ２０４ ロータリーポンプ ２０５ 基板 ２０６ サセプター ２０７ 基板ヒーター ２０８ ターゲット ２０９ マグネット ２１０ コンデンサー ２１１ マッチングボックス ２１２ 高周波電源 ２１３ 低周波透過フィルター ２１４ 直流バイアス電源 ２１５ スパッターガス用のガス精製装置 ２１６ スパッターガスボンベ ２１７ 主バルブ ２１８，２２２ マスフローコントローラー ２１９ 水素ガス精製装置 ２２０ 水素ガスボンベ ２２１ 水素ガス配管 ２２３ スパッターガス用のガス配管
Claims (12)
- 【請求項１】 非晶質領域と単結晶領域とが隣接して設
けられた基体上に、Ｈ2 Ｏ、ＣＯ2 及びＣＯの各分圧が
１×１０-8Ｔｏｒｒ以下の空間内で、ターゲットにプラ
ズマ生成のための高周波電力を印加するスパッタ法を用
いて、前記非晶質領域上に非晶質半導体層を、前記単結
晶領域上に単結晶半導体層をそれぞれ堆積し、 前記単結晶半導体層を種結晶、又は前記単結晶領域と前
記単結晶半導体層とを種結晶として単結晶固相成長さ
せ、前記非晶質半導体層を単結晶化することを特徴とす
る半導体基板の製造方法。 - 【請求項２】 前記基体温度が２５０℃以上４００℃以
下であることを特徴とする請求項１記載の半導体基板の
製造方法。 - 【請求項３】 前記ターゲットに直流電圧を印加するこ
とを特徴とする請求項１記載の半導体基板の製造方法。 - 【請求項４】 前記基体に直流電圧又は高周波電力を印
加することを特徴とする請求項１記載の半導体基板の製
造方法。 - 【請求項５】 前記スパッタ法による堆積膜形成前に、
前記基体表面をイオン照射することを特徴とする請求項
１記載の半導体基板の製造方法。 - 【請求項６】 前記基体に印加する高周波電力は、前記
ターゲットに印加する高周波電力より高い周波数の高周
波電力であることを特徴とする請求項４記載の半導体基
板の製造方法。 - 【請求項７】 堆積材料成分を含むターゲットを用い、
０．１ａｔ％以上の水素を含む不活性ガスを放電ガスと
して用いた反応性スパッタリング法によって、基体上に
前記堆積材料を主成分とする厚さ１０ｎｍ以下の堆積膜
を形成する堆積過程と、形成された堆積膜表面にプラズ
マ照射のみを行う照射過程と、を交互に繰り返すことを
特徴とする非晶質堆積膜の形成方法。 - 【請求項８】 前記ターゲット及び前記基体の少なくと
も一方に直流又は高周波のバイアス電圧を印加すること
を特徴とする請求項７記載の非晶質堆積膜の形成方法。 - 【請求項９】 ターゲットバイアス電圧を変化させるこ
とによって、前記堆積過程と前記照射過程とを切り替え
ることを特徴とする請求項８記載の非晶質堆積膜の形成
方法。 - 【請求項１０】 反応性スパッタリングの放電周波数は
５０ＭＨｚ以上であることを特徴とする請求項７〜請求
項９のいずれかに記載の非晶質堆積膜の形成方法。 - 【請求項１１】 前記不活性ガス及び前記水素以外のガ
スの分圧が１０-8Ｔｏｒｒ以下であることを特徴とする
請求項７〜請求項１０のいずれかに記載の非晶質堆積膜
の形成方法。 - 【請求項１２】 前記堆積材料成分は、シリコン又はシ
リコン合金であることを特徴とする請求項７〜請求項１
１のいずれかに記載の非晶質堆積膜の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131066A JPH06326024A (ja) | 1993-05-10 | 1993-05-10 | 半導体基板の製造方法及び非晶質堆積膜の形成方法 |
| US08/239,570 US5500102A (en) | 1993-05-10 | 1994-05-09 | Method of forming deposited semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5131066A JPH06326024A (ja) | 1993-05-10 | 1993-05-10 | 半導体基板の製造方法及び非晶質堆積膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326024A true JPH06326024A (ja) | 1994-11-25 |
Family
ID=15049212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5131066A Pending JPH06326024A (ja) | 1993-05-10 | 1993-05-10 | 半導体基板の製造方法及び非晶質堆積膜の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5500102A (ja) |
| JP (1) | JPH06326024A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112542371A (zh) * | 2019-09-20 | 2021-03-23 | 东莞新科技术研究开发有限公司 | 一种半导体基板的表面防尘处理方法 |
| JP2021107570A (ja) * | 2019-12-27 | 2021-07-29 | 住友重機械工業株式会社 | 成膜装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2758948B2 (ja) * | 1989-12-15 | 1998-05-28 | キヤノン株式会社 | 薄膜形成方法 |
| DE4345229C2 (de) * | 1993-09-30 | 1998-04-09 | Reinhard Dr Schwarz | Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen |
| IL115713A0 (en) * | 1995-10-22 | 1996-01-31 | Ipmms Dev & Production Ltd | Sputter deposit method and apparatus |
| JPH1079483A (ja) * | 1996-09-04 | 1998-03-24 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| TW358964B (en) | 1996-11-21 | 1999-05-21 | Applied Materials Inc | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| US6143631A (en) | 1998-05-04 | 2000-11-07 | Micron Technology, Inc. | Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon |
| US6080285A (en) | 1998-09-14 | 2000-06-27 | Applied Materials, Inc. | Multiple step ionized metal plasma deposition process for conformal step coverage |
| US7238393B2 (en) * | 2003-02-13 | 2007-07-03 | Asm Japan K.K. | Method of forming silicon carbide films |
| JP2009544849A (ja) * | 2006-07-27 | 2009-12-17 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | 膜形成装置のクリーニング方法および膜形成装置 |
| US8758507B2 (en) * | 2008-06-16 | 2014-06-24 | Silicor Materials Inc. | Germanium enriched silicon material for making solar cells |
| US7887633B2 (en) * | 2008-06-16 | 2011-02-15 | Calisolar, Inc. | Germanium-enriched silicon material for making solar cells |
| CN201614406U (zh) * | 2008-08-27 | 2010-10-27 | 梯尔涂层有限公司 | 沉积材料形成镀层的设备 |
| US20100314244A1 (en) * | 2009-06-12 | 2010-12-16 | Applied Materials, Inc. | Ionized Physical Vapor Deposition for Microstructure Controlled Thin Film Deposition |
| US20100314245A1 (en) * | 2009-06-12 | 2010-12-16 | Applied Materials, Inc. | Ionized Physical Vapor Deposition for Microstructure Controlled Thin Film Deposition |
| KR20120064364A (ko) * | 2010-12-09 | 2012-06-19 | 삼성전자주식회사 | 태양 전지의 제조 방법 |
| US10224189B2 (en) | 2011-09-30 | 2019-03-05 | Teer Coatings Limited | Apparatus and a method for deposition of material to form a coating |
| US9735280B2 (en) * | 2012-03-02 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film |
| JP6586328B2 (ja) * | 2015-09-04 | 2019-10-02 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| US20200203127A1 (en) | 2018-12-20 | 2020-06-25 | L'Air Liquide, Société Anonyme pour I'Etude et I'Exploitation des Procédés Georges Claude | Systems and methods for storage and supply of f3no-free fno gases and f3no-free fno gas mixtures for semiconductor processes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1062510B (it) * | 1975-07-28 | 1984-10-20 | Rca Corp | Dispositivo semiconduttore presentante una regione attiva di silicio amorfo |
| JPS6035059B2 (ja) * | 1977-12-22 | 1985-08-12 | キヤノン株式会社 | 電子写真感光体およびその製造方法 |
| JPS6350025A (ja) * | 1986-08-20 | 1988-03-02 | Tadahiro Omi | 半導体製造装置 |
| US5194398A (en) * | 1989-06-28 | 1993-03-16 | Mitsui Toatsu Chemicals, Inc. | Semiconductor film and process for its production |
| JPH0365013A (ja) * | 1989-08-02 | 1991-03-20 | Nec Corp | 電磁式ブレーカ |
| JP2795736B2 (ja) * | 1990-07-05 | 1998-09-10 | キヤノン株式会社 | 堆積膜の形成方法 |
| AU632241B2 (en) * | 1990-09-06 | 1992-12-17 | Mitsui Toatsu Chemicals Inc. | Amorphous silicon solar cell and method for manufacturing the same |
| JP2880322B2 (ja) * | 1991-05-24 | 1999-04-05 | キヤノン株式会社 | 堆積膜の形成方法 |
-
1993
- 1993-05-10 JP JP5131066A patent/JPH06326024A/ja active Pending
-
1994
- 1994-05-09 US US08/239,570 patent/US5500102A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112542371A (zh) * | 2019-09-20 | 2021-03-23 | 东莞新科技术研究开发有限公司 | 一种半导体基板的表面防尘处理方法 |
| JP2021107570A (ja) * | 2019-12-27 | 2021-07-29 | 住友重機械工業株式会社 | 成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5500102A (en) | 1996-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06326024A (ja) | 半導体基板の製造方法及び非晶質堆積膜の形成方法 | |
| US5563092A (en) | Method of producing a substrate for an amorphous semiconductor | |
| US5288658A (en) | Process for the formation of an amorphous silicon deposited film with intermittent irradiation of inert gas plasma | |
| US6022458A (en) | Method of production of a semiconductor substrate | |
| EP0582228B1 (en) | Process of forming hydrogenated amorphous silicon film | |
| JPH0215174A (ja) | マイクロ波プラズマｃｖｄ装置 | |
| JPH04184979A (ja) | 太陽電池の製造方法 | |
| Kondo et al. | Novel aspects in thin film silicon solar cells–amorphous, microcrystalline and nanocrystalline silicon | |
| US5484746A (en) | Process for forming semiconductor thin film | |
| JPH0465120A (ja) | 堆積膜の形成方法 | |
| JPH04286336A (ja) | 半導体装置の製造方法 | |
| WO2007049402A1 (ja) | 大気圧水素プラズマを用いた膜製造方法、精製膜製造方法及び装置 | |
| JPH021367B2 (ja) | ||
| JP2679023B2 (ja) | ダイヤモンド薄膜堆積用基板の製造方法 | |
| JPH0562913A (ja) | 堆積膜の成膜方法 | |
| JPH021365B2 (ja) | ||
| JPH04199749A (ja) | 太陽電池の製造方法 | |
| JP3532160B2 (ja) | 結晶質シリコン薄膜 | |
| Baba et al. | High-quality polycrystalline silicon thin film prepared by a solid phase crystallization method | |
| Sharif et al. | Epitaxial silicon thin films by low-temperature aluminum induced crystallization of amorphous silicon for solar cell applications | |
| JP2000058460A (ja) | シリコン薄膜製造方法 | |
| JPH10256164A (ja) | 結晶質膜の製造方法 | |
| Reidy et al. | Electrical properties of pn junctions formed by plasma enhanced epitaxial growth | |
| JPH10120491A (ja) | 結晶膜の形成方法 | |
| JPH03146673A (ja) | 薄膜堆積法及び薄膜堆積装置 |