JPH06333931A - 半導体装置における微細電極の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】この発明は、上部径と下部径が等しく設定され
るようにした柱状に構成される半導体装置における微細
電極の製造方法を提供することを目的とする。 【構成】半導体基板11上に形成されたアルミニウム配線
13上に、この配線13に対応して開口15の形成されるパッ
シベーション膜14を形成し、その上に導電層16が形成さ
れる。そして、この上に形成されたレジスト膜17にホト
穴18を露光現像によって開口し、このホト穴内にＣu メ
ッキ19およびはんだメッキ20を行い、レジスト膜を除去
すると共にはんだメッキ20をリフローして柱状の電極を
形成する。ここで、レジスト膜17にホト穴18が開口され
た後に、ＲＩＥ装置によって酸素ガスのラジカルをプラ
ズマ中で生成し、前記ホト穴を電界で加速衝撃すること
で異方性エッチングして、ホト穴下部に形成されたテー
リング部を除去することで、ホト穴の上部径と下部径を
ほぼ一致させ、ホト穴形状を適正化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、組み込まれた素子等
に対応して形成される突起電極、すなわちフリップチッ
プＩＣ等の半導体装置における微細電極の製造方法に関
する。

【０００２】

【従来の技術】突起電極を備えた半導体装置は、フェー
ス・ダウン・ボンディング用のフリップチップあるいは
テープ・キャリア・ボンディング用のＩＣチップ等にお
いて用いられている。半導体装置においては素子の集積
密度が著しく増大する傾向にあり、必然的にチップ内に
多数の突起電極を配列形成する必要が生ずる。したがっ
て、突起電極それぞれの相互間隔を狭くする必要が生ず
るもので、この様な要求を満足させるためには、突起電
極を柱状に形成した微細電極とすることが要求される。

【０００３】この様な微細電極は例えば次のようにして
製造される。すなわち、素子の形成された半導体ウエハ
上にアルミニウム配線を施し、この配線上にウエハを保
護するために、電極取り出しのための配線層に至る開口
を形成したパッシベーション膜を形成する。そして、こ
のパッシベーション膜の上に導電層を蒸着形成した後
に、例えば５０μｍ程度の厚さのフィルムレジストをラ
ミネートし、アライナーによって露光した後、現像して
突起電極を形成しようとする位置に導電層に至るホト穴
を形成し、Ｃu メッキを行ってホト穴内にＣu を埋め込
み、このＣu 埋め込み部分にはんだメッキを施す。その
後、フィルムレジストを剥離液によって除去し、はんだ
をリフローすることによってフリップチップ用のはんだ
バンプ（電極）が形成される。

【０００４】この様にしてはんだバンプ用の微細電極が
形成されるものであるが、フイルムレジストに対してホ
ト穴を形成するレジスト現像工程において、フィルムレ
ジストの膜厚が５０μｍと厚いものであるため、図９に
示すようにレジスト50に形成されたホト穴51の下部に幅
Ｌのテーリンク部52が形成され、ホト穴51はレジスト50
の上部に比べて下部の径が約１０のμｍ程度狭くなっ
て、レジスト50のホト穴51の形状が適正化されない。

【０００５】したがって、この様なテーリング部52の形
成されたホト穴51部にＣu メッキを施しても、形成され
た柱状電極の下部の径が上部に比較してくびれるように
細くなり、突起電極としての機能が充分に発揮できない
状況となる。図１０はレジスト50に形成されたホト穴51
用のマスクの径に対するホト穴51の上部の径と下部の径
との関係を示したもので、常に１０μｍ程度の差があ
る。

【０００６】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、柱状突起電極を形成するに
際して、この電極の上部の径と下部の径が常に等しく設
定されるように、レジストに形成されたホト穴の径が上
部と下部で一致させられるようにするもので、確実に形
状が適正化されたホト穴によって、特に下部にくびれ等
が存在しない微細化に適する突起電極が確実に形成され
るようにする半導体装置における微細電極の製造方法を
提供しようとするものである。

【０００７】

【課題を解決するための手段】この発明に係る半導体装
置における微細電極の製造方法は、半導体基板に形成さ
れた素子部に対応して前記基板表面に配線層を形成し、
この配線層上に前記配線層に貫通する開口を形成した絶
縁物保護層を形成するもので、この保護層上に前記開口
を介して前記配線層に接続される導電膜を形成すると共
に、その上に微細電極の高さに相当する膜厚のレジスト
膜を形成する。そして、前記レジスト膜に前記絶縁物保
護層の開口部に対応してホト穴を形成し、リアクティブ
イオンエッチング（ＲＩＥ）によって酸素ガスのラジカ
ルをプラズマ中で生成して前記ホト穴を異方性エッチン
グした後、このホト穴にメッキ金属を埋め込み、前記レ
ジスト膜を除去して柱状電極を形成する。

【０００８】

【作用】この様な微細電極の製造方法において、最初に
レジストにホト穴が形成された状態においては、このホ
ト穴の下部にテーリング部が存在していて、このホト穴
の上部の径と下部の径とに差がある。しかし、その後Ｒ
ＩＥによって異方性エッチングを行うことにより、ホト
穴下部のテーリング部が除去され、したがってこのホト
穴内にＣu メッキによってＣu を埋め込みレジストを除
去すれば、上部径と下部径が一致した状態の柱状電極が
形成されるようになる。すなわち、形状の適正化された
突起電極が確実に形成されるようになるもので、特に微
細化したはんだバンプ電極が高密度化可能にして容易に
形成されるようになる。

【０００９】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１（Ａ）に示すように、まず半導体ウエハ
11に素子12が形成されているもので、この半導体ウエハ
11の表面上にアルミニウム配線層13が形成される。次
に、（Ｂ）図で示すようにこのアルミニウム配線層13の
上に、ウエハ11を保護する目的でパッシベーション膜14
を形成しているもので、このパッシベーション膜14には
配線層13に至る開口15が形成される。このパッシベーシ
ョン膜14の表面の全面には、（Ｃ）図のようにＴi 膜16
1 およびＣu 膜162 による導電層16が蒸着あるいはスパ
ッタによって形成される。

【００１０】次に図２の（Ａ）で示すように、この様に
して形成された導電層16上にアクリル系のレジスト膜17
を形成する。厚膜液状のレジストの場合は塗布によって
レジスト膜18が形成されるようにするものであり、また
ドライフィムレジストの場合は加熱ローラによってラミ
ネートすることによりレジスト膜18が形成される。この
様にレジスト膜17が形成されたならば、アライナー（Ca
non PLA600FA・CanonPLA501FA）によって露光し、現像
液によって現像することによって、開口15の位置に対応
してホト穴18を形成する。

【００１１】このホト穴18の形成工程において使用され
る現像液は、レジスト膜17が溶剤現像タイプであるなら
ば、１−１−１トリクロロエタン等、アルカリ現像タイ
プならば１％炭酸ナトリウム溶液等である。

【００１２】この様にしてホト穴18が形成されたなら
ば、同図の（Ｂ）で示すようにレジストの残渣を除去す
るためにアッシング処理を行った後Ｃｕメッキ19を施
し、さらにその後にはんだメッキ20を施す。そして、レ
ジスト膜17を剥離液（溶剤現像タイプのレジストの場合
は塩化メチレン、アルカリ現像大部の場合は２％水酸化
カリウム溶液）で除去し、さらに同図の（Ｃ）で示すよ
うに蒸着されたＣu 膜162をＣu エッチング液で除去す
ると共に、Ｔi 膜161 をＴi エッチング液でエッチング
して、Ｃu メッキ19およびはんだメッキ20を露出させ
る。

【００１３】ここで使用されたＣu 膜162 およびＴi 膜
161 のエッチング液は、はんだのエッチング速度に対し
てＣu およびＴi のエッチング速度が充分に大きいもの
であるため、はんだメッキ20は殆ど溶けない。そして、
最後に（Ｄ）図で示すようにはんだメッキ20部をリフロ
ーさせて、はんだバンプが形成されるようにする。

【００１４】この様にした電極を形成するに際して、レ
ジスト膜17に対してホト穴18を形成する現像工程におい
てレジスト膜17が５０μｍと通常のレジスト膜に比べて
２５〜５０倍と厚いものであるため、現像液がホト穴18
の下部まで到達し難いものであるため、あるいは露光用
の光が斜めに入射するものであるため、ホト穴18の下部
にレジストがテーリングして、図９で示したようにテー
リング部が形成されてレジスト形状が適正化されない。
実際にホト穴18の径を上部および下部で測定してみる
と、下部の径が約１０μｍ狭くなっている。

【００１５】この様な現象が存在するため、これまでは
Ｏ₂ プラズマアッシングによってホト穴18の径の適正化
を図っているが、プラズマアッシングにおいては異方性
エッチングであるため、その形状がそのまま維持される
ようになり、ホト穴18の上部の径と下部の径とを同等に
することができなかった。

【００１６】そこでこの実施例においては、ＲＩＥ（リ
アクティブイオンエッチング）装置によって厚膜状のレ
ジスト膜17のテーリング部分の除去を行うもので、図３
はこのＲＩＥ装置30を示している。この装置30は、処理
すべき半導体基板11を載置したカソード31が設定された
チャンバ32を備えるもので、このチャンバ32内に所定の
Ｏ₂ ガスが導入され、また排気されるようにしている。
そして、カソード31に平行に対向するようにしてアノー
ド33が設定され、カソード31とアノード33との間にはＲ
Ｆ（高周波ラジオフレケンシー）パワー34が接続される
もので、チャンバ32内にプラズマ（１０^-3〜１０^-4Tor
r）が形成されるようにする。

【００１７】このＲＩＥ装置30は平行平板型のチャンバ
32を構成するもので、ＲＦパワー34の周波数は１３．５
６ＭＨz で１００±１０ワットに設定され、チャンバ32
内に導入されるＯ₂ の流量は５０±２ＳＣＣＭ（真空度
０．７５±０．０５Torr）とされるもので、処理時間は
１０分である。

【００１８】この様な処理条件によって膜厚５０μｍの
レジスト膜17において直径６０μｍの微細ホト穴まで穴
あけが可能とされるものであり、このホト穴の上部径と
下部径はほぼ同寸法となっている。これによって、直径
が６０μｍで電極高さが６０μｍのようなバンプも精度
良く形成可能とされる。

【００１９】以下に最適条件を決めるまでの実験結果を
説明する。まず、ＲＩＥ装置30による処理の原理につい
て検討すると、チャンバ32内に酸素ガスを導入している
ものであり、このＯ₂ はプラズマ中で解離して反応性の
高い状態にあるＯ原子（ラジカル：＊で表記する）を発
生する。このＯ₂ ラジカルと主成分であるアクリル樹脂
が反応してレジスト膜17はエッチングされるものと考え
られる。この反応を図で示すと図４のようになる。

【００２０】カソード31とアノード33との間に印加され
るＲＦパワーとホト穴18（スルーホール）の径およびレ
ジスト膜17の膜厚との関係について検討すると、まずレ
ジスト膜厚の減少をできる限り少なくすると共にレジス
ト残渣を除去するために、ＲＦ出力と共にスルーホール
の径とレジスト膜厚の関係を把握するようにした。その
結果、出力が大きくなるにつれて（ガス流量は固定で処
理時間一定の場合）エッチレートは大きくなる傾向にあ
る。またスルーホールの形状も１００ワット以上におい
てかなり急峻になってくるもので、さらに２００ワット
ではスルーホールの上部径と下部径とがほぼ一致するよ
うになる。

【００２１】以下に示す表１ないし表３は出力とスルー
ホール径およびレジスト膜厚の関係についての実験結果
を示す。

【００２２】

【表１】

【表２】

【表３】 図５は出力（ＲＦパワー）とスルーホールの径およびレ
ジスト膜厚の関係の実験結果を示すもので、（Ａ）はス
ルーホール径と出力パワーとの関係を処理時間に関連し
て示し、（Ｂ）はレジスト膜厚と出力パワーとの関係を
同じく処理時間との関係で示している。

【００２３】以上の結果から判断して、レジスト膜厚の
減少を考慮すると出力は１００ワット以下でなければな
らない。そこで、処理時間１０分でＯ₂ 流量が５０ＣＣ
Ｍで出力１００ワット以下としたものの電極強度を、テ
ンションゲージによって把握すると、表４で示すように
なった。

【００２４】

【表４】 この結果より、出力５０ワットによってエッチングした
場合、Ｃu −Ｃu 間で剥離して強度不足を生じている
が、これは図６で示すようにエッチングを行った後にお
いてもレジスト残渣が残っているために、このレジスト
残渣の上のＣu メッキに強度不足が生じたものと考えら
れる。また、出力７５ワットと１００ワットとの間に強
度の差があるのは、はんだをメッキするスルーホールの
径に差があるために電極面積に差ができ、その結果強度
差となったものと考えられる。

【００２５】この様な実験結果に基づき、出力が１００
ワットが最適であることが理解できるものであるが、次
にこの出力を固定して、Ｏ₂ 流量とスルーホールの径お
よびレジスト膜厚の関係を把握すると、次の表５で示す
結果を得た。

【００２６】

【表５】 図７の（Ａ）はＯ₂ 流量とスルーホールの径との関係を
示し、同図の（Ｂ）はＯ₂ 流量とレジスト膜厚との関係
を示すもので、以上の結果からＯ₂ 流量が少ないとスル
ーホールの径が大きく、レジスト膜厚が薄くなる傾向に
あるもので、レジストのエッチングが進む方向にある。
またＯ₂ 流量が多い場合には、エッチングが思った程進
まないもので、Ｏ₂ の流量が少ないとイオンによるエッ
チングが進むが、Ｏ₂ の流量が多いとイオンによるエッ
チングよりも酸素ガスが多く流れ込むため、レジストと
酸素ラジカルとの反応が起こり易くなるもので、レジス
トの灰化反応が進むため、エッチングが思ったほど進ま
ないものと考えられる。以上の結果を踏まえてＯ₂ の流
量は５０ＳＣＣＭとすれば効果的である。

【００２７】最後にスルーホール径とレジスト膜厚との
関係を見る。以上の結果から出力とＯ₂ 流量が決定した
ので、出力を１００ワットに固定し、Ｏ₂ の流量を５０
ＳＣＣＭに固定して、処理時間とスルーホール径および
レジスト膜厚の関係を把握すると、次の表６および図７
で示すようになった。その結果、処理時間が３分あるい
は５分の場合のスルーホールにおいてレジスト残渣が残
っているので、処理時間は１０分が適性である。

【００２８】

【表６】

【００２９】

【発明の効果】以上のようにこの発明に係る半導体装置
におけるバンプ等の突出する微細電極の製造方法によれ
ば、柱状の突起電極を形成するに際して、この電極の上
部の径と下部の径が常に等しく設定されるように、レジ
ストに形成されたホト穴の径が上部と下部で一致させら
れるもので、形状が適正化されたホト穴によって、特に
下部にくびれ等が存在しない微細化に適する突起電極が
確実に形成されるものである。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｃ）はこの発明の一実施例に係る半
導体装置における微細電極の製造過程を順次説明する断
面図。

【図２】（Ａ）〜（Ｄ）は図１に続く製造過程を順次説
明する断面図。

【図３】上記製造過程で使用されるＲＩＥ装置を説明す
る図。

【図４】上記ＲＩＥ装置における処理の反応について説
明する図。

【図５】（Ａ）および（Ｂ）は、スルーホール径および
レジスト膜厚と出力パワーとの関係を説明する実験結果
を示す図。

【図６】（Ａ）はＲＩＥ装置で処理したときのレジスト
残渣の状況を説明する図、（Ｂ）はそのときの電極構造
を説明する図。

【図７】（Ａ）および（Ｂ）はそれぞれＯ₂ 流量とスル
ーホール径およびレジスト膜厚との関係を説明する図。

【図８】（Ａ）および（Ｂ）はそれぞれ処理時間とスル
ーホール径およびレジスト膜厚との関係を説明する図。

【図９】従来の製造方法におけるレジスト膜に形成した
ホト穴の形状を説明する図。

【図１０】図９におけるホト穴の上部径と下部径との関
係をマスク径に対応して示す図。

【符号の説明】

11…半導体基板、12…素子、13…アルミニウム配線、14
…パッシベーション膜（保護層）、15…開口、16…導電
層、17…レジスト膜、18…ホト穴、19…Ｃu メッキ、20
…はんだメッキ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成された素子部に対応し
   て、前記基板表面に配線層を形成する第１の工程と、 前記配線層上に前記配線層に貫通する開口を形成した絶
   縁物保護層を形成する第２の工程と、 前記保護層上に前記開口を介して前記配線層に接続され
   る導電膜を形成する第３の工程と、 前記導電膜上に形成しようとする微細電極の高さに相当
   する膜厚のレジスト膜を形成する第４の工程と、 前記レジスト膜に前記絶縁物保護層の開口部に対応し
   て、前記導電膜に至るホト穴を形成する第５の工程と、 リアクティブイオンエッチングによって酸素ガスのラジ
   カルをプラズマ中で生成し、前記ホト穴を電界で加速衝
   撃することで異方性エッチングする第６の工程と、 前記異方性エッチングされた前記ホト穴にメッキ金属を
   埋め込み、前記レジスト膜を除去して柱状電極を形成す
   る第７の工程とを具備し、 前記第６の工程によって前記第５の工程で形成されたホ
   ト穴の底部に形成されたテーリング部が除去されるよう
   にしたことを特徴とする半導体装置における微細電極の
   製造方法。