JPH06334064A - リードレス面実装型ハイブリッドｉｃ - Google Patents
リードレス面実装型ハイブリッドｉｃInfo
- Publication number
- JPH06334064A JPH06334064A JP5214128A JP21412893A JPH06334064A JP H06334064 A JPH06334064 A JP H06334064A JP 5214128 A JP5214128 A JP 5214128A JP 21412893 A JP21412893 A JP 21412893A JP H06334064 A JPH06334064 A JP H06334064A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hybrid
- mounting
- leadless
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 実装に先立っての特性検査なども高精度に行
い得るとともに、マザーボード面へ実装操作なども大幅
に改善し得るリードレス面実装型ハイブリッドＩＣの提
供を目的とする。 【構成】 リードレス面実装型ハイブリッドＩＣは、少
なくとも裏面側に半田層８がコートされた接続用端子７
が導出されて成るリードレス面実装型ハイブリッドＩＣ
において、前記裏面側に導出された接続用端子７面の半
田コート層８が平坦面化されていることを特徴とする。
そして、この構成において、前記接続用端子７面の半田
コート層８がほぼ同一平面ないしやや突出した形を成す
ように設けられたレジスト層９面に露出した構成を採る
ことにより、半田コート層８の厚さを厚く設定し得る。
い得るとともに、マザーボード面へ実装操作なども大幅
に改善し得るリードレス面実装型ハイブリッドＩＣの提
供を目的とする。 【構成】 リードレス面実装型ハイブリッドＩＣは、少
なくとも裏面側に半田層８がコートされた接続用端子７
が導出されて成るリードレス面実装型ハイブリッドＩＣ
において、前記裏面側に導出された接続用端子７面の半
田コート層８が平坦面化されていることを特徴とする。
そして、この構成において、前記接続用端子７面の半田
コート層８がほぼ同一平面ないしやや突出した形を成す
ように設けられたレジスト層９面に露出した構成を採る
ことにより、半田コート層８の厚さを厚く設定し得る。
Description
【０００１】
【産業上の利用分野】本発明はリードレス面実装型ハイ
ブリッドＩＣおよびその製造方法に係り、さらに詳しく
はマザーボードへの実装に適するよう改良したリードレ
ス面実装型ハイブリッドＩＣに関する。
ブリッドＩＣおよびその製造方法に係り、さらに詳しく
はマザーボードへの実装に適するよう改良したリードレ
ス面実装型ハイブリッドＩＣに関する。
【０００２】
【従来の技術】電子機器の高密度化、高機能化を達成す
るために、チップタイプ，フラットパッケージタイプな
どの実装部品を、いわゆる配線板の主面に搭載・実装し
て成る実装回路装置が広く実用に供されている。また、
この種の実装回路装置の構成においては、さらなる高機
能化や量産性などを考慮して、配線板面に所定の電子部
品を実装し、一定の回路を形成して成るいわゆるハイブ
リッドＩＣを、マザーボードと称される主配線板の所定
領域に配置・実装する構成も採られている。そして、上
記マザーボードにハイブリッドＩＣを実装する多段的な
実装構成においは、マザーボード面の効率的な利用性、
および実装操作性などの点から、実装するハイブリッド
ＩＣとして、図３に断面的に示すような構成を成すリー
ドレス面実装型ハイブリッドＩＣが注目され、また多く
使用されている。
るために、チップタイプ，フラットパッケージタイプな
どの実装部品を、いわゆる配線板の主面に搭載・実装し
て成る実装回路装置が広く実用に供されている。また、
この種の実装回路装置の構成においては、さらなる高機
能化や量産性などを考慮して、配線板面に所定の電子部
品を実装し、一定の回路を形成して成るいわゆるハイブ
リッドＩＣを、マザーボードと称される主配線板の所定
領域に配置・実装する構成も採られている。そして、上
記マザーボードにハイブリッドＩＣを実装する多段的な
実装構成においは、マザーボード面の効率的な利用性、
および実装操作性などの点から、実装するハイブリッド
ＩＣとして、図３に断面的に示すような構成を成すリー
ドレス面実装型ハイブリッドＩＣが注目され、また多く
使用されている。
【０００３】なお、図３において、１はたとえば厚膜配
線基板などの配線板、２はたとえば金属製キャップであ
り、前記配線板１の一主面に実装された所要の電子部
品、たとえば半導体素子，低抗体，コンデンサなどを保
護したり、あるいは電磁シールドの役割を果たしてい
る。３は前記配線板１の裏面側に導出された厚膜パター
ンから成る接続用端子（電極パッド）、４は前記接続用
端子（電極パッド）面に、たとえば印刷・リフローで被
覆・配置した半田コート層である。
線基板などの配線板、２はたとえば金属製キャップであ
り、前記配線板１の一主面に実装された所要の電子部
品、たとえば半導体素子，低抗体，コンデンサなどを保
護したり、あるいは電磁シールドの役割を果たしてい
る。３は前記配線板１の裏面側に導出された厚膜パター
ンから成る接続用端子（電極パッド）、４は前記接続用
端子（電極パッド）面に、たとえば印刷・リフローで被
覆・配置した半田コート層である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
成のリードレス面実装型ハイブリッドＩＣの場合には、
実用上次のような不都合な問題が往々生じる。すなわ
ち、実装用の主配線板（マザーボード）の所定領域面
に、前記リードレス面実装型ハイブリッドＩＣを実装す
る段階において、前記接続用端子３面の半田コート層４
が、全体的に一定の厚さ（高さ）でないうえに突起状を
成しているため、マザーボードの被接続端子（電極）面
に対して、確実な対接状態を保持し難いし、また位置ズ
レなども生じ易いので、信頼性の高い半田付け・接合を
達成し得ないことがしばしば起こる。この点さらに詳述
すると、前記接続用端子３面の半田コート層４は、一般
的に共晶クリーム半田を印刷し、リフローなどにより半
田コートして形成されるため、その半田コートの段階で
溶融した半田が、表面張力によってそれぞれ膨らみを有
する半球状を呈する。そして、この膨らみを有する半球
状化は、高さのバラツキ発生を招来するばかりでなく、
接触面（頂点）も低減化するので信頼性の高い半田つけ
に支障をもたらす恐れが多分にある。
成のリードレス面実装型ハイブリッドＩＣの場合には、
実用上次のような不都合な問題が往々生じる。すなわ
ち、実装用の主配線板（マザーボード）の所定領域面
に、前記リードレス面実装型ハイブリッドＩＣを実装す
る段階において、前記接続用端子３面の半田コート層４
が、全体的に一定の厚さ（高さ）でないうえに突起状を
成しているため、マザーボードの被接続端子（電極）面
に対して、確実な対接状態を保持し難いし、また位置ズ
レなども生じ易いので、信頼性の高い半田付け・接合を
達成し得ないことがしばしば起こる。この点さらに詳述
すると、前記接続用端子３面の半田コート層４は、一般
的に共晶クリーム半田を印刷し、リフローなどにより半
田コートして形成されるため、その半田コートの段階で
溶融した半田が、表面張力によってそれぞれ膨らみを有
する半球状を呈する。そして、この膨らみを有する半球
状化は、高さのバラツキ発生を招来するばかりでなく、
接触面（頂点）も低減化するので信頼性の高い半田つけ
に支障をもたらす恐れが多分にある。
【０００５】一方、この種のリードレス面実装型ハイブ
リッドＩＣは、マザーボードへの実装に先立って、個別
に（もしくは抜き取り）特性検査を行うが、前記接続用
端子３面上の半田コート層４の厚（高さ）のバラツキや
突起状などに起因して、測定治具（検査装置）の接続端
子との接続不良なども起こり易いので、特性検査の操作
が煩雑化するという問題がある。
リッドＩＣは、マザーボードへの実装に先立って、個別
に（もしくは抜き取り）特性検査を行うが、前記接続用
端子３面上の半田コート層４の厚（高さ）のバラツキや
突起状などに起因して、測定治具（検査装置）の接続端
子との接続不良なども起こり易いので、特性検査の操作
が煩雑化するという問題がある。
【０００６】本発明はこのような事情に対処してなされ
たもので、実装に先立っての特性検査なども高精度に行
い得るとともに、マザーボード面へ実装操作なども大幅
に改善し得るリードレス面実装型ハイブリッドＩＣの提
供を目的とする。
たもので、実装に先立っての特性検査なども高精度に行
い得るとともに、マザーボード面へ実装操作なども大幅
に改善し得るリードレス面実装型ハイブリッドＩＣの提
供を目的とする。
【０００７】
【課題を解決するための手段】本発明のリードレス面実
装型ハイブリッドＩＣは、少なくとも裏面側に半田コー
トされた接続用端子が導出されて成るリードレス面実装
型ハイブリッドＩＣにおいて、前記裏面側に導出された
接続用端子面の半田コート層が平坦面化されていること
を特徴とする。また、この構成において、要すれば、前
記接続用端子面の半田コート層周辺部に、この半田コー
ト層面と同一面もしくは低面を成すレジスト層を配置し
た構成とすることを特徴とする。
装型ハイブリッドＩＣは、少なくとも裏面側に半田コー
トされた接続用端子が導出されて成るリードレス面実装
型ハイブリッドＩＣにおいて、前記裏面側に導出された
接続用端子面の半田コート層が平坦面化されていること
を特徴とする。また、この構成において、要すれば、前
記接続用端子面の半田コート層周辺部に、この半田コー
ト層面と同一面もしくは低面を成すレジスト層を配置し
た構成とすることを特徴とする。
【０００８】本発明において、接続用端子面の半田層
は、この種の電子部品で電気的な接続用に使用されてい
る半田、たとえば63％Sn−37％Pbなど各種の共晶半田の
他に、固相線温度および液相線温度を有する半田などを
用いて形成することも可能である。そして、前記共晶半
田で形成した場合は、単純な溶融・凝固過程および良好
な流動性などの特長を利用し、また固相線温度および液
相線温度を有する半田で形成した場合は、軟化状態もし
くは緩やかな溶融性などによって、高さないし厚さが一
様な平坦面化処理など、より行い易いという特長が利用
される。
は、この種の電子部品で電気的な接続用に使用されてい
る半田、たとえば63％Sn−37％Pbなど各種の共晶半田の
他に、固相線温度および液相線温度を有する半田などを
用いて形成することも可能である。そして、前記共晶半
田で形成した場合は、単純な溶融・凝固過程および良好
な流動性などの特長を利用し、また固相線温度および液
相線温度を有する半田で形成した場合は、軟化状態もし
くは緩やかな溶融性などによって、高さないし厚さが一
様な平坦面化処理など、より行い易いという特長が利用
される。
【０００９】なお、前記接続用端子面に被着形成された
半田コート層の平坦面化は、たとえば印刷・付着した半
田を一旦溶融・硬化した後、再度固相線温度から液相線
温度まで熱して軟化してから、あるいは前記固相線温度
と液相線温度との間の温度下で、平板（面）状の治具で
加圧した状態で再硬化することにより、膜（層）厚も一
様な形で達成し得る。そして、前記半田コート層の平坦
面化に当たっては、接続用端子面を除くその隣接周辺部
面に、被着形成する半田コート層を見込んだ厚さのレジ
スト層を設けておくことにより、比較的厚さでかつ均一
な厚さの平坦面化した半田コート層を形成・具備させ得
るし、またマザーボード面への半田付け・実装時におけ
る半田流出などを大幅に解消ないし抑制できる。なお、
ここで半田コート層の厚さを、周辺部に設けたレジスト
層よりやや高めに（レジスト層面より突出させた形）す
ることも可能で、この場合検査治具などに装着し易くな
る。
半田コート層の平坦面化は、たとえば印刷・付着した半
田を一旦溶融・硬化した後、再度固相線温度から液相線
温度まで熱して軟化してから、あるいは前記固相線温度
と液相線温度との間の温度下で、平板（面）状の治具で
加圧した状態で再硬化することにより、膜（層）厚も一
様な形で達成し得る。そして、前記半田コート層の平坦
面化に当たっては、接続用端子面を除くその隣接周辺部
面に、被着形成する半田コート層を見込んだ厚さのレジ
スト層を設けておくことにより、比較的厚さでかつ均一
な厚さの平坦面化した半田コート層を形成・具備させ得
るし、またマザーボード面への半田付け・実装時におけ
る半田流出などを大幅に解消ないし抑制できる。なお、
ここで半田コート層の厚さを、周辺部に設けたレジスト
層よりやや高めに（レジスト層面より突出させた形）す
ることも可能で、この場合検査治具などに装着し易くな
る。
【００１０】
【作用】上記リードレス面実装型ハイブリッドＩＣの構
成においては、少なくとも裏面側に導出された接続用端
子面の半田コート層が平坦面化され、かつその厚さもほ
ぼ一様であるため、マザーボード面に面実装するとき、
互いに接続する面同士を高精度に、かつ確実に対接する
ことが可能となるので、信頼性の高い実装が達成され
る。また、リードレス面実装型ハイブリッドＩＣ個々の
特性検査に当たっても、検査治具の接続端子との高精度
で確実な対接が可能なため、信頼性の高い特性検査を容
易に行い得ることになる。
成においては、少なくとも裏面側に導出された接続用端
子面の半田コート層が平坦面化され、かつその厚さもほ
ぼ一様であるため、マザーボード面に面実装するとき、
互いに接続する面同士を高精度に、かつ確実に対接する
ことが可能となるので、信頼性の高い実装が達成され
る。また、リードレス面実装型ハイブリッドＩＣ個々の
特性検査に当たっても、検査治具の接続端子との高精度
で確実な対接が可能なため、信頼性の高い特性検査を容
易に行い得ることになる。
【００１１】
【実施例】以下図１および図２を参照して本発明の実施
例を説明する。
例を説明する。
【００１２】実施例１ 図１は本発明に係るリードレス面実装型ハイブリッドＩ
Ｃの一構成例の要部を断面的に示したものである。図１
において、５はたとえば厚膜配線基板などの配線板、６
は前記配線板５の一主面に実装された所要の電子部品、
たとえば半導体素子，低抗体，コンデンサなどである。
また、７は前記配線板５の裏面側に導出された厚膜パタ
ーンから成る接続用端子（電極パッド）、８は前記接続
用端子（電極パッド）面面上に、たとえば63％Sn−37％
Pb半田（共晶半田）クリームを印刷・リフローで被覆・
配置した平坦面化した半田コート層である。
Ｃの一構成例の要部を断面的に示したものである。図１
において、５はたとえば厚膜配線基板などの配線板、６
は前記配線板５の一主面に実装された所要の電子部品、
たとえば半導体素子，低抗体，コンデンサなどである。
また、７は前記配線板５の裏面側に導出された厚膜パタ
ーンから成る接続用端子（電極パッド）、８は前記接続
用端子（電極パッド）面面上に、たとえば63％Sn−37％
Pb半田（共晶半田）クリームを印刷・リフローで被覆・
配置した平坦面化した半田コート層である。
【００１３】このように構成されている本発明に係るリ
ードレス面実装型ハイブリッドＩＣは、前記接続用端子
７面に被着形成された半田コート層８を平坦面化した以
外は、従来の構成と基本的に変わらないので、その製造
ないし組み立ても半田コート層８の平坦面化処理（工
程）を敢えて施す点を除けば、常套的な手段で成し得
る。 つまり、リードレス面実装型ハイブリッドＩＣを
構成する配線板５の裏面側に導出された厚膜パターンか
ら成る接続用端子７面に、たとえば印刷法，浸漬法，メ
ッキ法などで付着・肉盛りした半田を、一旦溶融・硬化
した後、再度固相点温度まで熱して軟化してから、平板
（面）状の治具で加圧した状態で再硬化する手段を、リ
ードレス面実装型ハイブリッドＩＣの常套的な製造（組
み立て）手段に、付加することにより、膜（層）厚も一
様で平坦面化した半田コート層８を接続用端子７面に備
えたリードレス面実装型ハイブリッドＩＣが得られる。
ードレス面実装型ハイブリッドＩＣは、前記接続用端子
７面に被着形成された半田コート層８を平坦面化した以
外は、従来の構成と基本的に変わらないので、その製造
ないし組み立ても半田コート層８の平坦面化処理（工
程）を敢えて施す点を除けば、常套的な手段で成し得
る。 つまり、リードレス面実装型ハイブリッドＩＣを
構成する配線板５の裏面側に導出された厚膜パターンか
ら成る接続用端子７面に、たとえば印刷法，浸漬法，メ
ッキ法などで付着・肉盛りした半田を、一旦溶融・硬化
した後、再度固相点温度まで熱して軟化してから、平板
（面）状の治具で加圧した状態で再硬化する手段を、リ
ードレス面実装型ハイブリッドＩＣの常套的な製造（組
み立て）手段に、付加することにより、膜（層）厚も一
様で平坦面化した半田コート層８を接続用端子７面に備
えたリードレス面実装型ハイブリッドＩＣが得られる。
【００１４】より具体的には、セラミックス製の厚膜プ
リント配線板５の裏面側に導出させたピッチ間隔2.54mm
程度，直径 1.0mm程度の接続用端子７群の各接続用端子
７面に、メタルマスクを介して、前記共晶半田層を印刷
・被着した後、その半田層をリフロー，硬化させて整形
してから、再度共晶温度に加熱し状態で、平板状のセラ
ミックス板にて、前記各接続用端子７面上の半田層をほ
ぼ一様に加圧したところ、全半田層がほぼ一様な厚さを
呈し、かつ平坦面化したリードレス面実装型ハイブリッ
ドＩＣが最終的に得られた。
リント配線板５の裏面側に導出させたピッチ間隔2.54mm
程度，直径 1.0mm程度の接続用端子７群の各接続用端子
７面に、メタルマスクを介して、前記共晶半田層を印刷
・被着した後、その半田層をリフロー，硬化させて整形
してから、再度共晶温度に加熱し状態で、平板状のセラ
ミックス板にて、前記各接続用端子７面上の半田層をほ
ぼ一様に加圧したところ、全半田層がほぼ一様な厚さを
呈し、かつ平坦面化したリードレス面実装型ハイブリッ
ドＩＣが最終的に得られた。
【００１５】さらに、上記において、厚膜プリント配線
板５の裏面側に導出させた接続用端子７領域を除くたの
領域面に、たとえばフォトレジストパターニングによっ
て、前記接続用端子７面上に被着・形成する半田コート
層８の厚さに対応した厚さのレジスト層９を選択的に設
けた他は、上記構成および製造手段に準じて、リードレ
ス面実装型ハイブリッドＩＣを構成した。図２はこのリ
ードレス面実装型ハイブリッドＩＣの要部構成を断面的
に示したもので、厚膜プリント配線板５の裏面側は、接
続用端子７領域を除いて他の配線10部を含む面が全面的
にレジスト層９で被覆され、かつ接続用端子７面に半田
コート層８がレジスト層９とほぼ同一平面を成して埋め
込まれた形態を採っている。そして、この構成において
は、予めパターニングされたレジスト層９によって、精
度よく位置決めされ、かつ容易に平坦化された半田コー
ト層８を形成することが可能である。つまり、前記接続
用端子７が比較的微小で、かつ狭ピッチで配置されてい
る場合でも、前記レジスト層９の側壁面が堰として機能
し、接続用端子７部を区画して露出するため、高精度に
また確実に所要の面が平坦化した半田コート層８を具備
し得ることになり、信頼性の高い電気的な接続・実装を
達成し得る。
板５の裏面側に導出させた接続用端子７領域を除くたの
領域面に、たとえばフォトレジストパターニングによっ
て、前記接続用端子７面上に被着・形成する半田コート
層８の厚さに対応した厚さのレジスト層９を選択的に設
けた他は、上記構成および製造手段に準じて、リードレ
ス面実装型ハイブリッドＩＣを構成した。図２はこのリ
ードレス面実装型ハイブリッドＩＣの要部構成を断面的
に示したもので、厚膜プリント配線板５の裏面側は、接
続用端子７領域を除いて他の配線10部を含む面が全面的
にレジスト層９で被覆され、かつ接続用端子７面に半田
コート層８がレジスト層９とほぼ同一平面を成して埋め
込まれた形態を採っている。そして、この構成において
は、予めパターニングされたレジスト層９によって、精
度よく位置決めされ、かつ容易に平坦化された半田コー
ト層８を形成することが可能である。つまり、前記接続
用端子７が比較的微小で、かつ狭ピッチで配置されてい
る場合でも、前記レジスト層９の側壁面が堰として機能
し、接続用端子７部を区画して露出するため、高精度に
また確実に所要の面が平坦化した半田コート層８を具備
し得ることになり、信頼性の高い電気的な接続・実装を
達成し得る。
【００１６】これらのリードレス面実装型ハイブリッド
ＩＣを、所定の検査治具に装着して特性検査を行ったと
ころ、両者の互いに対応する接続部同士は、位置ズレな
ど起こさず容易にセットすることができ、また電気的な
接続も確実に確保することが可能で、煩雑さを要さずに
特性検査を行い得た。特に、前記において、半田コート
層８をレジスト層９面より若干突出させた構成とした場
合は、前記検査治具に装着・接触し易いので、特性検査
をより容易に行い得た。
ＩＣを、所定の検査治具に装着して特性検査を行ったと
ころ、両者の互いに対応する接続部同士は、位置ズレな
ど起こさず容易にセットすることができ、また電気的な
接続も確実に確保することが可能で、煩雑さを要さずに
特性検査を行い得た。特に、前記において、半田コート
層８をレジスト層９面より若干突出させた構成とした場
合は、前記検査治具に装着・接触し易いので、特性検査
をより容易に行い得た。
【００１７】また、前記リードレス面実装型ハイブリッ
ドＩＣを、所要のマザーボード面に実装して実装回路装
置を構成したところ、両者の互いに対応する接続部同士
は、位置ズレなど起こさず容易にセットすることができ
るとともに、電気的な接続も確実に確保することが可能
で、信頼性の高い実装回路装置として機能した。
ドＩＣを、所要のマザーボード面に実装して実装回路装
置を構成したところ、両者の互いに対応する接続部同士
は、位置ズレなど起こさず容易にセットすることができ
るとともに、電気的な接続も確実に確保することが可能
で、信頼性の高い実装回路装置として機能した。
【００１８】実施例２ 実施例１の場合において、セラミックス製の厚膜プリン
ト配線板５の裏面側に導出させたピッチ間隔2.54mm程
度，直径 1.0mm程度の接続用端子７群の各接続用端子７
面に、メタルマスクを介して、たとえば45％Sn−55％Pb
半田、もしくは46％Sn− 8％Bi−46％Pb半田など、固相
線温度および液相線温度を有する半田層を印刷・被着し
た後、 200℃程度もしくは 165℃程度（いずれも固相線
温度と液相線温度との間）に加熱し，軟化させた状態
で、平板状のセラミックス板にて、前記接続用端子７群
の半田層をほぼ一様に加圧したところ、全半田層がほぼ
一様な厚さを呈し、かつ平坦面化したリードレス面実装
型ハイブリッドＩＣを最終的に得た。ここで、各接続用
端子７面に印刷・被着した半田層の平坦面化に当たって
は、半田が適度な軟化状態を呈するため、隣接する接続
用端子７面の半田同士の流出による短絡、あるいは外観
不良など招来することもなく、良好な作業性および歩留
まりを示した。
ト配線板５の裏面側に導出させたピッチ間隔2.54mm程
度，直径 1.0mm程度の接続用端子７群の各接続用端子７
面に、メタルマスクを介して、たとえば45％Sn−55％Pb
半田、もしくは46％Sn− 8％Bi−46％Pb半田など、固相
線温度および液相線温度を有する半田層を印刷・被着し
た後、 200℃程度もしくは 165℃程度（いずれも固相線
温度と液相線温度との間）に加熱し，軟化させた状態
で、平板状のセラミックス板にて、前記接続用端子７群
の半田層をほぼ一様に加圧したところ、全半田層がほぼ
一様な厚さを呈し、かつ平坦面化したリードレス面実装
型ハイブリッドＩＣを最終的に得た。ここで、各接続用
端子７面に印刷・被着した半田層の平坦面化に当たって
は、半田が適度な軟化状態を呈するため、隣接する接続
用端子７面の半田同士の流出による短絡、あるいは外観
不良など招来することもなく、良好な作業性および歩留
まりを示した。
【００１９】また、前記実施例１の場合と同様に、所定
の検査治具に装着しての特性検査、およびマザーボード
面に実装して構成した実装回路装置の性能評価を、それ
ぞれ行ったところ、信頼性の高い特性検査を達成し得る
とともに、信頼性の高い機能を呈することが確認され
た。
の検査治具に装着しての特性検査、およびマザーボード
面に実装して構成した実装回路装置の性能評価を、それ
ぞれ行ったところ、信頼性の高い特性検査を達成し得る
とともに、信頼性の高い機能を呈することが確認され
た。
【００２０】さらに、前記固相線温度および液相線温度
を有する半田として、たとえば90％Sn−10％Pb半田、80
％Sn−20％Pb半田、70％Sn−30％Pb半田、55％Sn−45％
Pb半田、50％Sn−50％Pb半田、40％Sn−60％Pb半田、35
％Sn−65％Pb半田、30％Sn−70％Pb半田、25％Sn−75％
Pb半田などを用いても、同様な結果が認められた。
を有する半田として、たとえば90％Sn−10％Pb半田、80
％Sn−20％Pb半田、70％Sn−30％Pb半田、55％Sn−45％
Pb半田、50％Sn−50％Pb半田、40％Sn−60％Pb半田、35
％Sn−65％Pb半田、30％Sn−70％Pb半田、25％Sn−75％
Pb半田などを用いても、同様な結果が認められた。
【００２１】さらに、前記実施例１の場合において、半
田コート層８を形成する半田として、共晶半田を用いる
代わりに、固相線温度および液相線温度を有する半田を
用いて、前記図２の図示と同様の構成を成すリードレス
面実装型ハイブリッドＩＣを構成し、所定の検査治具に
装着しての特性検査、およびマザーボード面に実装して
構成した実装回路装置の性能評価を、それぞれ行ったと
ころ、信頼性の高い特性検査を達成し得るとともに、信
頼性の高い機能を呈することが確認された。
田コート層８を形成する半田として、共晶半田を用いる
代わりに、固相線温度および液相線温度を有する半田を
用いて、前記図２の図示と同様の構成を成すリードレス
面実装型ハイブリッドＩＣを構成し、所定の検査治具に
装着しての特性検査、およびマザーボード面に実装して
構成した実装回路装置の性能評価を、それぞれ行ったと
ころ、信頼性の高い特性検査を達成し得るとともに、信
頼性の高い機能を呈することが確認された。
【００２２】なお、上記では配線板５の裏面側にのみ接
続用端子７が導出した構成を例示したが、たとえば多層
的（多段的）に、前記リードレス面実装型ハイブリッド
ＩＣを実装する場合など、実装電子部品群６側に導出し
た接続用端子面についても同様に、半田コート層を平坦
面化してもよい。
続用端子７が導出した構成を例示したが、たとえば多層
的（多段的）に、前記リードレス面実装型ハイブリッド
ＩＣを実装する場合など、実装電子部品群６側に導出し
た接続用端子面についても同様に、半田コート層を平坦
面化してもよい。
【００２３】
【発明の効果】以上説明したように本発明のリードレス
面実装型ハイブリッドＩＣは、少なくとも裏面側に導出
された接続用端子面の半田コート層が平坦面化され、か
つその厚さもほぼ一様であるため、マザーボード面に面
実装するとき、互いに接続する接続部同士を精度よく、
かつ確実に対接することが可能となるので、信頼性の高
い実装を達成し得る。また、リードレス面実装型ハイブ
リッドＩＣ個々の特性検査においても、接続端子部同士
の確実な対接が可能なため、信頼性の高い特性検査を容
易に行い得ることになる。
面実装型ハイブリッドＩＣは、少なくとも裏面側に導出
された接続用端子面の半田コート層が平坦面化され、か
つその厚さもほぼ一様であるため、マザーボード面に面
実装するとき、互いに接続する接続部同士を精度よく、
かつ確実に対接することが可能となるので、信頼性の高
い実装を達成し得る。また、リードレス面実装型ハイブ
リッドＩＣ個々の特性検査においても、接続端子部同士
の確実な対接が可能なため、信頼性の高い特性検査を容
易に行い得ることになる。
【図１】本発明に係るリードレス面実装型ハイブリッド
ＩＣの一構成例の要部を示す断面図。
ＩＣの一構成例の要部を示す断面図。
【図２】本発明に係るリードレス面実装型ハイブリッド
ＩＣの他の構成例の要部を示す断面図。
ＩＣの他の構成例の要部を示す断面図。
【図３】従来のリードレス面実装型ハイブリッドＩＣの
構成要部を示す断面図。
構成要部を示す断面図。
１，５…配線板 ２，６…実装電子部品群 ３，７
…接続用端子 ４，８…半田コート層 ９…レジス
ト層
…接続用端子 ４，８…半田コート層 ９…レジス
ト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 和則 東京都品川区東品川四丁目３番１号 東芝 ライテック株式会社内
Claims (4)
- 【請求項１】 少なくとも裏面側に半田コートされた接
続用端子が導出されて成るリードレス面実装型ハイブリ
ッドＩＣにおいて、 前記裏面側に導出された接続用端子面の半田コート層が
平坦面化されていることを特徴とするリードレス面実装
型ハイブリッドＩＣ。 - 【請求項２】 少なくとも裏面側に半田コートされた接
続用端子が導出されて成るリードレス面実装型ハイブリ
ッドＩＣにおいて、 前記裏面側に導出された接続用端子面の半田コート層が
固相線温度および液相線温度を有する半田で形成され、
かつ平坦面化されていることを特徴とするリードレス面
実装型ハイブリッドＩＣ。 - 【請求項３】 少なくとも裏面側に半田コートされた接
続用端子が導出されて成るリードレス面実装型ハイブリ
ッドＩＣにおいて、 前記裏面側に導出された接続用端子面の周辺部にレジス
ト層が設けられ、かつ接続用端子面の半田コート層がレ
ジスト層に合わせ平坦面化されていることを特徴とする
リードレス面実装型ハイブリッドＩＣ。 - 【請求項４】 請求項３の記載において、接続用端子面
の平坦面化された半田コート層が隣接するレジスト層面
より突出していることをを特徴とするリードレス面実装
型ハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5214128A JPH06334064A (ja) | 1993-03-24 | 1993-08-30 | リードレス面実装型ハイブリッドｉｃ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6500393 | 1993-03-24 | ||
| JP5-65003 | 1993-03-24 | ||
| JP5214128A JPH06334064A (ja) | 1993-03-24 | 1993-08-30 | リードレス面実装型ハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334064A true JPH06334064A (ja) | 1994-12-02 |
Family
ID=26406144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5214128A Withdrawn JPH06334064A (ja) | 1993-03-24 | 1993-08-30 | リードレス面実装型ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996322A3 (en) * | 1998-10-19 | 2002-01-02 | Alps Electric Co., Ltd. | Electronic circuit unit useful for portable telephones or the like, and a method of manufacturing the same |
| JP2009514250A (ja) * | 2005-11-01 | 2009-04-02 | アレグロ・マイクロシステムズ・インコーポレーテッド | フリップチップ・オン・リード半導体パッケージの方法および装置 |
-
1993
- 1993-08-30 JP JP5214128A patent/JPH06334064A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0996322A3 (en) * | 1998-10-19 | 2002-01-02 | Alps Electric Co., Ltd. | Electronic circuit unit useful for portable telephones or the like, and a method of manufacturing the same |
| US6452112B1 (en) | 1998-10-19 | 2002-09-17 | Alps Electric Co., Ltd. | Electronic circuit unit useful for portable telephone, etc., and a method of manufacturing the same |
| JP2009514250A (ja) * | 2005-11-01 | 2009-04-02 | アレグロ・マイクロシステムズ・インコーポレーテッド | フリップチップ・オン・リード半導体パッケージの方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| JPH10135613A (ja) | 配線基板 | |
| US6763585B2 (en) | Method for producing micro bump | |
| US6323434B1 (en) | Circuit board and production method thereof | |
| JP2932840B2 (ja) | 半導体素子のボンディング方法 | |
| JPH06334064A (ja) | リードレス面実装型ハイブリッドｉｃ | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP4364991B2 (ja) | リードピン付き配線基板 | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP2980402B2 (ja) | 回路部品搭載用中間基板の製造法 | |
| JPS61172395A (ja) | 電子部品取付方法 | |
| JP4022100B2 (ja) | 電子部品装置の製造方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05136143A (ja) | 半導体素子及びその製造方法 | |
| JP2832716B2 (ja) | 半導体装置の実装方法 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH0918123A (ja) | プリント基板と電子部品の実装方法及び実装構造 | |
| JPH05226385A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |