JPH06334166A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH06334166A JPH06334166A JP5140042A JP14004293A JPH06334166A JP H06334166 A JPH06334166 A JP H06334166A JP 5140042 A JP5140042 A JP 5140042A JP 14004293 A JP14004293 A JP 14004293A JP H06334166 A JPH06334166 A JP H06334166A
- Authority
- JP
- Japan
- Prior art keywords
- image pickup
- horizontal transfer
- solid
- potential
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 ウエハプロセス上の工程数を増やすことな
く、水平転送部に隣接した電荷排出部の形成を可能とし
た固体撮像装置を提供する。 【構成】 水平転送レジスタ１５内で過剰になった信号
電荷を排出するためのオーバーフロードレイン領域１７
を有するＣＣＤ固体撮像素子１を用いた固体撮像装置に
おいて、オーバーフローバリア領域１８の電位障壁を形
成するｐ型不純物層３１を、ＣＣＤ固体撮像素子１と同
一基板に埋込み形成される出力ＭＯＳトランジスタ
（Ｂ），（Ｃ）のゲート下のポテンシャルを決めるｐ型
不純物層４１と同時に形成する。
く、水平転送部に隣接した電荷排出部の形成を可能とし
た固体撮像装置を提供する。 【構成】 水平転送レジスタ１５内で過剰になった信号
電荷を排出するためのオーバーフロードレイン領域１７
を有するＣＣＤ固体撮像素子１を用いた固体撮像装置に
おいて、オーバーフローバリア領域１８の電位障壁を形
成するｐ型不純物層３１を、ＣＣＤ固体撮像素子１と同
一基板に埋込み形成される出力ＭＯＳトランジスタ
（Ｂ），（Ｃ）のゲート下のポテンシャルを決めるｐ型
不純物層４１と同時に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、撮像情報に応じて得ら
れる信号電荷を転送しつつ撮像出力を得る電荷転送型の
固体撮像素子を用いた固体撮像装置に関し、特に水平転
送部に隣接して撮像部と反対側に電荷排出部を有する構
成の固体撮像素子を用いた固体撮像装置に関する。
れる信号電荷を転送しつつ撮像出力を得る電荷転送型の
固体撮像素子を用いた固体撮像装置に関し、特に水平転
送部に隣接して撮像部と反対側に電荷排出部を有する構
成の固体撮像素子を用いた固体撮像装置に関する。
【０００２】
【従来の技術】電荷転送型の固体撮像素子であるＣＣＤ
固体撮像素子には、水平転送部に隣接して撮像部と反対
側に電荷排出部を設け、水平転送部内で過剰になった信
号電荷をこの電荷排出部に排出する構造を採るものがあ
る。この電荷排出部は、電荷排出用のドレイン領域と、
このドレイン領域と水平転送部との間に設けられた電位
障壁領域とから構成されている。電位障壁領域は、水平
転送部内の転送領域に必要分の信号電荷をとどめ得るだ
けの電位障壁を必要とし、該当する領域にｐ型不純物を
打ち込まれることでオーバーフローバリアとして機能す
る。
固体撮像素子には、水平転送部に隣接して撮像部と反対
側に電荷排出部を設け、水平転送部内で過剰になった信
号電荷をこの電荷排出部に排出する構造を採るものがあ
る。この電荷排出部は、電荷排出用のドレイン領域と、
このドレイン領域と水平転送部との間に設けられた電位
障壁領域とから構成されている。電位障壁領域は、水平
転送部内の転送領域に必要分の信号電荷をとどめ得るだ
けの電位障壁を必要とし、該当する領域にｐ型不純物を
打ち込まれることでオーバーフローバリアとして機能す
る。
【０００３】
【発明が解決しようとする課題】しかし乍ら、この種の
ＣＣＤ固体撮像素子を用いた従来の固体撮像装置では、
例えばｎ形チャネルで形成されている水平転送部に対
し、電位障壁領域にある程度の電位差をつけるために
は、適当な量のｐ型不純物を打ち込むことになる。した
がって、ｐ型不純物を打ち込む工程を追加する必要があ
るため、ウエハプロセス上の工程数の増加を招くという
問題があった。本発明は、上記課題に鑑みてなされたも
のであり、その目的とするところは、ウエハプロセス上
の工程数を増やすことなく、水平転送部に隣接した電荷
排出部の形成を可能とした固体撮像装置を提供すること
にある。
ＣＣＤ固体撮像素子を用いた従来の固体撮像装置では、
例えばｎ形チャネルで形成されている水平転送部に対
し、電位障壁領域にある程度の電位差をつけるために
は、適当な量のｐ型不純物を打ち込むことになる。した
がって、ｐ型不純物を打ち込む工程を追加する必要があ
るため、ウエハプロセス上の工程数の増加を招くという
問題があった。本発明は、上記課題に鑑みてなされたも
のであり、その目的とするところは、ウエハプロセス上
の工程数を増やすことなく、水平転送部に隣接した電荷
排出部の形成を可能とした固体撮像装置を提供すること
にある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、本発明による固体撮像装置においては、被写体から
の入射光に応じた信号電荷を出力する撮像部と、この撮
像部からの信号電荷を転送する水平転送部と、この水平
転送部に隣接して前記撮像部と反対側に設けられた電荷
排出部と、水平転送部と電荷排出部との間に設けられた
電位障壁部とを有する固体撮像素子と、この固体撮像素
子と同一基板に埋込み形成され、水平転送部によって転
送された信号電荷を電気信号に変換して出力する出力回
路部とを具備し、上記電位障壁部を形成する不純物層
が、出力回路部におけるＭＯＳトランジスタのゲート下
のポテンシャルを決める不純物層と同時に形成された構
成となっている。
に、本発明による固体撮像装置においては、被写体から
の入射光に応じた信号電荷を出力する撮像部と、この撮
像部からの信号電荷を転送する水平転送部と、この水平
転送部に隣接して前記撮像部と反対側に設けられた電荷
排出部と、水平転送部と電荷排出部との間に設けられた
電位障壁部とを有する固体撮像素子と、この固体撮像素
子と同一基板に埋込み形成され、水平転送部によって転
送された信号電荷を電気信号に変換して出力する出力回
路部とを具備し、上記電位障壁部を形成する不純物層
が、出力回路部におけるＭＯＳトランジスタのゲート下
のポテンシャルを決める不純物層と同時に形成された構
成となっている。
【０００５】
【作用】水平転送部内で過剰になった信号電荷を排出す
る電荷排出部を有する固体撮像素子を用いた固体撮像装
置において、電位障壁部を形成する不純物層を、固体撮
像素子と同一基板に埋込み形成される出力回路部におけ
るＭＯＳトランジスタのゲート下のポテンシャルを決め
る不純物層と同時に形成する。これによれば、ウエハ上
に塗布した不純物打ち込み用レジストにマスクパターン
を写し込む露光・現像工程と、パターニングされたレジ
ストのついたウエハに不純物を打ち込む工程とを両不純
物層の形成に兼用できるので、ウエハプロセス上の工程
数を増やすことなく、電位障壁部を形成できる。
る電荷排出部を有する固体撮像素子を用いた固体撮像装
置において、電位障壁部を形成する不純物層を、固体撮
像素子と同一基板に埋込み形成される出力回路部におけ
るＭＯＳトランジスタのゲート下のポテンシャルを決め
る不純物層と同時に形成する。これによれば、ウエハ上
に塗布した不純物打ち込み用レジストにマスクパターン
を写し込む露光・現像工程と、パターニングされたレジ
ストのついたウエハに不純物を打ち込む工程とを両不純
物層の形成に兼用できるので、ウエハプロセス上の工程
数を増やすことなく、電位障壁部を形成できる。
【０００６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明に係る固体撮像装置の一例
を示す構成図である。本固体撮像装置は、水平転送部に
隣接して設けられた電荷排出部を有するＣＣＤ固体撮像
素子１と、このＣＣＤ固体撮像素子１と同一基板に埋込
み形成され、水平転送部によって転送された信号電荷を
電気信号に変換して出力する出力回路部２とを具備した
構成となっている。ＣＣＤ固体撮像素子１において、マ
トリクス状に２次元配列された多数のフォトセンサ１１
と、これらフォトセンサ１１の垂直列毎に配されかつ読
出しゲート１２を介して読み出された信号電荷を垂直方
向に転送する垂直転送レジスタ１３とによって撮像部１
４が構成されている。
に説明する。図１は、本発明に係る固体撮像装置の一例
を示す構成図である。本固体撮像装置は、水平転送部に
隣接して設けられた電荷排出部を有するＣＣＤ固体撮像
素子１と、このＣＣＤ固体撮像素子１と同一基板に埋込
み形成され、水平転送部によって転送された信号電荷を
電気信号に変換して出力する出力回路部２とを具備した
構成となっている。ＣＣＤ固体撮像素子１において、マ
トリクス状に２次元配列された多数のフォトセンサ１１
と、これらフォトセンサ１１の垂直列毎に配されかつ読
出しゲート１２を介して読み出された信号電荷を垂直方
向に転送する垂直転送レジスタ１３とによって撮像部１
４が構成されている。
【０００７】垂直転送レジスタ１３に読み出された信号
電荷は、１走査線に相当する部分ずつ順に水平転送レジ
スタ（水平転送部）１５へ転送される。この１走査線分
の信号電荷は、水平転送レジスタ１５によって水平方向
に順次転送されて出力回路部２に供給される。水平転送
レジスタ１５には、図２の概略平面図にも示すように、
当該レジスタ内で過剰になった信号電荷を排出するため
のオーバーフロードレイン領域（電荷排出部）１７が、
撮像部１４と反対側に隣接して水平転送レジスタ１５の
転送方向に沿って設けられている。このオーバーフロー
ドレイン領域１７と水平転送レジスタ１５との間には、
オーバーフローバリア領域（電位障壁部）１８が設けら
れている。
電荷は、１走査線に相当する部分ずつ順に水平転送レジ
スタ（水平転送部）１５へ転送される。この１走査線分
の信号電荷は、水平転送レジスタ１５によって水平方向
に順次転送されて出力回路部２に供給される。水平転送
レジスタ１５には、図２の概略平面図にも示すように、
当該レジスタ内で過剰になった信号電荷を排出するため
のオーバーフロードレイン領域（電荷排出部）１７が、
撮像部１４と反対側に隣接して水平転送レジスタ１５の
転送方向に沿って設けられている。このオーバーフロー
ドレイン領域１７と水平転送レジスタ１５との間には、
オーバーフローバリア領域（電位障壁部）１８が設けら
れている。
【０００８】オーバーフローバリア領域１８は、ｎ型チ
ャネルで形成されている水平転送レジスタ１５内の転送
領域に必要分の信号電荷をとどめ得るだけの電位障壁を
必要とし、図３（Ａ）の垂直方向断面構造図（図２のＡ
‐Ａ′矢視断面図）に示すように、該当する領域にｐ型
不純物層３１が形成されることでオーバーフローバリア
としての機能を持ち、それ以外は水平転送レジスタ１５
の領域と同一の不純物層を形成している。また、オーバ
ーフローバリア領域１８の電位を制御するゲート電極３
２は、水平転送レジスタ１５のゲート電極３３と一体に
形成されている。
ャネルで形成されている水平転送レジスタ１５内の転送
領域に必要分の信号電荷をとどめ得るだけの電位障壁を
必要とし、図３（Ａ）の垂直方向断面構造図（図２のＡ
‐Ａ′矢視断面図）に示すように、該当する領域にｐ型
不純物層３１が形成されることでオーバーフローバリア
としての機能を持ち、それ以外は水平転送レジスタ１５
の領域と同一の不純物層を形成している。また、オーバ
ーフローバリア領域１８の電位を制御するゲート電極３
２は、水平転送レジスタ１５のゲート電極３３と一体に
形成されている。
【０００９】これによれば、オーバーフローバリア領域
１８は、図４のポテンシャル図に示すように、水平転送
レジスタ１５に対し一定の電位差を保つことになる。さ
らに、オーバーフローバリア領域１８のゲート電極３２
を専用に形成する場合に比べ、ウエハプロセス上におい
て、工程数の削減、プロセス加工精度及び工程追加によ
る他の特性変化を防ぐという面でメリットが大きい。水
平転送レジスタ１５内で過剰になった信号電荷は、図４
のポテンシャル図から明らかなように、オーバーフロー
バリア領域１８のポテンシャルの最も深い箇所を通って
オーバーフロードレイン領域１７へと排出される。
１８は、図４のポテンシャル図に示すように、水平転送
レジスタ１５に対し一定の電位差を保つことになる。さ
らに、オーバーフローバリア領域１８のゲート電極３２
を専用に形成する場合に比べ、ウエハプロセス上におい
て、工程数の削減、プロセス加工精度及び工程追加によ
る他の特性変化を防ぐという面でメリットが大きい。水
平転送レジスタ１５内で過剰になった信号電荷は、図４
のポテンシャル図から明らかなように、オーバーフロー
バリア領域１８のポテンシャルの最も深い箇所を通って
オーバーフロードレイン領域１７へと排出される。
【００１０】水平転送レジスタ１５における水平方向断
面構造（図２のＢ‐Ｂ′矢視断面）を図５に、そのポテ
ンシャルを図６にそれぞれ示す。これら各図に基づき過
剰電荷の排出動作についてさらに説明するに、上述した
ように、オーバーフローバリア領域１８のゲート電極３
２が水平転送レジスタ１５のゲート電極３３と一体に形
成され、なおかつオーバーフローバリア領域１８の不純
物層が電位差をつけるためのｐ型不純物３１（図３
（Ａ）を参照）を追加している以外は水平転送レジスタ
１５と同一の構成となっているために、オーバーフロー
バリア領域１８のポテンシャルは、常に水平転送レジス
タ１５に対して一定の電位差ΔφOFB を保ちながら水平
転送レジスタ１５のポテンシャルの変化に追従して変化
する。
面構造（図２のＢ‐Ｂ′矢視断面）を図５に、そのポテ
ンシャルを図６にそれぞれ示す。これら各図に基づき過
剰電荷の排出動作についてさらに説明するに、上述した
ように、オーバーフローバリア領域１８のゲート電極３
２が水平転送レジスタ１５のゲート電極３３と一体に形
成され、なおかつオーバーフローバリア領域１８の不純
物層が電位差をつけるためのｐ型不純物３１（図３
（Ａ）を参照）を追加している以外は水平転送レジスタ
１５と同一の構成となっているために、オーバーフロー
バリア領域１８のポテンシャルは、常に水平転送レジス
タ１５に対して一定の電位差ΔφOFB を保ちながら水平
転送レジスタ１５のポテンシャルの変化に追従して変化
する。
【００１１】このため、前述したことに加え、図７のポ
テンシャル図にも示すように、水平転送レジスタ１５の
ゲート電極の変化に合わせてオーバーフローバリア領域
１８内でポテンシャルの差異が生じる。したがって、そ
の中で最もポテンシャルの深くなった箇所を通って水平
転送レジスタ１５内で過剰になった信号電荷がオーバー
フロードレイン領域１７へ排出される。
テンシャル図にも示すように、水平転送レジスタ１５の
ゲート電極の変化に合わせてオーバーフローバリア領域
１８内でポテンシャルの差異が生じる。したがって、そ
の中で最もポテンシャルの深くなった箇所を通って水平
転送レジスタ１５内で過剰になった信号電荷がオーバー
フロードレイン領域１７へ排出される。
【００１２】出力回路部２は、水平転送レジスタ１５に
よって転送されてきた信号電荷を検出して信号電圧Ｖou
t に変換し、ＴＶ信号として出力するためのものであ
る。この出力回路部２において、信号電荷の検出部は、
例えばフローティング・ディフュージョン（ＦＤ）２１
によって構成されている。フローティング・ディフュー
ジョン２１は、リセットスイッチ２２によってそのリセ
ットゲートに印加されるリセットパルスに同期して所定
の周期でリセットされる。フローティング・ディフュー
ジョン２１で検出された信号電荷は、ソースフォロワ回
路２３で増幅されて信号電圧Ｖout として導出される。
よって転送されてきた信号電荷を検出して信号電圧Ｖou
t に変換し、ＴＶ信号として出力するためのものであ
る。この出力回路部２において、信号電荷の検出部は、
例えばフローティング・ディフュージョン（ＦＤ）２１
によって構成されている。フローティング・ディフュー
ジョン２１は、リセットスイッチ２２によってそのリセ
ットゲートに印加されるリセットパルスに同期して所定
の周期でリセットされる。フローティング・ディフュー
ジョン２１で検出された信号電荷は、ソースフォロワ回
路２３で増幅されて信号電圧Ｖout として導出される。
【００１３】ソースフォロワ回路２３は、例えば３段の
駆動側ＭＯＳトランジスタＱ1D〜Ｑ3D及び負荷側ＭＯＳ
トランジスタＱ1L〜Ｑ3Lによって構成され、初段の駆動
側ＭＯＳトランジスタＱ1Dのゲートがフローティング・
ディフュージョン２１に接続されている。また、負荷側
ＭＯＳトランジスタＱ1L〜Ｑ3Lの各ゲートは、所定のバ
イアス電圧ＶGGによって共通にバイアスされている。初
段の駆動側ＭＯＳトランジスタＱ1Dは、デプレッション
型ＭＯＳトランジスタによって構成されている。また、
後段の駆動側ＭＯＳトランジスタＱ1D，Ｑ3D及び負荷側
ＭＯＳトランジスタＱ1L〜Ｑ3Lは、エンハンスメント型
ＭＯＳトランジスタによって構成されている。
駆動側ＭＯＳトランジスタＱ1D〜Ｑ3D及び負荷側ＭＯＳ
トランジスタＱ1L〜Ｑ3Lによって構成され、初段の駆動
側ＭＯＳトランジスタＱ1Dのゲートがフローティング・
ディフュージョン２１に接続されている。また、負荷側
ＭＯＳトランジスタＱ1L〜Ｑ3Lの各ゲートは、所定のバ
イアス電圧ＶGGによって共通にバイアスされている。初
段の駆動側ＭＯＳトランジスタＱ1Dは、デプレッション
型ＭＯＳトランジスタによって構成されている。また、
後段の駆動側ＭＯＳトランジスタＱ1D，Ｑ3D及び負荷側
ＭＯＳトランジスタＱ1L〜Ｑ3Lは、エンハンスメント型
ＭＯＳトランジスタによって構成されている。
【００１４】デプレッション型ＭＯＳトランジスタの断
面構造を図３（Ｂ）に、エンハンスメント型ＭＯＳトラ
ンジスタの断面構造を図３（Ｃ）にそれぞれ示す。図３
（Ｂ），（Ｃ）において、Ｎ型基板３４の表面側には、
ｐ- 型ウェル３５を介してｎ+ 型ドレイン領域３６及び
ｎ+ 型ソース領域３７が形成されている。ドレイン領域
３６及びソース領域３７には、アルミ配線３８，３９が
それぞれ接続されている。ドレイン領域３６及びソース
領域３７間のチャネルの上方にはゲート電極４０が配さ
れている。
面構造を図３（Ｂ）に、エンハンスメント型ＭＯＳトラ
ンジスタの断面構造を図３（Ｃ）にそれぞれ示す。図３
（Ｂ），（Ｃ）において、Ｎ型基板３４の表面側には、
ｐ- 型ウェル３５を介してｎ+ 型ドレイン領域３６及び
ｎ+ 型ソース領域３７が形成されている。ドレイン領域
３６及びソース領域３７には、アルミ配線３８，３９が
それぞれ接続されている。ドレイン領域３６及びソース
領域３７間のチャネルの上方にはゲート電極４０が配さ
れている。
【００１５】また、ドレイン領域３６及びソース領域３
７間のチャネルには、ゲート下のポテンシャルを決定す
るためのｐ型不純物層（ｐウェル）４１が形成されてい
る。さらに、ドレイン領域３６及びソース領域３７の下
方には、これら各領域（ｎ+型層）とＮ型基板３４との
パンチスルーを防止するためにｐ型不純物層（ｐウェ
ル）４２，４３が形成されている。なお、エンハンスメ
ント型ＭＯＳトランジスタ（Ｃ）の場合には、ｐ型不純
物層４１の基板表面側にｎ型不純物層４４が形成されて
いる。
７間のチャネルには、ゲート下のポテンシャルを決定す
るためのｐ型不純物層（ｐウェル）４１が形成されてい
る。さらに、ドレイン領域３６及びソース領域３７の下
方には、これら各領域（ｎ+型層）とＮ型基板３４との
パンチスルーを防止するためにｐ型不純物層（ｐウェ
ル）４２，４３が形成されている。なお、エンハンスメ
ント型ＭＯＳトランジスタ（Ｃ）の場合には、ｐ型不純
物層４１の基板表面側にｎ型不純物層４４が形成されて
いる。
【００１６】上記構成の固体撮像装置において、本発明
では、ＣＣＤ固体撮像素子１におけるオーバーフローバ
リア領域１８の電位障壁を形成するｐ型不純物層３１
（図３（Ａ）を参照）を、出力回路部２におけるＭＯＳ
トランジスタのゲート下のポテンシャルを決めるｐ型不
純物層４１（図３（Ｂ），（Ｃ）を参照）と同時に形成
することを特徴としている。すなわち、ＣＣＤ固体撮像
素子１と同一基板に埋込み形成される出力回路部２にお
けるＭＯＳトランジスタのゲート下に、ポテンシャル調
整のために打ち込むｐ型不純物の量を、出力ＭＯＳトラ
ンジスタの特性が変化しない程度の範囲で調整すること
により、オーバーフローバリア領域１８へのｐ型不純物
の打ち込みと出力ＭＯＳトランジスタのゲート下へのｐ
型不純物の打ち込みとを同時に行うことが可能となる。
では、ＣＣＤ固体撮像素子１におけるオーバーフローバ
リア領域１８の電位障壁を形成するｐ型不純物層３１
（図３（Ａ）を参照）を、出力回路部２におけるＭＯＳ
トランジスタのゲート下のポテンシャルを決めるｐ型不
純物層４１（図３（Ｂ），（Ｃ）を参照）と同時に形成
することを特徴としている。すなわち、ＣＣＤ固体撮像
素子１と同一基板に埋込み形成される出力回路部２にお
けるＭＯＳトランジスタのゲート下に、ポテンシャル調
整のために打ち込むｐ型不純物の量を、出力ＭＯＳトラ
ンジスタの特性が変化しない程度の範囲で調整すること
により、オーバーフローバリア領域１８へのｐ型不純物
の打ち込みと出力ＭＯＳトランジスタのゲート下へのｐ
型不純物の打ち込みとを同時に行うことが可能となる。
【００１７】次に、オーバーフローバリア領域１８のｐ
型不純物層３１と出力ＭＯＳトランジスタのゲート下の
ｐ型不純物層４１とを同時に形成する具体的な方法につ
いて説明する。先ず、出力ＭＯＳトランジスタのゲート
下のポテンシャル形成のための不純物打ち込み用マスク
に、オーバーフローバリア領域１８を形成するためのパ
ターンを配置する。そして、このマスクを用いて出力Ｍ
ＯＳトランジスタのゲート下ポテンシャル形成用ｐ型不
純物を同時に打ち込むことにより、それぞれの目的に合
うような不純物層３１，４１を同時に形成することがで
きる。
型不純物層３１と出力ＭＯＳトランジスタのゲート下の
ｐ型不純物層４１とを同時に形成する具体的な方法につ
いて説明する。先ず、出力ＭＯＳトランジスタのゲート
下のポテンシャル形成のための不純物打ち込み用マスク
に、オーバーフローバリア領域１８を形成するためのパ
ターンを配置する。そして、このマスクを用いて出力Ｍ
ＯＳトランジスタのゲート下ポテンシャル形成用ｐ型不
純物を同時に打ち込むことにより、それぞれの目的に合
うような不純物層３１，４１を同時に形成することがで
きる。
【００１８】このように、オーバーフローバリア領域１
８の電位障壁を形成するｐ型不純物層３１を、出力回路
部２におけるＭＯＳトランジスタのゲート下のポテンシ
ャルを決めるｐ型不純物層４１と同時に形成することに
より、ウエハ上に塗布した不純物打ち込み用レジストに
マスクパターンを写し込む露光・現像工程と、パターニ
ングされたレジストのついたウエハに不純物を打ち込む
工程とを両ｐ型不純物層３１，４１の形成に兼用でき
る。したがって、ウエハプロセス上の工程数を増やすこ
となく、オーバーフローバリア領域１８の電位障壁を形
成できることになる。
８の電位障壁を形成するｐ型不純物層３１を、出力回路
部２におけるＭＯＳトランジスタのゲート下のポテンシ
ャルを決めるｐ型不純物層４１と同時に形成することに
より、ウエハ上に塗布した不純物打ち込み用レジストに
マスクパターンを写し込む露光・現像工程と、パターニ
ングされたレジストのついたウエハに不純物を打ち込む
工程とを両ｐ型不純物層３１，４１の形成に兼用でき
る。したがって、ウエハプロセス上の工程数を増やすこ
となく、オーバーフローバリア領域１８の電位障壁を形
成できることになる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
水平転送部内で過剰になった信号電荷を排出する電荷排
出部を有する固体撮像素子を用いた固体撮像装置におい
て、電位障壁部を形成する不純物層を、出力回路部にお
けるＭＯＳトランジスタのゲート下のポテンシャルを決
める不純物層と同時に形成するようにしたことにより、
露光・現像工程及び不純物の打込み工程を両不純物層の
形成に兼用できるので、ウエハプロセス上の工程数を増
やすことなく、水平転送部に隣接した電荷排出部を形成
できることになる。
水平転送部内で過剰になった信号電荷を排出する電荷排
出部を有する固体撮像素子を用いた固体撮像装置におい
て、電位障壁部を形成する不純物層を、出力回路部にお
けるＭＯＳトランジスタのゲート下のポテンシャルを決
める不純物層と同時に形成するようにしたことにより、
露光・現像工程及び不純物の打込み工程を両不純物層の
形成に兼用できるので、ウエハプロセス上の工程数を増
やすことなく、水平転送部に隣接した電荷排出部を形成
できることになる。
【図１】本発明に係る固体撮像装置の一例を示す構成図
である。
である。
【図２】水平転送レジスタ周辺部の構成を示す概略平面
図である。
図である。
【図３】本発明の特徴部分を示す断面構造図であり、
（Ａ）は水平転送レジスタ周辺部垂直方向断面、（Ｂ）
はデプレッション型ＭＯＳトランジスタの断面、（Ｃ）
はエンハンスメント型ＭＯＳトランジスタの断面をそれ
ぞれ示している。
（Ａ）は水平転送レジスタ周辺部垂直方向断面、（Ｂ）
はデプレッション型ＭＯＳトランジスタの断面、（Ｃ）
はエンハンスメント型ＭＯＳトランジスタの断面をそれ
ぞれ示している。
【図４】垂直方向断面に対応したポテンシャル図であ
る。
る。
【図５】水平転送レジスタの水平方向断面構造図であ
る。
る。
【図６】水平転送時のポテンシャル図である。
【図７】過剰電荷の排出時のポテンシャル図である。
１ ＣＣＤ固体撮像素子 ２ 出力回路部 １１ フォトセンサ １３ 垂直転送レジスタ １５ 水平転送レジスタ １７ オーバーフロードレイン領域 １８ オーバーフローバリア領域 ２１ フローティング・ディフュージョン（ＦＤ） ２３ ソースフォロワ回路 ３１，４１ ｐ型不純物層
Claims (1)
- 【請求項１】 被写体からの入射光に応じた信号電荷を
出力する撮像部と、この撮像部からの信号電荷を転送す
る水平転送部と、この水平転送部に隣接して前記撮像部
と反対側に設けられた電荷排出部と、前記水平転送部と
前記電荷排出部との間に設けられた電位障壁部とを有す
る固体撮像素子と、 前記固体撮像素子と同一基板に埋込み形成され、前記水
平転送部によって転送された信号電荷を電気信号に変換
して出力する出力回路部とを具備し、 前記電位障壁部を形成する不純物層は、前記出力回路部
におけるＭＯＳトランジスタのゲート下のポテンシャル
を決める不純物層と同時に形成されたことを特徴とする
固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5140042A JPH06334166A (ja) | 1993-05-18 | 1993-05-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5140042A JPH06334166A (ja) | 1993-05-18 | 1993-05-18 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334166A true JPH06334166A (ja) | 1994-12-02 |
Family
ID=15259624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5140042A Pending JPH06334166A (ja) | 1993-05-18 | 1993-05-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334166A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0851504A3 (en) * | 1996-12-27 | 1999-02-24 | Matsushita Electronics Corporation | Solid-state image device, its driving method and process for its manufacture |
| US6278487B1 (en) | 1996-12-05 | 2001-08-21 | Nec Corporation | Solid-state image sensing device |
| JP2001358326A (ja) * | 2000-05-23 | 2001-12-26 | Samsung Electronics Co Ltd | 固体撮像素子及びその形成方法 |
| JP2002134732A (ja) * | 2000-10-23 | 2002-05-10 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその駆動方法 |
| JP2006012904A (ja) * | 2004-06-22 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子及び内視鏡 |
| JP2006165290A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 固体撮像装置 |
-
1993
- 1993-05-18 JP JP5140042A patent/JPH06334166A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278487B1 (en) | 1996-12-05 | 2001-08-21 | Nec Corporation | Solid-state image sensing device |
| EP0851504A3 (en) * | 1996-12-27 | 1999-02-24 | Matsushita Electronics Corporation | Solid-state image device, its driving method and process for its manufacture |
| US6278488B1 (en) | 1996-12-27 | 2001-08-21 | Matsushita Electronics Corporation | Solid-state image device |
| JP2001358326A (ja) * | 2000-05-23 | 2001-12-26 | Samsung Electronics Co Ltd | 固体撮像素子及びその形成方法 |
| JP2002134732A (ja) * | 2000-10-23 | 2002-05-10 | Fuji Film Microdevices Co Ltd | 固体撮像素子およびその駆動方法 |
| JP2006012904A (ja) * | 2004-06-22 | 2006-01-12 | Fuji Film Microdevices Co Ltd | 固体撮像素子及び内視鏡 |
| JP2006165290A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2878137B2 (ja) | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 | |
| JPH10209422A (ja) | 固体画像センサ用の部分的ピン止めフォトダイオード | |
| JP2002280538A (ja) | ｋＴＣノイズを伴わずに完全なピクセルリセットが可能なＣＭＯＳ画像センサ | |
| JP2001177775A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
| CN100474607C (zh) | 固态摄像装置及其制造方法 | |
| JP2001326343A (ja) | 固体撮像装置 | |
| US20020190288A1 (en) | CMOS type image sensor | |
| JPH06334166A (ja) | 固体撮像装置 | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| JPH1074926A (ja) | 固体撮像素子 | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| JPH0758308A (ja) | 固体撮像素子 | |
| JP3240828B2 (ja) | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 | |
| Hynecek | Design and performance of a high-resolution image sensor for color TV applications | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JPH11195779A (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP2855291B2 (ja) | 固体撮像装置 | |
| KR100311491B1 (ko) | 고체촬상소자및그의제조방법 | |
| KR20020027021A (ko) | 씨모스 이미지 센서 | |
| JPH0427162A (ja) | 固体撮像装置 | |
| JP2002368204A (ja) | 固体撮像素子及びその製造方法 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 | |
| JP4892782B2 (ja) | 固体撮像素子 | |
| JPH07226497A (ja) | 固体撮像素子 |