JPH06334311A - 回路体の製造方法 - Google Patents
回路体の製造方法Info
- Publication number
- JPH06334311A JPH06334311A JP11574793A JP11574793A JPH06334311A JP H06334311 A JPH06334311 A JP H06334311A JP 11574793 A JP11574793 A JP 11574793A JP 11574793 A JP11574793 A JP 11574793A JP H06334311 A JPH06334311 A JP H06334311A
- Authority
- JP
- Japan
- Prior art keywords
- current circuit
- etching
- resist
- conductive layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000007747 plating Methods 0.000 claims abstract description 21
- 238000009713 electroplating Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 7
- 238000007772 electroless plating Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 回路基板に厚みの異なる大電流回路と小電流
回路とを効率的に形成させ得る回路体の製造方法を提供
する。 【構成】 基板１表面に形成された導電層上に大電流回
路予定部を除きメッキレジストを被着させ、導電層上の
大電流回路予定部に高速電解メッキを積層させ、高速電
解メッキ上に第一エッチングレジスト７を被着させ、メ
ッキレジストをエッチングにより剥離して導電層を露出
させ、導電層上の小電流回路予定部に第二エッチングレ
ジストを被着させ、導電層を第二エッチングレジストと
第一エッチングレジストとに被着された部位を除いてエ
ッチングにより剥離させて、膜厚の異なる大電流回路１
０と小電流回路１１とを形成させる。前記エッチングレ
ジストとして電解ハンダメッキを使用してもよい。
回路とを効率的に形成させ得る回路体の製造方法を提供
する。 【構成】 基板１表面に形成された導電層上に大電流回
路予定部を除きメッキレジストを被着させ、導電層上の
大電流回路予定部に高速電解メッキを積層させ、高速電
解メッキ上に第一エッチングレジスト７を被着させ、メ
ッキレジストをエッチングにより剥離して導電層を露出
させ、導電層上の小電流回路予定部に第二エッチングレ
ジストを被着させ、導電層を第二エッチングレジストと
第一エッチングレジストとに被着された部位を除いてエ
ッチングにより剥離させて、膜厚の異なる大電流回路１
０と小電流回路１１とを形成させる。前記エッチングレ
ジストとして電解ハンダメッキを使用してもよい。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板に厚みの異な
る大電流回路と小電流回路とを形成させる回路体の製造
方法に関するものである。
る大電流回路と小電流回路とを形成させる回路体の製造
方法に関するものである。
【０００２】
【従来の技術】図１１〜１３は、特開昭６０−１８２１
８８号公報に記載された従来の回路体の製造方法を示す
ものである。この製造方法は、絶縁基板１５の表面に予
め形成された銅箔層を図１１の如く回路部１６，１７を
除いてエッチングにより剥離させ、信号用の小電流回路
１７はそのままにして電源用の大電流回路１６に遮蔽板
１８を被着させ、該絶縁基板１５上に図１２の如くエポ
キシ絶縁樹脂１９を充填して該小電流回路１７を該絶縁
樹脂１９で埋没させた後に該遮蔽板１８を外し、該大電
流回路１６上に無電解メッキ２０を施して大電流回路１
６を厚膜化させ、最後に該絶縁樹脂１９を取り除いて図
１３の如く薄膜の小電流回路１７と厚膜の大電流回路１
６′とを有する回路体２１を完成させるものである。
８８号公報に記載された従来の回路体の製造方法を示す
ものである。この製造方法は、絶縁基板１５の表面に予
め形成された銅箔層を図１１の如く回路部１６，１７を
除いてエッチングにより剥離させ、信号用の小電流回路
１７はそのままにして電源用の大電流回路１６に遮蔽板
１８を被着させ、該絶縁基板１５上に図１２の如くエポ
キシ絶縁樹脂１９を充填して該小電流回路１７を該絶縁
樹脂１９で埋没させた後に該遮蔽板１８を外し、該大電
流回路１６上に無電解メッキ２０を施して大電流回路１
６を厚膜化させ、最後に該絶縁樹脂１９を取り除いて図
１３の如く薄膜の小電流回路１７と厚膜の大電流回路１
６′とを有する回路体２１を完成させるものである。
【０００３】しかしながら、上記従来の製造方法にあっ
ては、各種回路体２１の大電流回路パターンに合う形状
の遮蔽板１８を一々作製しなければならず、遮蔽板１８
の汎用性に乏しく生産効率が悪いという問題や、無電解
メッキ２０の析出速度が0.１μｍ／min 程度と遅いた
め、大電流回路１６を厚膜化させるのに多くの時間を要
するという問題があった。
ては、各種回路体２１の大電流回路パターンに合う形状
の遮蔽板１８を一々作製しなければならず、遮蔽板１８
の汎用性に乏しく生産効率が悪いという問題や、無電解
メッキ２０の析出速度が0.１μｍ／min 程度と遅いた
め、大電流回路１６を厚膜化させるのに多くの時間を要
するという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記した点
に鑑み、遮蔽板を用いることなく、厚膜の大電流回路と
薄膜の小電流回路とを効率的に形成することのできる回
路体の製造方法を提供することを目的とする。
に鑑み、遮蔽板を用いることなく、厚膜の大電流回路と
薄膜の小電流回路とを効率的に形成することのできる回
路体の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板表面に形成された導電層上に大電流
回路予定部を除きメッキレジストを被着させ、該導電層
上の該大電流回路予定部に高速電解メッキを積層させ、
該高速電解メッキ上に第一エッチングレジストを被着さ
せ、該メッキレジストをエッチングにより剥離して該導
電層を露出させ、該導電層上の小電流回路予定部に第二
エッチングレジストを被着させ、該導電層を該第二エッ
チングレジストと該第一エッチングレジストとに被着さ
れた部位を除いてエッチングにより剥離させて、膜厚の
異なる大電流回路と小電流回路とを形成させる回路体の
製造方法を基本を特徴とする。
に、本発明は、基板表面に形成された導電層上に大電流
回路予定部を除きメッキレジストを被着させ、該導電層
上の該大電流回路予定部に高速電解メッキを積層させ、
該高速電解メッキ上に第一エッチングレジストを被着さ
せ、該メッキレジストをエッチングにより剥離して該導
電層を露出させ、該導電層上の小電流回路予定部に第二
エッチングレジストを被着させ、該導電層を該第二エッ
チングレジストと該第一エッチングレジストとに被着さ
れた部位を除いてエッチングにより剥離させて、膜厚の
異なる大電流回路と小電流回路とを形成させる回路体の
製造方法を基本を特徴とする。
【０００６】
【作用】導電層上にメッキレジストを被着させて大電流
回路予定部が溝状にパターン形成される。そしてこの溝
内に高速電解メッキが施されて大電流回路がパターン化
される。該高速電解メッキ上に被着された第一エッチン
グレジストはメッキレジストのエッチングの際に高速電
解メッキを保護する。そして導電層のエッチングにより
導電層上の第二エッチングレジストのパターン形状に薄
膜の小電流回路が形成されると共に、高速電解メッキ下
側の導電層が残存されて厚膜の大電流回路が形成され
る。
回路予定部が溝状にパターン形成される。そしてこの溝
内に高速電解メッキが施されて大電流回路がパターン化
される。該高速電解メッキ上に被着された第一エッチン
グレジストはメッキレジストのエッチングの際に高速電
解メッキを保護する。そして導電層のエッチングにより
導電層上の第二エッチングレジストのパターン形状に薄
膜の小電流回路が形成されると共に、高速電解メッキ下
側の導電層が残存されて厚膜の大電流回路が形成され
る。
【０００７】
【実施例】図１〜１０は本発明に係る回路体の製造方法
の一実施例を示すものである。この製造方法は、先ず図
１の如くガラスエポキシ樹脂等の絶縁基板１の表面に導
電層としての銅箔(35 〜70μm)２を貼着させ、図２の如
く電源回路用等の大電流回路予定部３を除き該銅箔２上
にＵＶ硬化型レジスト剤等のメッキレジスト層４を印刷
により被着させる。該大電流回路予定部３はメッキレジ
スト層４内に溝状にパターン形成される。
の一実施例を示すものである。この製造方法は、先ず図
１の如くガラスエポキシ樹脂等の絶縁基板１の表面に導
電層としての銅箔(35 〜70μm)２を貼着させ、図２の如
く電源回路用等の大電流回路予定部３を除き該銅箔２上
にＵＶ硬化型レジスト剤等のメッキレジスト層４を印刷
により被着させる。該大電流回路予定部３はメッキレジ
スト層４内に溝状にパターン形成される。
【０００８】次いで図３の如く該大電流回路予定部３す
なわち銅箔露出部上に高速電解メッキ５を施し積層させ
る。該高速電解メッキ５は図９の如く予め基板１上に電
極６を形成させておき、陰極と陽極との間に10〜80Ａ／
dm2 の電流密度で通電し、10μm/min 程度の高速で金属
導体（Ｃｕ）を析出させるものである。
なわち銅箔露出部上に高速電解メッキ５を施し積層させ
る。該高速電解メッキ５は図９の如く予め基板１上に電
極６を形成させておき、陰極と陽極との間に10〜80Ａ／
dm2 の電流密度で通電し、10μm/min 程度の高速で金属
導体（Ｃｕ）を析出させるものである。
【０００９】図４の如く該電解メッキ５上には第一のエ
ッチングレジストとしてのハンダメッキ７を施す。該ハ
ンダメッキ７は電解メッキにより2 〜3 μm 厚を数秒で
析出させ得る。そして図５の如くアルカリ液等を用いて
メッキレジスト層４をエッチングし剥離させる。電解メ
ッキ５はハンダメッキ７によりエッチングの影響を受け
ない。
ッチングレジストとしてのハンダメッキ７を施す。該ハ
ンダメッキ７は電解メッキにより2 〜3 μm 厚を数秒で
析出させ得る。そして図５の如くアルカリ液等を用いて
メッキレジスト層４をエッチングし剥離させる。電解メ
ッキ５はハンダメッキ７によりエッチングの影響を受け
ない。
【００１０】さらに図６の如く露出した銅箔２上の信号
回路用等の小電流回路予定部８に第二のエッチングレジ
スト９を印刷等によりパターン形成させる。該第二のエ
ッチングレジスト９として上記第一のエッチングレジス
ト７と同様のハンダメッキを用いてもよい。なおエッチ
ングレジスト７，９を印刷するよりもハンダを電解メッ
キで付着させる方が工程が容易で印刷ムラもなくむしろ
好ましい。
回路用等の小電流回路予定部８に第二のエッチングレジ
スト９を印刷等によりパターン形成させる。該第二のエ
ッチングレジスト９として上記第一のエッチングレジス
ト７と同様のハンダメッキを用いてもよい。なおエッチ
ングレジスト７，９を印刷するよりもハンダを電解メッ
キで付着させる方が工程が容易で印刷ムラもなくむしろ
好ましい。
【００１１】そして図７の如くエッチングレジスト（ハ
ンダメッキ）７，９を被着させた部位を除いて銅箔２を
エッチングにより剥離させる。その結果、絶縁基板１上
に厚膜の大電流回路１０と薄膜の小電流回路１１とが形
成される。最後に図８の如くエッチングレジスト９を除
去し、回路１０，１１表面にＵＶ硬化型レジスト等の図
示しない絶縁コーティングをスプレー等により被着さ
せ、前述の電極部６′を切り離して図１０のような膜厚
の異なる二種の回路１０，１１を有する回路体１２を得
る。
ンダメッキ）７，９を被着させた部位を除いて銅箔２を
エッチングにより剥離させる。その結果、絶縁基板１上
に厚膜の大電流回路１０と薄膜の小電流回路１１とが形
成される。最後に図８の如くエッチングレジスト９を除
去し、回路１０，１１表面にＵＶ硬化型レジスト等の図
示しない絶縁コーティングをスプレー等により被着さ
せ、前述の電極部６′を切り離して図１０のような膜厚
の異なる二種の回路１０，１１を有する回路体１２を得
る。
【００１２】
【発明の効果】以上の如くに、本発明によれば、銅箔等
の導電層上に高速電解メッキにより大電流回路を形成さ
せ得るから、従来の無電解メッキに較べて製造時間が大
幅に短縮される。また汎用性に乏しい遮蔽板が不要であ
るから種類の異なる回路体の生産効率がアップする。さ
らに大電流回路をパターン形成した後で該導電層をエッ
チングにより剥離させて小電流回路を残存形成させるか
ら、回路設計の自由度が拡がる。
の導電層上に高速電解メッキにより大電流回路を形成さ
せ得るから、従来の無電解メッキに較べて製造時間が大
幅に短縮される。また汎用性に乏しい遮蔽板が不要であ
るから種類の異なる回路体の生産効率がアップする。さ
らに大電流回路をパターン形成した後で該導電層をエッ
チングにより剥離させて小電流回路を残存形成させるか
ら、回路設計の自由度が拡がる。
【図１】本発明の回路体の製造方法において絶縁基板に
銅箔を貼着した状態を示す縦断面図である。
銅箔を貼着した状態を示す縦断面図である。
【図２】同じく銅箔上に大電流回路予定部を除きメッキ
レジストを被着させた状態を示す縦断面図である。
レジストを被着させた状態を示す縦断面図である。
【図３】同じく大電流回路予定部に電解メッキを鍍着さ
せた状態を示す縦断面図である。
せた状態を示す縦断面図である。
【図４】同じく電解メッキ上にエッチングレジストを被
着させた状態を示す縦断面図である。
着させた状態を示す縦断面図である。
【図５】同じくメッキレジストを剥離させた状態を示す
縦断面図である。
縦断面図である。
【図６】同じく銅箔上の小電流回路予定部にエッチング
レジストを被着させた状態を示す縦断面図である。
レジストを被着させた状態を示す縦断面図である。
【図７】同じく銅箔を剥離させて大電流回路と小電流回
路とを形成させた状態を示す縦断面図である。
路とを形成させた状態を示す縦断面図である。
【図８】回路上のエッチングレジストを剥離させた状態
を示す縦断面図である。
を示す縦断面図である。
【図９】前記大電流回路を形成する電解メッキ用の電極
を形成した状態を示す平面図である。
を形成した状態を示す平面図である。
【図１０】完成した回路体を示す斜視図である。
【図１１】従来の製造方法において回路上に遮蔽板を被
着させる状態を示す分解斜視図である。
着させる状態を示す分解斜視図である。
【図１２】同じく基板上に絶縁樹脂を充填して遮蔽板を
取り外した状態を示す分解斜視図である。
取り外した状態を示す分解斜視図である。
【図１３】同じく無電解メッキにより大電流回路を厚膜
化させた状態を示す斜視図である。
化させた状態を示す斜視図である。
１ 絶縁基板 ２ 銅箔 ３ 大電流回路予定部 ４ メッキレジスト ５ 高速電解メッキ ７，９ エッチングレジスト ８ 小電流回路予定部 １０ 大電流回路 １１ 小電流回路
Claims (2)
- 【請求項１】 基板表面に形成された導電層上に大電流
回路予定部を除きメッキレジストを被着させ、該導電層
上の該大電流回路予定部に高速電解メッキを積層させ、
該高速電解メッキ上に第一エッチングレジストを被着さ
せ、該メッキレジストをエッチングにより剥離して該導
電層を露出させ、該導電層上の小電流回路予定部に第二
エッチングレジストを被着させ、該導電層を該第二エッ
チングレジストと該第一エッチングレジストとに被着さ
れた部位を除いてエッチングにより剥離させて、膜厚の
異なる大電流回路と小電流回路とを形成させることを特
徴とする回路体の製造方法。 - 【請求項２】 前記エッチングレジストとして電解ハン
ダメッキを使用した請求項１記載の回路体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11574793A JPH06334311A (ja) | 1993-05-18 | 1993-05-18 | 回路体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11574793A JPH06334311A (ja) | 1993-05-18 | 1993-05-18 | 回路体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334311A true JPH06334311A (ja) | 1994-12-02 |
Family
ID=14670060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11574793A Withdrawn JPH06334311A (ja) | 1993-05-18 | 1993-05-18 | 回路体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334311A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246714A (ja) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | セラミック回路基板 |
| JP2002246713A (ja) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | セラミック回路基板 |
| JP2010056576A (ja) * | 2009-12-07 | 2010-03-11 | Panasonic Electric Works Co Ltd | 配線基板及びその製造方法 |
| US7714232B2 (en) | 2004-02-24 | 2010-05-11 | Sanyo Electric Co., Ltd. | Circuit device and method of manufacturing the same |
| CN110650587A (zh) * | 2018-06-26 | 2020-01-03 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性线路板及所述柔性线路板的制作方法 |
-
1993
- 1993-05-18 JP JP11574793A patent/JPH06334311A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246714A (ja) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | セラミック回路基板 |
| JP2002246713A (ja) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | セラミック回路基板 |
| US7714232B2 (en) | 2004-02-24 | 2010-05-11 | Sanyo Electric Co., Ltd. | Circuit device and method of manufacturing the same |
| JP2010056576A (ja) * | 2009-12-07 | 2010-03-11 | Panasonic Electric Works Co Ltd | 配線基板及びその製造方法 |
| CN110650587A (zh) * | 2018-06-26 | 2020-01-03 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性线路板及所述柔性线路板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369881A (en) | Method of forming circuit wiring pattern | |
| US4943346A (en) | Method for manufacturing printed circuit boards | |
| US5284548A (en) | Process for producing electrical circuits with precision surface features | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| JPH07176862A (ja) | 印刷配線板の製造方法 | |
| JP4195706B2 (ja) | プリント配線板およびその製造方法 | |
| JPH1051137A (ja) | プリント配線板の製造方法 | |
| JPH06334311A (ja) | 回路体の製造方法 | |
| JPS58186994A (ja) | 印刷配線板の製造方法 | |
| US5049244A (en) | Method of manufacturing double-sided wiring substrate | |
| CN116744563A (zh) | 一种电路板及其制作方法 | |
| JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JPH08148810A (ja) | プリント配線板の製造法 | |
| JP4556327B2 (ja) | 検査治具の製造方法 | |
| JPH10294548A (ja) | プリント配線板の製造方法およびそれを用いたプリント配線板 | |
| JPH04268783A (ja) | 複合回路基板 | |
| JP2647007B2 (ja) | 印刷配線板の製造方法 | |
| JP3763666B2 (ja) | プリント配線板の製造方法 | |
| JPH07105600B2 (ja) | プリント配線板の製造方法 | |
| JPS6339119B2 (ja) | ||
| JPH09260810A (ja) | プリント回路体及びその製造方法 | |
| JP3130707B2 (ja) | プリント基板およびその製造方法 | |
| JPH06196858A (ja) | プリント回路板の製造方法 | |
| JPH02105596A (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |