JPH0634211B2 - テストデ−タ編集機能付cad装置 - Google Patents

テストデ−タ編集機能付cad装置

Info

Publication number
JPH0634211B2
JPH0634211B2 JP61218178A JP21817886A JPH0634211B2 JP H0634211 B2 JPH0634211 B2 JP H0634211B2 JP 61218178 A JP61218178 A JP 61218178A JP 21817886 A JP21817886 A JP 21817886A JP H0634211 B2 JPH0634211 B2 JP H0634211B2
Authority
JP
Japan
Prior art keywords
data
test data
pin
input
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61218178A
Other languages
English (en)
Other versions
JPS6375879A (ja
Inventor
浩恵 菊地
克也 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61218178A priority Critical patent/JPH0634211B2/ja
Publication of JPS6375879A publication Critical patent/JPS6375879A/ja
Publication of JPH0634211B2 publication Critical patent/JPH0634211B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔概要〕 テストデータ編集機能付CAD装置であって、集積回路
のピン(Pi)を指定してテストデータ(TDi)を入
力する際に、指定された任意のピン(Pn)に対応のテ
ストデータ(TDn)が単一パターンデータ(UD)の
くり返し部分を含む場合にリピート手段(3)を用いて
該単一パターンデータ(UD)をリピートし、このリピ
ートされたデータを表示手段(2)にグラフィック表示
させることにより、テストデータ編集の効率化を図り、
テストデータの容易な入力チェックを可能とする。
〔産業上の利用分野〕
本発明は、テストデータ編集機能付CAD(コンピュー
タ支援設計)装置に関し、より詳細にはゲートアレイ、
スタンダードセル等の論理IC(集積回路)または論理
LSI(大規模集積回路)を設計する際に該論理ICま
たは論理LSIの外部端子用ピンを指定して該ピンに対
応するテストパターンのデータを入力し、論理シミュレ
ーション用のテストデータを編集する機能を備えたCA
D装置に関する。
〔従来の技術、および発明が解決しようとする問題点〕
CAD装置、より広くはCADシステム、を用いて論理
シミュレーション用のテストデータの編集を行う場合、
通常用いられている手順としては、まずオペレータがキ
ーボードよりICまたはLSIの外部端子用ピンを指示
するデータを入力し、それに続いて該ピンに対応するテ
ストパターンのデータを入力する。ピンのデータは、外
部端子名、例えばVCC(電源)、CLK(クロッ
ク)、D(データ)、B(バス)等、とその属性、すな
わちI(信号入力用)かO(信号出力用)かの指定、と
の組合せにより規定される。一方、テストパターンデー
タは、信号入力用の属性を有するピンについては実際に
入力される信号のデータが入力され、信号出力用の属性
を有するピンについては出力されるべき期待値のデータ
が入力され、タイミングデータとパターンデータの組合
せにより規定される。このように所定の規定に基づき記
述されたテストデータは“テキスト”と呼ばれている
が、このテキスト方式に基づいてキーボードより入力さ
れた各データは、CRT(陰極線管)表示器にそのまま
の状態で、すなわちキー入力時の言語形態の状態で表示
される。
第5図には従来形の一例としてのテストデータの表示例
が示され、第6図には第5図の表示内容を表わす波形が
示される。第5図においてDSPは表示画面を表わし、
VCC,B0,B1,…,D0,D1…、は外部端子名
を、IおよびOは属性を、20H,30H,50L,…、はテ
ストパターンデータを、それぞれ示す。例えば、双方向
信号用の端子B1に対応するデータは、50(ns)の時
点で立上り(H)、70(ns)の時点で立下り(L)、
80(ns)の時点で立上り(H)、以降同様に変化し、
最後は140(ns)の時点で立下る(L)といった変化をす
る信号を表わしている。
第5図に示される一表示例からも明らかなように従来の
テストデータ編集の形態によれば、外部ピンに対応のテ
ストデータが言語の形態で表示されるようになっている
ため、第5図に示される表示内容が第6図に示される波
形を表わすものであることを即座にかつ正確に認識する
ことは難しく、従って、いったん表示させたテストデー
タを後でオペレータが入力チェックする際にはその作業
が極めて煩雑なものとなり、場合によってはオペレータ
の入力ミスをひき起こす場合もあり、強いてはテストデ
ータ編集の効率が全体的に低下するという問題があっ
た。
また、任意のピンを指定してテストデータを入力する際
に、このテストデータが単一パターンデータのくり返し
部分、例えば第5図の例では外部ピンB2のデータにお
いて0〜120(ns)の間の部分、あるいは外部ピンD3の
データにおいて60〜140(ns)の間の部分、を含む場合に
は、従来のテストデータ編集の形態によれば各パターン
毎にその都度データを定義するようになっているため、
キー入力操作をくり返し行う必要がある。このことは、
テストデータ編集の効率化をさらに妨げるものであり、
しかも表示形態が言語形態であることと相俟ってオペレ
ータの入力ミスをひき起こし、極めて不都合である。
本発明は、上述した従来技術における問題点に鑑み創作
されたもので、テストデータ編集の効率化を図ると共
に、オペレータの入力ミスを極少にし、テストデータの
容易な入力チェックを可能にするテストデータ編集機能
付CAD装置を提供することを目的としている。
〔問題点を解決するための手段〕
第1図には本発明によるテストデータ編集機能付CAD
装置の原理ブロック図が示される。
第1図において1はデータ入力手段であって、集積回路
の外部端子用ピンPiを指示するデータPDiと該ピン
に対応するテストデータTDiを入力するためのもので
ある。2は表示手段であって、データ入力手段1より入
力されたピンのデータPDiを表示すると共に該ピンに
対応のテストデータTDiをグラフィック表示する機能
を有している。従って、入力されたテストデータは言語
形態ではなく波形の形態で表示される。
3はリピート手段であり、任意のピンPnが指定された
時に、このピンPnに対応のテストデータTDnが単一
パターンデータUDのくり返し部分を含む場合にデータ
入力手段1からの指令信号RPに応答して上述の単一パ
ターンデータUDをリピートする機能を有している。4
は表示制御手段であって、リピート手段3からの指令に
基づいて上述の単一パターンデータUDを表示手段2に
くり返し表示させる。
従って、本発明の装置は全体として、単一パターンデー
タのくり返し部分を含むテストデータについてはリピー
ト機能を使用し、入力されたテストデータまたはリピー
トされたデータをグラフィック表示させるように構成さ
れている。
〔作用〕
本発明によるテストデータ編集機能付CAD装置におい
ては、単一パターンデータUDのくり返し部分を含むテ
ストデータTDnに対応の任意のピンPnが指定された
時に、リピート手段3はデータ入力手段1からの指令信
号RPに応答して上述の単一パターンデータUDをリピ
ートする。表示制御手段4は、リピート手段3からの指
令に基づいて上述の単一パターンデータUDを表示手段
2にくり返しグラフィック表示させる このように本発明の装置は、必要に応じてリピート機能
を働かせることによりテストデータ入力の無駄を無く
し、これによってテストデータ編集の効率化を可能にす
ると共に、入力されたテストデータまたはリピートされ
たデータをグラフィック表示させることによりデータの
認識度を向上させ、これによってオペレータの入力ミス
を極少にし、テストデータの容易な入力チェックを可能
とするものである。
〔実施例〕
第2図には本発明の一実施例としてのテストデータ編集
機能付CAD装置の概略的なシステム構成が示される。
同図において20はデータバス、制御バス等からなるシ
ステムバスであり、このバス20を介してキーボード2
1、表示器22、メモリ23、MPU(マイクロプロセ
ッサユニット)24およびマウス25が互いに接続され
ている。
キーボード21は、テンキー、アルファベットキー等の
通常のキーの他に、表示器22の画面に表示されている
データの変更(change)、削除(delete)、挿入(insert)、
移動(move)等を行うためのファンクションキーを備え、
さらに本発明の特徴をなすリピート(repeat)キーを備え
ている。このキーボード21は、ICまたはLSIの外
部端子用ピンを指示するデータとこのピンに対応するテ
ストパターンのデータとを入力するためのものであり、
第1図に示されるデータ入力手段1に相当する。ピンを
指示するデータは、ピン名、例えばVCC(電源)、C
LK(クロック)、D(データ)、B(バス)等、とそ
の属性、すなわちI(信号入力用)かO(信号出力用)
かの指定、との組合せにより規定され、実際の入力操作
に際してはテンキーおよびアルファベットの操作により
データが入力される。一方、テストパターンデータにつ
いては、方向キーを用いてタイミングを設定し、テンキ
ーおよびアルファベットキーを用いてテストパターンの
入力が行われるようになっている。例えば、20(ns)
の時点で正のパルスデータを入力する場合には、まず右
向きの方向キーを20回操作し、それから“1”のキー
を操作すればよい。
表示器22は、キーボード21より入力された各データ
を表示するためのもので、ピンを指示するデータ、すな
わちピン名とその属性については通常の表示を行い、テ
ストパターンデータについては波形表示の形態でグラフ
ィック表示を行う。この場合、信号出力用の属性をもつ
ピンのテストデータについては、波形表示と共に、キー
入力時の言語形態の状態、すなわち“H”または
“L”、が表示される。表示器22は、第1図に示され
る表示手段2に相当する。メモリ23は、MPU24が行う
処理を表わすプログラムの他に、キーボード21より入
力された各データを記憶するためのものである。
MPU24は、メモリ23に記憶されているプログラムに基
づき所定の処理を実行し、その基本的な機能としては、
キーボード21より入力された各データをメモリ23に
一時格納すると共に表示器22にグラフィック表示させ
る。他の機能としてMPU24は、キーボード21より任意
のピンが指定された時に、この任意のピンに対応のテス
トパターンデータが単一パターンデータのくり返し部分
を含む場合にキーボード21からのリピート指令に基づ
いて上述の単一パターンデータをリピートする機能を有
している。さらにMPU24は、この単一パターンデータを
表示器22にくり返しグラフィック表示させる機能を有
している。実際上の処理においては、この単一パターン
データのくり返し表示は、オペレータがキーボード21
よりリピートキーの操作、単一パターンの指定、そのく
り返し回数の指定およびタイミングの指定を行うことに
より、実行される。このMPU24は、第1図に示されるリ
ピート手段3および表示制御手段4に相当する。
マウス25は、手動操作に基づいて表示器22の画面上
の位置の指定を行うためのものである。
第3図には第2図のCAD装置によるテストデータ編集
を説明するためのフローチャートが示される。
まず、ステップ301では編集するテストデータ名が定義
され、ステップ302ではICまたはLSIのピン数Nの
設定と変数nの初期設定が行われる。次のステップ303
においては、VCC,CLK,D,B等のピン名と、信号入力用
(I)または信号出力用(O)を指示する属性とが定義
される。ステップ301〜303は、キーボード21からの入
力操作により実行される。なお、ピン名Pnに付与され
る変数nは、ピンの配列順序に従うのではなく、オペレ
ータが定義するピンのデータ入力順に従う。次のステッ
プ304では、キーボード21より入力されたテストデー
タ名、ピン名およびその属性が表示器22に表示され
る。
ステップ305では、指定されたピンPn(この場合には
P1)に対応のテストデータTDn(この場合はTD
1)が単一パターンのくり返し部分を含む(YES)か
否(NO)かの判定が行われる。この判定は、オペレー
タがテストデータの入力操作に先立って行うものである
が、もし判定がNOの場合にはステップ306に進む。ス
テップ306ではテストデータTD1の入力操作が行わ
れ、ステップ307ではこのテストデータTD1が表示器
22にグラフィック表示される。ステップ306および307
は実際上、同時的に実行される。従って、オペレータは
表示器22の画面上で自ら入力したテストデータを波形
の形態で確認することができるので、データの認識度が
高まり、これによって入力ミスが減少すると共に、テス
トデータの入力チェックを簡単に行うことができる。
次のステップ308では表示器22の画面に表示されてい
るデータ、すなわちテストデータ名、ピン名、属性およ
びテストデータ、がメモリ23に記憶され、ステップ30
9では論理シミュレーション用のテストデータ作成が行
われる。ステップ308および309は、MPU24により実行さ
れる。次のステップ310では変数nの値がピン数Nの値
と等しい(YES)か否(NO)かの判定が行われ、判
定がYESの場合にはフローは終わりとなり、判定がN
Oの場合にはステップ311に進む。ステップ311ではnの
値の歩進が行われ(この場合にはn=2)、そしてステ
ップ303に戻る。
一方、ステップ305において判定がYESの場合、すな
わちテストデータTDが単一パターンのくり返し部分
を含むものとオペレータが判断した場合には、オペレー
タはキーボード21のリピートキーを操作する。これに
よって、リピート指令が発せられる(ステップ321)。
次のステップ322では、オペレータは上述の単一パター
ンを指定する。オペレータは、次のステップ323におい
てくり返し回数、すなわち単一パターンが何回くり返さ
れているかという情報、を入力し、さらに次のステップ
324においてこの単一パターンのくり返し部分が現われ
る時間的情報、すなわちタイミング、を入力する。ステ
ップ322〜324は、キーボード21からの入力操作により
実行される。ステップ325ではMPU24によりリピート処理
が実行される。次のステップ326では上述のくり返し部
分以外のデータがテストデータTDnに含まれる(YE
S)か否(NO)かの判定が行われる。この判定はオペ
レータの判断に基づき行われるものであるが、もし判定
がNOの場合にはステップ307に飛び、判定がYESの
場合にはステップ327に進む。ステップ327においては、
くり返し部分以外のデータの入力操作が行われる。この
後、ステップ307に進む。
以上説明したように、必要に応じてリピート機能を働か
せることによりテストデータ入力の無駄を無くすことが
でき、これによってテストデータ編集の効率化を図るこ
とができる。また、入力されたデータあるいはリピート
されたデータはグラフィック表示されるので、テストデ
ータの容易な入力チェックが可能になり、さらにはデー
タ入力ミスの減少化にも寄与し得る。
第4図には第2図装置の表示器22によるテストデータ
表示の一例が示される。前述したように、信号出力用の
属性をもつピン、すなわちD15,D14,…、のテストデ
ータについては、波形表示と共に、キー入力時の言語形
態の状態“H”または“L”が表示される。これによっ
て、オペレータは入力したキーの確認と共に、他のピン
のテストデータとの間のタイミング関係を即座にかつ正
確に認識することができる。また、第4図において外部
ピンD12に対応するテストデータに例示されるように、
単一パターン(1個の“H”レベルパターンおよび1個
の“L”レベルパターン)が5回くり返されているくり
返し部分Aに対して前述のリピート機能を働かせること
により、テストデータ編集の効率化を図ることができ
た。
〔発明の効果〕
以上説明したように本発明によれば、テストデータ編集
の効率化を図ることができると共に、オペレータの入力
ミスを極少にし、テストデータの入力チェックを容易に
行うことができる。
【図面の簡単な説明】
第1図は本発明によるテストデータ編集機能付CAD装
置の原理ブロック図、 第2図は本発明の一実施例を示すシステム構成図、 第3図は第2図のCAD装置によるテストデータ編集を
説明するためのフローチャート、 第4図は第2図装置の表示器22によるテストデータ表
示の一例を示す図、 第5図は従来形のテストデータ表示の一例を示す図、 第6図は第5図の表示内容を表わす波形図、 である。 (符合の説明) 1…データ入力手段、2…表示手段、 3…リピート手段、4…表示制御手段、 Pi,Pn…ピン、 TDi,TDn…テストデータ、 PDi,PDn…ピンを指示するデータ、 RP…指令信号、 UD…単一パターンデータ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】集積回路の外部端子用ピン(Pi)を指示
    するデータ(PDi)と該ピンに対応するテストデータ
    (TDi)を入力し得る手段(1)と、 該入力されたピンのデータ(PDi)を表示すると共に
    テストデータ(TDi)をグラフィック表示する手段
    (2)と、 任意のピン(Pn)が指定された時に、該ピン(Pn)
    に対応のテストデータ(TDn)が単一パターンデータ
    (UD)のくり返し部分を含む場合に該データ入力手段
    (1)からの指令信号(RP)に応答して該単一パター
    ンデータ(UD)をリピートする手段(3)と、 該リピート手段(3)からの指令に基づいて該単一パタ
    ーンデータ(UD)を該表示手段(2)にくり返し表示
    させる表示制御手段(4)と、 を備えてなるテストデータ編集機能付CAD装置。
JP61218178A 1986-09-18 1986-09-18 テストデ−タ編集機能付cad装置 Expired - Lifetime JPH0634211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61218178A JPH0634211B2 (ja) 1986-09-18 1986-09-18 テストデ−タ編集機能付cad装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61218178A JPH0634211B2 (ja) 1986-09-18 1986-09-18 テストデ−タ編集機能付cad装置

Publications (2)

Publication Number Publication Date
JPS6375879A JPS6375879A (ja) 1988-04-06
JPH0634211B2 true JPH0634211B2 (ja) 1994-05-02

Family

ID=16715834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61218178A Expired - Lifetime JPH0634211B2 (ja) 1986-09-18 1986-09-18 テストデ−タ編集機能付cad装置

Country Status (1)

Country Link
JP (1) JPH0634211B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4716964B2 (ja) * 2006-09-26 2011-07-06 富士通株式会社 タイミングダイアグラム編集プログラム、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法

Also Published As

Publication number Publication date
JPS6375879A (ja) 1988-04-06

Similar Documents

Publication Publication Date Title
JP2862886B2 (ja) Asic用計算機支援設計システム
JP3027009B2 (ja) 設計取り込みシステム
US6871331B1 (en) Combined waveform and data entry apparatus and method for facilitating fast behavioral verification of digital hardware designs
EP0508620A2 (en) System for automatically determing the logical function of a circuit
JP3153403B2 (ja) 半導体集積回路の遅延時間計算装置
JPH0634211B2 (ja) テストデ−タ編集機能付cad装置
US7770113B1 (en) System and method for dynamically generating a configuration datasheet
JPH0634212B2 (ja) テストデ−タ編集機能付cad装置
JPH0827808B2 (ja) テストデータ編集装置
US20060041853A1 (en) CAD apparatus, symbol creation device, CAD program storage medium and symbol creation program storage medium
JPH0827806B2 (ja) テストデータ編集装置
JPH0827807B2 (ja) テストデータ編集装置
JPH0636175B2 (ja) テストデ−タ編集機能付cad装置
JP2821188B2 (ja) レイアウトパターン情報抽出装置
JPS6378271A (ja) シミユレ−シヨン機能付cad装置
JPH07175840A (ja) Cad装置
JP2002092062A (ja) 集積回路設計装置及び方法並びにそのプログラムを記憶した記憶媒体
JPH0769391B2 (ja) 論理回路シミユレ−シヨン装置
KR100375828B1 (ko) 아이피 인터페이스 파형의 흐름도 변환에 의한브이에이치디엘 코드 생성 방법
Hornbuckle et al. Computer-aided logic design on the TX-2 computer
JPS605401Y2 (ja) 頁境界表示機能をもつ文章作成装置
JP2713942B2 (ja) かな漢字変換装置
JPH0225980A (ja) 回路図エデイタ
JPH05314204A (ja) 論理シミュレーション装置及びテスト回路生成装置
JPH07262244A (ja) タイムチャート編集装置