JPH06342561A - イコライザフィルタ及び磁気ディスクシステム - Google Patents

イコライザフィルタ及び磁気ディスクシステム

Info

Publication number
JPH06342561A
JPH06342561A JP13039693A JP13039693A JPH06342561A JP H06342561 A JPH06342561 A JP H06342561A JP 13039693 A JP13039693 A JP 13039693A JP 13039693 A JP13039693 A JP 13039693A JP H06342561 A JPH06342561 A JP H06342561A
Authority
JP
Japan
Prior art keywords
filter
amplitude
equalizer
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13039693A
Other languages
English (en)
Inventor
Kenichi Hase
健一 長谷
Ryutaro Hotta
龍太郎 堀田
Hiroshi Kimura
博 木村
Koichi Tanno
公一 淡野
Ken Uragami
憲 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13039693A priority Critical patent/JPH06342561A/ja
Publication of JPH06342561A publication Critical patent/JPH06342561A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Networks Using Active Elements (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】 【目的】 比較的簡略な回路で安定した出力電位と、高
い出力インピーダンスを得る電流出力形gmアンプ構成
のイコライザフィルタであって、製造上の難点を有しな
いものを提供する。 【構成】 イコライザフィルタを、可変コンダクタンス
アンプ1,2と、負荷抵抗5,6と、可変負性抵抗7
と、容量9と、該フィルタ出力の振幅検出手段10と、
可変負性抵抗7の抵抗値を電流8で制御する手段とで構
成した。振幅検出手段10は、レジスタ12に予め設定
された振幅情報をもとに、検出した出力振幅が振幅情報
に一致するように可変負性抵抗7の抵抗値を制御する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクチブフィルタに関
するものであり、更に詳しくは、外部から入力される入
力信号について、そこに含まれる高域のノイズをカット
するだけでなく、その入力信号の波形を修正して出力す
るイコライザとしても機能するアクチブフィルタ(かか
るアクチブフィルタを以後、イコライザフィルタと云
う)に関するものである。
【0002】かかるイコライザフィルタ適用の具体例を
次に説明して、本発明の産業上の利用分野を更に明らか
にする。さて、磁気ディスク装置では、一般にディスク
から磁気ヘッドにより読みだしたアナログ波形のピーク
の位置を検出し、該位置の信号レベルを2値化すること
により、ディジタルデータに変換して出力する。
【0003】しかし、その読み出し波形は、読み出し位
置が、回転しているディスクの内周にあるか外周にある
かということや、信号の記録再生速度、磁気ヘッド及び
ディスク媒体の性質等によって色々異なるため、そのま
まの波形では正確なピーク位置の検出が困難である。そ
こで正確なピーク位置の検出を可能にするため、読み出
し波形について様々な波形整形処理を行ない、その後に
ピーク位置の検出を行うのが普通である。
【0004】図7は、このようにして、読み出し波形に
ついて従来行われている波形整形処理回路の概略構成を
示すブロック図である。同図に見られるように、波形整
形処理回路は、AGCアンプ201、イコライザフィル
タ202、振幅検出回路203、ピーク検出回路204
で構成される。
【0005】図7において、AGCアンプ201は、読
み出し波形を入力され増幅して出力するアンプである
が、主にディスクの内外周で変化する読み出し波形の振
幅を一定に保つための増幅回路で、イコライザフィルタ
202の出力側で振幅を検出する振幅検出回路203を
使い、該振幅が一定になるようにAGCアンプ201を
フィードバック制御している。
【0006】イコライザフィルタ202は、ピーク検出
回路204で正確なピーク位置を検出できるように、パ
ルス・スリミング(なだらかな山状の波形だとピーク位
置検出が難しいので、これを急峻な槍状の波形に修正し
てピーク位置検出を容易にする整形処理)やノイズの除
去を行なうもので、システムに応じて最適な特性を持つ
ことが求められる。
【0007】本発明は、以上説明した如き事情により、
読み出し波形の整形処理用等として用いられるようなイ
コライザフィルタの改良に関するものであり、更に具体
的には、イコライザフィルタそのものにAGC(自動利
得制御)機能を持たせ、簡略な回路で、最適な波形整形
処理を行うことができ、読み出し波形の再生マージン向
上を可能にするような、かかるイコライザフィルタの改
良に関するものである。
【0008】
【従来の技術】図6は、イコライザフィルタの従来例を
示す回路図である。説明を簡単化する都合上、フィルタ
としては1次ローパスフィルタと言われるフィルタを示
している。同図に示すフィルタは、二つの可変gm回路
(コンダクタンスgmを可変させることのできるアンプ
で、可変コンダクタンスアンプ或いはトランスコンダク
タンスアンプとも云う)101、102、gmを変化さ
せる電流源(Igm)103、104、前記gm回路の
出力負荷抵抗(RL)105、106、負性抵抗回路
(NIC)107、前記負性抵抗回路の制御電流源(I
nic)108、および、容量(C1)109から成っ
ている。
【0009】このフィルタ回路の出力と入力の比である
伝達特性をH1(s)で表わすと(ここでsは複素角周
波数)、H1(s)は、前記のコンダクタンスgm、容
量C1を用いて次式で表される。
【0010】
【数1】
【0011】この時、フィルタの遮断周波数fcは、
【数2】
【0012】となる。また可変gm回路(可変コンダク
タンスアンプ)101、102として例えば、後述の図
2の(a)に示す如き回路を用いた場合、コンダクタン
スgmの値は、コンダクタンスgmを変化させる電流源
(Igm)103、104の電流値Igmを用いて、
【0013】
【数3】
【0014】と表されるので、電流値Igmを変化させ
ることで、コンダクタンスgmが変わり、それによって
フィルタの遮断周波数fcを変化させることができる。
ここでVT は熱電圧(=kT/q)を示す(kはボルツ
マン定数、Tは絶対温度、qは電子の電荷)。なお、抵
抗と容量で構成されるRCフィルタにおいて、遮断周波
数fcを変化させようとすると、抵抗値を制御しなくて
はならず、抵抗値の制御は一般に困難な場合があるの
で、このような場合、外部から電流値Igmを変化させ
ることで簡単に遮断周波数fcを変化させることのでき
るフィルタ回路(つまり可変コンダクタンスアンプを用
いたフィルタ回路)は都合の良い回路とされている。
【0015】ところで、図6において、可変gm回路1
01から電流の変化分を出力として取り出すには、電流
を供給する回路が必要となる。そこで可変gm回路10
1に、電流供給用の電流源を付加した電流出力gmアン
プが考えられるが、この場合、出力の電位を安定させる
自己バイアス回路が複雑になると共に、高い出力インピ
ーダンスの安定した特性を得るのが難しいという問題が
あった。
【0016】そこで、図6に示すように、電流供給用の
電流源の代わりに、出力負荷抵抗(RL)105、10
6を接続して図示せざる電源から電流を供給し、その抵
抗成分を打ち消すために、負性抵抗回路(NIC)10
7を接続し、比較的簡略な回路で安定した出力電位と、
高い出力インピーダンスを得ることのできる電圧入力電
流出力形のgmアンプ(可変コンダクタンスアンプ10
1)が用いられるようになった。
【0017】この時、例えば、負性抵抗回路(NIC)
107としては、後述の図3の(a)に示す如き回路を
用いた場合、
【0018】
【数4】
【0019】が成立するように、図3の(a)における
電流源(Inica)38及び抵抗(Rnica)37
を設定すれば、負荷抵抗(RL)105、106の抵抗
成分を打ち消すことができる。
【0020】なお、先に説明した図7におけるイコライ
ザフィルタ202として、図6を参照して説明した如き
フィルタが用いられるようになった事情について、参考
までに以下、簡単に説明しておく。近年、装置の小型
化、高速化の要求や、扱う信号の多様化にともなって、
高性能、高機能の1チップ信号処理LSIが必要となっ
ている。特に磁気ディスクでは、記録密度の向上のた
め、ディスクの内周と外周で、記録、再生速度を変化さ
せる方式が採用され始めている。
【0021】この記録方式においては、ディスクの内周
と外周で再生信号の周波数成分が異なるため、再生系の
信号処理回路では、それぞれの周波数成分に最適化され
た回路特性が要求される。そこで図7におけるイコライ
ザフィルタ202では、電流出力形のgm回路(可変コ
ンダクタンスアンプ)と容量Cを用いた構成の特性可変
フィルタ(図6)が、オンチップフィルタに有利である
として、実現され用いられているのである。
【0022】
【発明が解決しようとする課題】上記従来技術では、比
較的簡略な回路で安定した出力電位と、高い出力インピ
ーダンスを得ることのできる電流出力形gmアンプ構成
のイコライザフィルタを実現できるが、そのためには、
上記(数4)式を精度よく実現すること、すなわち、図
6において負荷抵抗(RL)105、106、図3の
(a)において抵抗(Rinca)37、電流源(Ii
nca)38をそれぞれ精度よく実現すること、が必要
であり、それは製造上難しいという問題があった。
【0023】本発明の目的は、かかる従来技術の問題点
を解決し、比較的簡略な回路で安定した出力電位と、高
い出力インピーダンスを得ることのできる電流出力形g
mアンプ構成のイコライザフィルタであって、製造上の
難点を有しないイコライザフィルタを提供することにあ
る。更に、かかるイコライザフィルタを取り入れた磁気
ディスクシステムを提供することにある。
【0024】
【課題を解決するための手段】上記目的達成のため本発
明では、可変コンダクタンスアンプと、該アンプの出力
として電流出力を得るために接続する負荷抵抗と、前記
負荷抵抗の抵抗成分を打ち消すために接続する可変負性
抵抗と、容量と、を少なくとも含んで成るアクチブフィ
ルタであって、外部から入力される入力信号について、
そこに含まれる高域のノイズをカットするだけでなく、
その入力信号の波形を修正して出力するイコライザとし
ても機能する前記アクチブフィルタであるイコライザフ
ィルタにおいて、
【0025】そのフィルタ出力の振幅を検出する振幅検
出手段と、検出された該振幅が或る特定の値になるよう
に前記アクチブフィルタに含まれる前記可変負性抵抗の
抵抗値を制御して振幅制御を行う振幅制御手段と、を備
えた。
【0026】
【作用】振幅検出手段はフィルタ出力の振幅を検出す
る。振幅制御手段は、検出された振幅値と、あらかじめ
設定された振幅情報とを比較し、その差が解消するよう
に、可変負性抵抗の抵抗値を制御して振幅を制御する。
このようにして振幅を制御するということは、イコライ
ザフィルタ回路にAGC(自動利得制御)機能を持たせ
たことに相当し、従来技術ではAGCアンプとイコライ
ザフィルタを要したものを、本発明では、その両者を合
成して簡略で高精度なイコライザフィルタを実現したも
のということができる。
【0027】振幅制御手段は、前述のようにして可変負
性抵抗の抵抗値を制御することにより、フィルタ・ゲイ
ン(利得)が制御され、それに伴ってイコライザフィル
タとしての所望のゲイン周波数特性が、フィルタの遮断
周波数特性、群遅延特性を変化させることなく、実現さ
れる手段として機能するわけである。遮断周波数特性、
群遅延特性を変化させたいときは、可変コンダクタンス
アンプにおけるコンダクタンスgmを可変させればよ
い。
【0028】
【実施例】以下、本発明の実施例を図を参照して説明す
る。図1は、本発明の一実施例としてのイコライザフィ
ルタを示す回路図である。なお本実施例は、フィルタの
特性としては1次フィルタの場合を示している。
【0029】図1において、gm回路(可変コンダクタ
ンスアンプ)1、2は、差動入力である入力電圧にたい
して、コンダクタンスgmの比で電流を出力する可変ト
ランスコンダクタンス回路を意味し、基準電流(Igm
1)3、4で動作する。この時、基準電流(Igm1)
3、4を変化させることで、gm回路のgm(コンダク
タンス)を変化することができる。
【0030】負荷抵抗(RL1)5、6は、gm回路
1、2から電流を取り出すための電流供給用として、該
gm回路1、2の出力側に接続し、その抵抗成分を打ち
消すための負性抵抗回路(NIC)7を並列して接続す
る。負性抵抗回路(NIC)7は、基準電流(Inic
1)8で制御され、前記の(数4)式が成り立つように
精度良く設定する必要がある。
【0031】本実施例では、イコライザフィルタの出力
(out)14に振幅検出回路10を接続し、検出した
出力振幅に応じて基準電流(Inic1)8を制御す
る。即ち振幅検出回路10に、比較の基準となる基準振
幅を、基準振幅情報を蓄えるレジスタ12から、ディジ
タル/アナログ変換器(DAC)11で、アナログ量に
変換して与え、これとの比較結果が零となるように基準
電流(Inic1)8を制御するわけである。
【0032】ここでイコライザフィルタの出力振幅で負
性抵抗回路(NIC)7を制御する動作原理について説
明する。今、電流出力形のgmアンプ(gm回路1、
2)の出力電圧利得をAo、出力抵抗をZoとすると、
gmを用いて、
【0033】
【数5】
【0034】なる関係が成り立つ。また1次フィルタの
DCゲインGoは、前記出力電圧利得Aoを用いて、
【0035】
【数6】
【0036】と表される。従って、前記出力電圧利得A
oが十分大きければ、DCゲインは1となる。また、出
力抵抗Zoは、負荷抵抗(RL1)5、6と、負性抵抗
(NIC)7の合成抵抗となるので、前記の(数4)式
が成り立てば、出力抵抗Zoは無限大となり、1次フィ
ルタのDCゲインも1となる。
【0037】なおこの時gm回路1、2の出力抵抗は、
前記負荷抵抗(RL1)5、6に対して十分大きいと仮
定している。また、前記(数4)式において等式が成り
立たない場合、例えば負荷抵抗(RL1)5、6が、負
性抵抗(NIC)7よりも大きい場合は、出力抵抗Zo
は正の有限の値を持ち、前記(数6)式より、1次フィ
ルタのDCゲインは1より小さくなる。
【0038】負荷抵抗(RL1)5、6が、負性抵抗
(NIC)7よりも小さい場合は、出力抵抗Zoは負の
有限の値を持ち、前記(数6)式より、1次フィルタの
DCゲインは1より大きくなる。このことから、振幅検
出回路10でフィルタの出力振幅を検出し、検出した振
幅から負性抵抗(NIC)を制御し、出力抵抗Zoを変
化させれば、gmの値を変化させることなく、すなわち
フィルタ特性を変化させずに、DCゲイン(フィルタ利
得)を調整することができるわけである。
【0039】図2は、図1におけるgm回路の具体例を
(a)、(b)、(c)として三つ示した回路図であ
る。図2の(a)に示す回路は、単純な差動入力回路
で、一組の差動トランジスタ対Qa1、Qa2(15、
16)と基準電流(Iea)17で構成する。この時、
入力差電圧に対する出力差電流を示すトランスコンダク
タンスをgm2aとして表わすものとすると、トランス
コンダクタンスgm2aは、
【0040】
【数7】
【0041】で表される。図2の(b)は、図2の
(a)の差動入力回路にエミッタ抵抗を接続し、入力レ
ンジを広げたもので、一組の差動トランジスタ対Qb
1、Qb2(20、21)、基準電流(Ieb1)2
3、24、及びエミッタ抵抗(Rb1)22で構成す
る。この時トランスコンダクタンスgm2bは、前記差
動トランジスタ対Qb1、Qb2(20、21)のエミ
ッタ抵抗(Rb1)の抵抗値reを用いて、
【0042】
【数8】
【0043】で表される。図2の(c)は、二組のエミ
ッタサイズの異なるトランジスタ対を組み合わせて入力
レンジを広げたもので、差動トランジスタ対Qc1、Q
c2(27、28、エミッタサイズの異なる差動トラン
ジスタ対Qc3、Qc4(29、30)及び基準電流
(Iec1)31、32で構成する。この時トランスコ
ンダクタンスgm2cは、
【0044】
【数9】
【0045】で表される。これらの回路は、すべて基準
電流を変えることでgm(コンダクタンス)を変させる
ことができる。
【0046】図3は、図1における負性抵抗(NIC)
回路の具体例を示した回路図である。図3の(a)は最
も簡単な回路構成で、一組のトランジスタ対Qa3、Q
a4(35、36)、エミッタ抵抗(Rnica)3
7、及び基準電流(Inica)38、39で構成す
る。この時、出力抵抗値をZnicaとすると、
【0047】
【数10】
【0048】と表され、負性抵抗となっていることを示
す。図3の(b)は、図3の(a)の回路にベース電流
供給用のエミッタフォロワ回路を追加し、特性を改善し
たもので、トランジスタ対Qb3、Qb4(41、4
2)、Qb5、Qb6(43、44)、エミッタ抵抗
(Rnicb)45、基準電流(Inicb1)46、
47、基準電流(Inicb2)48、49で構成す
る。この時、出力抵抗値Znicbは、Znicaと同
様に、
【0049】
【数11】 となる。
【0050】図4は、図1における振幅検出回路10の
構成例を示したブロック図で、ピークホールド(P/
H)回路51、コンパレータ52で構成する。P/H回
路51は、その入力(IN)53にイコライザフィルタ
回路の出力を接続し、フィルタ出力信号のピークの信号
振幅をホールドする。コンパレータ52は、P/H回路
51の出力電圧と、DAC11からの基準電圧60を比
較し、差電圧に相当する制御電流(out)54を出力
する。制御電流(out)54は、NIC回路7の基準
電流(Inic1)8に接続され、NIC回路7の負性
抵抗値を制御する。
【0051】図5は、本発明にかかるイコライザフィル
タを、波形整形処理回路として見たときの構成をブロッ
クで示したブロック図である。波形整形処理回路は、本
発明にかかるAGC機能付きのイコライザフィルタ55
とピーク検出回路56で構成されることになる。従来は
独立した機能ブロックであったAGC回路とイコライザ
フィルタ回路を同一回路で構成できるので構成が簡略に
なる。
【0052】次に図8は、本発明の他の実施例としての
イコライザフィルタを示す回路図で、この場合、フィル
タの特性としてはn次フィルタの構成例を示す。gma
1回路301、302、基準電流(Igma1)30
3、304、負荷抵抗(RLa1)305、306、N
ICa1回路307、NICa1回路の基準電流(In
ica1)308で構成する1次フィルタをn個直列に
接続し、n次フィルタを構成したものである。
【0053】ここでは、最終段の出力(out)321
に接続した振幅検出回路319の出力で、n個のNIC
基準電流(Inica1)307〜(Inican)3
16を共通に制御する。この場合は、1次フィルタをn
個接続してn次フィルタを構成したが、もちろん2次バ
イカットフィルタを組み合わせても同様である。
【0054】図9は、本発明の更に別の実施例で、n次
フィルタの別の構成例を示す。図8の構成例と同様に、
gmb1回路322、323、基準電流(Igmb1)
324、325、負荷抵抗(RLb1)326、32
7、NICb1回路328、NICb1回路の基準電流
(Inicb1)329で構成する1次フィルタをn個
直列に接続し、n次フィルタを構成したものだが、図8
の構成例と異なり、各1次ごとの出力に振幅検出回路1
〜振幅検出回路n(331〜341)をn個接続し、そ
れぞれに対応するn個のNIC基準電流(Inicb
1)〜(Inicbn)を制御する。
【0055】これにより、図8の例に比べてより精度の
よい制御が可能となる。また、この場合も1次フィルタ
をn個接続してn次フィルタを構成したが、もちろん2
次バイカットフィルタを組み合わせても同様である。
【0056】図10は、本発明にかかるイコライザフィ
ルタを磁気ディスクシステムに取り入れた実施例を示す
ブロック図である。この実施例は、ヘッド344、信号
の増幅を行うR/Wアンプ345、本発明によるAGC
機能付きイコライザフィルタ346、信号のピーク位置
を検出し、パルス化するピーク検出回路347、パルス
化信号に同期したクロックを生成するデータセパレータ
348、記録符号への符号化、及び、復号を行うエンコ
ーダ・デコーダ349、データのコントロールを行うコ
ントローラ350、データのやり取りを行うI/F(イ
ンタフェース)351、コントローラ350、I/F3
51等の制御を行うプロセッサ352、データを蓄える
RAM/ROM353、及び、データの処理を行うホス
ト354、で構成する。
【0057】図10では、ヘッド344で磁気ディスク
(図示せず)から再生された信号は、R/Wアンプ34
5で増幅された後、AGC機能付きイコライザフィルタ
346で精度良く、高域のノイズをカットされると共
に、信号波形を修正(パルス・スリミング)されピーク
検出回路347へ供給されるので、磁気ディスクで記録
密度の向上のため、ディスクの内周と外周で、記録、再
生速度を変化させる方式が採用されている場合などで
も、正しいピーク位置検出が可能となり、その後の処理
が円滑に行えるという利点があるわけである。
【0058】
【発明の効果】本発明によれば、比較的簡略な回路で安
定した出力電位と、高い出力インピーダンスを得ること
のできる電流出力形gmアンプ構成のイコライザフィル
タであって、製造上の難点を有しないイコライザフィル
タを提供できるという利点がある。また、本発明にかか
るイコライザフィルタは、AGC機能を持ち、AGCア
ンプとイコライザフィルタ単体を合成した簡略で高精度
な波形整形処理回路を構成しているので、かかるイコラ
イザフィルタを取り入れた磁気ディスクシステムも高精
度なシステムを期待できるという利点がある。
【図面の簡単な説明】
【図1】本発明の一実施例としてのイコライザフィルタ
を示す回路図である。
【図2】図1におけるgm回路の具体例を(a)、
(b)、(c)として三つ示した回路図である。
【図3】図1における負性抵抗(NIC)回路の具体例
を示した回路図である。
【図4】図1における振幅検出回路の構成例を示したブ
ロック図である。
【図5】本発明にかかるイコライザフィルタを、波形整
形処理回路として見たときの構成を示すブロック図であ
る。
【図6】イコライザフィルタの従来例を示す回路図であ
る。
【図7】従来の波形整形処理回路の概略構成を示すブロ
ック図である。
【図8】本発明の他の実施例としてのイコライザフィル
タを示す回路図である。
【図9】本発明の更に他の実施例としてのイコライザフ
ィルタを示す回路図である。
【図10】本発明にかかるイコライザフィルタを磁気デ
ィスクシステムに取り入れた実施例を示すブロック図で
ある。
【符号の説明】
1,2…gm回路、3,4…基準電流(Igm1)、
5,6…負荷抵抗(RL1)、7…負性抵抗(NIC)
回路、8…負性抵抗基準電流(Inic1)、9…容
量、10…振幅検出回路、11…ディジタル/アナログ
変換器(DAC)、12…レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 博 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 淡野 公一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内 (72)発明者 浦上 憲 群馬県高崎市西横手町111番地 株式会社 日立製作所半導体設計開発センタ内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 可変コンダクタンスアンプと、該アンプ
    の出力として電流出力を得るために接続する負荷抵抗
    と、前記負荷抵抗の抵抗成分を打ち消すために接続する
    可変負性抵抗と、容量と、を少なくとも含んで成るアク
    チブフィルタであって、外部から入力される入力信号に
    ついて、そこに含まれる高域のノイズをカットするだけ
    でなく、その入力信号の波形を修正して出力するイコラ
    イザとしても機能する前記アクチブフィルタであるイコ
    ライザフィルタにおいて、 そのフィルタ出力の振幅を検出する振幅検出手段と、検
    出された該振幅が或る特定の値になるように前記アクチ
    ブフィルタに含まれる前記可変負性抵抗の抵抗値を制御
    して振幅制御を行う振幅制御手段と、を備えたことを特
    徴とするイコライザフィルタ。
  2. 【請求項2】 請求項1に記載のイコライザフィルタに
    おいて、前記振幅制御手段は、前記アクチブフィルタに
    含まれる前記可変負性抵抗の抵抗値を制御することによ
    り、フィルタ・ゲインが制御され、それに伴ってイコラ
    イザフィルタとしての所望のゲイン周波数特性が、フィ
    ルタとしての遮断周波数特性、群遅延特性を変化させる
    ことなく、実現される手段として機能することを特徴と
    するイコライザフィルタ。
  3. 【請求項3】 請求項1に記載のイコライザフィルタで
    あって、その全体を1チップLSI化したことを特徴と
    するイコライザフィルタ。
  4. 【請求項4】 磁気ディスクから再生したアナログ信号
    を2値化してディジタル処理する磁気ディスクシステム
    において、請求項1,2又は3に記載のイコライザフィ
    ルタを内蔵し、前記の再生アナログ信号をその2値化に
    先立って、前記イコライザフィルタに通して、その振幅
    制御ならびに波形修正を行うことを特徴とする磁気ディ
    スクシステム。
JP13039693A 1993-06-01 1993-06-01 イコライザフィルタ及び磁気ディスクシステム Pending JPH06342561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13039693A JPH06342561A (ja) 1993-06-01 1993-06-01 イコライザフィルタ及び磁気ディスクシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13039693A JPH06342561A (ja) 1993-06-01 1993-06-01 イコライザフィルタ及び磁気ディスクシステム

Publications (1)

Publication Number Publication Date
JPH06342561A true JPH06342561A (ja) 1994-12-13

Family

ID=15033307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13039693A Pending JPH06342561A (ja) 1993-06-01 1993-06-01 イコライザフィルタ及び磁気ディスクシステム

Country Status (1)

Country Link
JP (1) JPH06342561A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0895238A3 (en) * 1997-08-02 1999-11-17 Samsung Electronics Co., Ltd. Error compensation circuit for compensating for parameter errors of IC chip having filter and boost circuit
WO2004077666A1 (ja) * 2003-01-20 2004-09-10 Nec Corporation 利得可変電圧・電流変換回路とこれを用いたフィルタ回路
WO2008010331A1 (en) * 2006-07-19 2008-01-24 Nec Corporation Output conductance automatic regulation circuit of differential current output type circuit and filter circuit
US7562108B2 (en) * 2004-06-14 2009-07-14 Texas Instruments Incorporated High bandwidth high gain receiver equalizer
JP2009290856A (ja) * 2008-05-29 2009-12-10 Synerchip Technology Co Ltd パッシブイコライザ
US8115549B2 (en) 2008-12-22 2012-02-14 Kabushiki Kaisha Toshiba Amplifier circuit and radio receiver
WO2013008354A1 (ja) * 2011-07-14 2013-01-17 パナソニック株式会社 フィルタ回路および半導体集積回路
US20140062621A1 (en) * 2012-09-03 2014-03-06 Tensorcom, Inc. Method and Apparatus for an Active Negative-Capacitor Circuit to Cancel the Input Capacitance of Comparators
CN104718699A (zh) * 2012-09-03 2015-06-17 张量通讯公司 用于有源负电容器电路的方法和装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0895238A3 (en) * 1997-08-02 1999-11-17 Samsung Electronics Co., Ltd. Error compensation circuit for compensating for parameter errors of IC chip having filter and boost circuit
WO2004077666A1 (ja) * 2003-01-20 2004-09-10 Nec Corporation 利得可変電圧・電流変換回路とこれを用いたフィルタ回路
US7562108B2 (en) * 2004-06-14 2009-07-14 Texas Instruments Incorporated High bandwidth high gain receiver equalizer
US8736360B2 (en) 2006-07-19 2014-05-27 Nec Corporation Output conductance automatic regulation circuit of differential current output type circuit and filter circuit
WO2008010331A1 (en) * 2006-07-19 2008-01-24 Nec Corporation Output conductance automatic regulation circuit of differential current output type circuit and filter circuit
JP4730568B2 (ja) * 2006-07-19 2011-07-20 日本電気株式会社 差動電流出力型回路の出力コンダクタンス自動調整回路およびフィルタ回路
JP2009290856A (ja) * 2008-05-29 2009-12-10 Synerchip Technology Co Ltd パッシブイコライザ
US8115549B2 (en) 2008-12-22 2012-02-14 Kabushiki Kaisha Toshiba Amplifier circuit and radio receiver
WO2013008354A1 (ja) * 2011-07-14 2013-01-17 パナソニック株式会社 フィルタ回路および半導体集積回路
US20140062621A1 (en) * 2012-09-03 2014-03-06 Tensorcom, Inc. Method and Apparatus for an Active Negative-Capacitor Circuit to Cancel the Input Capacitance of Comparators
CN104718699A (zh) * 2012-09-03 2015-06-17 张量通讯公司 用于有源负电容器电路的方法和装置
US9124279B2 (en) * 2012-09-03 2015-09-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US9264056B2 (en) 2012-09-03 2016-02-16 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US9484941B2 (en) 2012-09-03 2016-11-01 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US9793885B2 (en) 2012-09-03 2017-10-17 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators
US10200024B2 (en) 2012-09-03 2019-02-05 Tensorcom, Inc. Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators

Similar Documents

Publication Publication Date Title
JP3208975B2 (ja) アクティブフィルタ制御方式
JP3571684B2 (ja) 磁気抵抗非対称性を補正するための装置及び方法
JP3584893B2 (ja) フィルタ回路
US5459679A (en) Real-time DC offset control and associated method
US7218258B2 (en) Method and system for mixed analog-digital automatic gain control
JP2801103B2 (ja) 全差動ユニティ・ゲイン演算増幅器
US5508570A (en) Differential amplifier based integrator having a left-half plane pole
US5283483A (en) Slimmer circuit technique
KR100216890B1 (ko) 복호회로 및 재생장치
US7525898B2 (en) Information playback apparatus, in-line circuit, and method for implementing in-line circuit on information playback apparatus
US6046875A (en) Linear transconductance circuit having a large linear range
JP2000082937A (ja) 時分割アナログフィルタ制御方法および磁気ディスクシステム
JPH0661791A (ja) フィルタ回路およびその制御方法
JPH11330906A (ja) アナログフィルタ回路およびそれを用いた磁気ディスク装置
KR19990015182A (ko) 필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로
JP3060611B2 (ja) ローパスフィルタ内蔵差動増幅回路
JP2002008314A (ja) 波形等化回路およびディスク再生装置
JPH06237146A (ja) フィルタシステム
JPH05167391A (ja) 再生信号用可変フィルタ回路
JPH0336105Y2 (ja)
JPWO2000054259A1 (ja) 電子装置
CN119865132A (zh) 可编程增益放大电路及其失调校准方法
JP2010154402A (ja) フィルタ回路、連続時間フィルタ及び信号再生装置
JPH0736497B2 (ja) 増幅器
JPH07106882A (ja) 増幅段全体としての上限遮断周波数を制御する回路