JPH11330906A - アナログフィルタ回路およびそれを用いた磁気ディスク装置 - Google Patents
アナログフィルタ回路およびそれを用いた磁気ディスク装置Info
- Publication number
- JPH11330906A JPH11330906A JP13474598A JP13474598A JPH11330906A JP H11330906 A JPH11330906 A JP H11330906A JP 13474598 A JP13474598 A JP 13474598A JP 13474598 A JP13474598 A JP 13474598A JP H11330906 A JPH11330906 A JP H11330906A
- Authority
- JP
- Japan
- Prior art keywords
- analog filter
- circuit
- transconductance amplifier
- current
- transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 可変トランスコンダクタンスアンプの生産プ
ロセスタイプの制限を緩和し、設定データの大きさと、
カットオフ周波数との関係が線形特性となるアナログフ
ィルタ回路を提供する。 【解決手段】 外部から入力される信号を濾波するアナ
ログフィルタ１０と、それを構成するトランスコンダク
タンスアンプ１４と同じ特性のトランスコンダクタンス
アンプ２１と、両アンプ１４および２１に同じ大きさの
制御電流を供給するための回路２６〜２８と、アンプ２
１のトランスコンダクスタンスに比例した大きさの信号
を生成するための回路２０、２２と、設定データの値に
応じた大きさの信号を生成する回路１１、２３と、両生
成信号の差が０に近づくように、前記制御電流の大きさ
を制御するための回路２４、２５とを有する。
ロセスタイプの制限を緩和し、設定データの大きさと、
カットオフ周波数との関係が線形特性となるアナログフ
ィルタ回路を提供する。 【解決手段】 外部から入力される信号を濾波するアナ
ログフィルタ１０と、それを構成するトランスコンダク
タンスアンプ１４と同じ特性のトランスコンダクタンス
アンプ２１と、両アンプ１４および２１に同じ大きさの
制御電流を供給するための回路２６〜２８と、アンプ２
１のトランスコンダクスタンスに比例した大きさの信号
を生成するための回路２０、２２と、設定データの値に
応じた大きさの信号を生成する回路１１、２３と、両生
成信号の差が０に近づくように、前記制御電流の大きさ
を制御するための回路２４、２５とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、トランスコンダク
タンスアンプを用いたアナログフィルタ回路に関し、特
に、設定データに応じてカットオフ周波数が変化するア
ナログフィルタ回路に関する。
タンスアンプを用いたアナログフィルタ回路に関し、特
に、設定データに応じてカットオフ周波数が変化するア
ナログフィルタ回路に関する。
【０００２】
【従来の技術】図２は、従来のアナログフィルタ回路の
構成を示すブロック図である。図示のアナログフィルタ
回路は、アナログフィルタ１０、アナログフィルタ１０
のカットオフ周波数の制御信号を生成するＤＡＣ（Digi
tal to Analog Converter）１１、アナログフィルタ１
０のカットオフ周波数を指定するデータが設定されるレ
ジスタ１２、および、ＤＡＣ１１の基準電流を生成する
基準電流生成ブロック１３からなる。
構成を示すブロック図である。図示のアナログフィルタ
回路は、アナログフィルタ１０、アナログフィルタ１０
のカットオフ周波数の制御信号を生成するＤＡＣ（Digi
tal to Analog Converter）１１、アナログフィルタ１
０のカットオフ周波数を指定するデータが設定されるレ
ジスタ１２、および、ＤＡＣ１１の基準電流を生成する
基準電流生成ブロック１３からなる。
【０００３】アナログフィルタ１０は、トランスコンダ
クタンスアンプ１４および容量１５から構成される。ま
た、基準電流生成ブロック１３は、基準電流源１６と、
基準電流を伝えるトランジスタ１７、１８とから構成さ
れる。
クタンスアンプ１４および容量１５から構成される。ま
た、基準電流生成ブロック１３は、基準電流源１６と、
基準電流を伝えるトランジスタ１７、１８とから構成さ
れる。
【０００４】ＤＡＣ１１は、基準電流生成ブロック１３
で生成された一定レベルの基準電流と、レジスタ１２の
設定値ｎとを入力され、基準電流をｎ倍した大きさの電
流を出力する。このＤＡＣ１１の出力電流は、トランス
コンダクタンスの制御電流として、トランスコンダクタ
ンスアンプ１４に入力される。
で生成された一定レベルの基準電流と、レジスタ１２の
設定値ｎとを入力され、基準電流をｎ倍した大きさの電
流を出力する。このＤＡＣ１１の出力電流は、トランス
コンダクタンスの制御電流として、トランスコンダクタ
ンスアンプ１４に入力される。
【０００５】ここで、トランスコンダクタンスアンプ１
４のトランスコンダクタンスをｇｍ、容量１５の容量値
をＣとすると、アナログフィルタ１０のカットオフ周波
数ｆｃは、次の式（１）で表わすことができる。
４のトランスコンダクタンスをｇｍ、容量１５の容量値
をＣとすると、アナログフィルタ１０のカットオフ周波
数ｆｃは、次の式（１）で表わすことができる。
【０００６】 ｆｃ＝ｇｍ／（２πＣ） …（１） このように、アナログフィルタ１０のカットオフ周波数
ｆｃは、トランスコンダクタンスｇｍに比例して変化す
る。このため、ＤＡＣ１１の設定値を変更することによ
り、アナログフィルタ１０のカットオフ周波数ｆｃを制
御することができる。
ｆｃは、トランスコンダクタンスｇｍに比例して変化す
る。このため、ＤＡＣ１１の設定値を変更することによ
り、アナログフィルタ１０のカットオフ周波数ｆｃを制
御することができる。
【０００７】以上のようなアナログフィルタについて
は、米国特許第５，５７２，１６３で述べられている。
は、米国特許第５，５７２，１６３で述べられている。
【０００８】図３に、トランスコンダクタンスアンプに
おける制御電流とトランスコンダクタンスとの関係を示
す。図中、６０はＢｉＣＭＯＳプロセスで構成した時の
特性、６１はＣＭＯＳプロセスで構成した時の特性であ
る。図示のように、トランスコンダクタンスアンプの特
性は、ＢｉＣＭＯＳやＣＭＯＳといった半導体の構成種
別（以下、生産プロセスタイプ）により異なる。
おける制御電流とトランスコンダクタンスとの関係を示
す。図中、６０はＢｉＣＭＯＳプロセスで構成した時の
特性、６１はＣＭＯＳプロセスで構成した時の特性であ
る。図示のように、トランスコンダクタンスアンプの特
性は、ＢｉＣＭＯＳやＣＭＯＳといった半導体の構成種
別（以下、生産プロセスタイプ）により異なる。
【０００９】上記従来のアナログフィルタ回路は、アナ
ログフィルタ１０を構成するトランスコンダクタンスア
ンプ１４がＢｉＣＭＯＳプロセスで作られている。図示
のように、ＢｉＣＭＯＳで構成されたトランスコンダク
タンスアンプの制御電流とトランスコンダクタンスとの
関係は線形特性となるため、上記従来のアナログフィル
タ回路では、レジスタ１２の設定データの大きさと、フ
ィルタ１０のカットオフ周波数ｆｃとの関係が線形特性
となる。
ログフィルタ１０を構成するトランスコンダクタンスア
ンプ１４がＢｉＣＭＯＳプロセスで作られている。図示
のように、ＢｉＣＭＯＳで構成されたトランスコンダク
タンスアンプの制御電流とトランスコンダクタンスとの
関係は線形特性となるため、上記従来のアナログフィル
タ回路では、レジスタ１２の設定データの大きさと、フ
ィルタ１０のカットオフ周波数ｆｃとの関係が線形特性
となる。
【００１０】
【発明が解決しようとする課題】しかしながら、例えば
磁気ディスク装置の一機能として用いられるアナログフ
ィルタ回路は、他の処理回路と共に同一の集積回路内に
実装されることがあり、このために、生産プロセスタイ
プをＢｉＣＭＯＳにできないことがある。
磁気ディスク装置の一機能として用いられるアナログフ
ィルタ回路は、他の処理回路と共に同一の集積回路内に
実装されることがあり、このために、生産プロセスタイ
プをＢｉＣＭＯＳにできないことがある。
【００１１】図２の回路においてトランスコンダクタン
スアンプ１４を例えばＣＭＯＳで構成した場合には、図
３に示すように、制御電流とトランスコンダクタンスと
の関係が非線型となるため、レジスタ１２の設定データ
の大きさと、フィルタ１０のカットオフ周波数ｆｃとの
関係も、非線形特性となる。すなわち、設定データの単
位変化（１値の変化）に対するカットオフ周波数の変化
量が一定とならなくなるため、カットオフ周波数を精度
良く制御することが難しくなる。
スアンプ１４を例えばＣＭＯＳで構成した場合には、図
３に示すように、制御電流とトランスコンダクタンスと
の関係が非線型となるため、レジスタ１２の設定データ
の大きさと、フィルタ１０のカットオフ周波数ｆｃとの
関係も、非線形特性となる。すなわち、設定データの単
位変化（１値の変化）に対するカットオフ周波数の変化
量が一定とならなくなるため、カットオフ周波数を精度
良く制御することが難しくなる。
【００１２】そこで、本発明は、トランスコンダクタン
スアンプの生産プロセスタイプの制限を緩和し、設定デ
ータの大きさと、カットオフ周波数との関係を線形特性
とすることができるアナログフィルタ回路を提供するこ
とを目的とする。
スアンプの生産プロセスタイプの制限を緩和し、設定デ
ータの大きさと、カットオフ周波数との関係を線形特性
とすることができるアナログフィルタ回路を提供するこ
とを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、設定データに応じてカットオフ周波数が
変化するアナログフィルタ回路において、可変トランス
コンダクタンスアンプおよびコンデンサからなり、外部
から入力される信号を濾波するアナログフィルタと、前
記アナログフィルタのトランスコンダクタンスを制御す
るための制御電流を生成する制御電流生成ブロックと、
設定データを保持するレジスタと、前記レジスタの設定
データに応じた大きさの電流を出力するＤＡ変換器とを
備え、前記制御電流生成ブロックは、一定レベルの電圧
を出力する基準電圧源と、前記ＤＡ変換器の出力電流に
応じた大きさの電圧を生成する可変電圧源と、前記可変
トランスコンダクタンスアンプと同じ集積回路上に、同
じ回路構成、同じレイアウトで実装され、前記基準電圧
源の出力電圧を入力されるレプリカトランスコンダクタ
ンスアンプと、前記レプリカトランスコンダクタンスア
ンプの出力電流を電圧に変換する抵抗器と、前記抵抗器
の変換電圧、および、前記可変電圧源の出力電圧を入力
される差動アンプと、前記可変トランスコンダクタンス
アンプおよびレプリカトランスコンダクタンスアンプに
同じ大きさの電流を供給するための電流折返し回路と、
前記差動アンプの出力電圧に応じて前記制御電流の大き
さを制御する回路とを有することを特徴とするアナログ
フィルタ回路を提供する。
め、本発明は、設定データに応じてカットオフ周波数が
変化するアナログフィルタ回路において、可変トランス
コンダクタンスアンプおよびコンデンサからなり、外部
から入力される信号を濾波するアナログフィルタと、前
記アナログフィルタのトランスコンダクタンスを制御す
るための制御電流を生成する制御電流生成ブロックと、
設定データを保持するレジスタと、前記レジスタの設定
データに応じた大きさの電流を出力するＤＡ変換器とを
備え、前記制御電流生成ブロックは、一定レベルの電圧
を出力する基準電圧源と、前記ＤＡ変換器の出力電流に
応じた大きさの電圧を生成する可変電圧源と、前記可変
トランスコンダクタンスアンプと同じ集積回路上に、同
じ回路構成、同じレイアウトで実装され、前記基準電圧
源の出力電圧を入力されるレプリカトランスコンダクタ
ンスアンプと、前記レプリカトランスコンダクタンスア
ンプの出力電流を電圧に変換する抵抗器と、前記抵抗器
の変換電圧、および、前記可変電圧源の出力電圧を入力
される差動アンプと、前記可変トランスコンダクタンス
アンプおよびレプリカトランスコンダクタンスアンプに
同じ大きさの電流を供給するための電流折返し回路と、
前記差動アンプの出力電圧に応じて前記制御電流の大き
さを制御する回路とを有することを特徴とするアナログ
フィルタ回路を提供する。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態に係る
アナログフィルタ回路について、図面を用いて説明す
る。
アナログフィルタ回路について、図面を用いて説明す
る。
【００１５】図１は、本実施形態のアナログフィルタ回
路の構成を示すブロック図である。図示のように、この
アナログフィルタ回路は、アナログフィルタ１０と、ア
ナログフィルタ１０のカットオフ周波数が設定されるレ
ジスタ１２と、レジスタ１２の設定値をアナログ値に変
換するＤＡＣ１１と、トランスコンダクタンスの制御電
流を生成する制御電流生成ブロック１９とから構成され
る。これら全ての構成は、ＣＭＯＳプロセスにより構成
された１チップの集積回路上に実装される。
路の構成を示すブロック図である。図示のように、この
アナログフィルタ回路は、アナログフィルタ１０と、ア
ナログフィルタ１０のカットオフ周波数が設定されるレ
ジスタ１２と、レジスタ１２の設定値をアナログ値に変
換するＤＡＣ１１と、トランスコンダクタンスの制御電
流を生成する制御電流生成ブロック１９とから構成され
る。これら全ての構成は、ＣＭＯＳプロセスにより構成
された１チップの集積回路上に実装される。
【００１６】アナログフィルタ１０は、トランスコンダ
クタンスアンプ１４と容量１５とから構成される。ここ
で、アナログフィルタ１０は、トランスコンダクタンス
アンプ１４のコンダクタンスｇｍと、容量１５の容量値
ｃとにより決るフィルタ特性を有し、式（１）により求
まるカットオフ周波数を有する。
クタンスアンプ１４と容量１５とから構成される。ここ
で、アナログフィルタ１０は、トランスコンダクタンス
アンプ１４のコンダクタンスｇｍと、容量１５の容量値
ｃとにより決るフィルタ特性を有し、式（１）により求
まるカットオフ周波数を有する。
【００１７】制御電流生成ブロック１９は、基準電圧源
２０と、レプリカトランスコンダクタンスアンプ２１
と、可変電圧源２３と、ＮＭＯＳトランジスタ２５と、
ＰＭＯＳトランジスタ２６、２７、２８とから構成され
る。
２０と、レプリカトランスコンダクタンスアンプ２１
と、可変電圧源２３と、ＮＭＯＳトランジスタ２５と、
ＰＭＯＳトランジスタ２６、２７、２８とから構成され
る。
【００１８】レプリカトランスコンダクタンスアンプ２
１は、アナログフィルタ１０を構成するトランスコンダ
クタンスアンプ１４と同じ特性を持つように構成され
る。両者の特性を一致させるため、トランスコンダクタ
ンスアンプ１４およびレプリカトランスコンダクタンス
アンプ２１は、同一チップ（集積回路）上に、同じ回路
構成、同じレイアウトで実装される。これにより、温
度、電源電圧、回路ばらつき等の変化に対する特性のず
れを小さくすることが可能となる。
１は、アナログフィルタ１０を構成するトランスコンダ
クタンスアンプ１４と同じ特性を持つように構成され
る。両者の特性を一致させるため、トランスコンダクタ
ンスアンプ１４およびレプリカトランスコンダクタンス
アンプ２１は、同一チップ（集積回路）上に、同じ回路
構成、同じレイアウトで実装される。これにより、温
度、電源電圧、回路ばらつき等の変化に対する特性のず
れを小さくすることが可能となる。
【００１９】また、レプリカトランスコンダクタンスア
ンプ２１は、入力に一定の電圧を出力する基準電圧源２
０を接続され、出力に外部抵抗２２を接続される。
ンプ２１は、入力に一定の電圧を出力する基準電圧源２
０を接続され、出力に外部抵抗２２を接続される。
【００２０】外部抵抗２２は、レプリカトランスコンダ
クタンスアンプ２１の出力電流を電圧に変換する。この
外部抵抗２２は、外付けされる抵抗器であり、抵抗値の
温度変化が少ない、高い精度を有する。
クタンスアンプ２１の出力電流を電圧に変換する。この
外部抵抗２２は、外付けされる抵抗器であり、抵抗値の
温度変化が少ない、高い精度を有する。
【００２１】ＤＡＣ１１は、レジスタ１２の設定データ
に対応する大きさの電流を出力するものである。可変電
圧源２３は、ＤＡＣ１１の出力電流に応じた大きさの電
圧を生成する。ここで、可変電圧源２３の出力電圧は、
レジスタ１２の設定データの増加に対して線形に増加す
る大きさとなる。
に対応する大きさの電流を出力するものである。可変電
圧源２３は、ＤＡＣ１１の出力電流に応じた大きさの電
圧を生成する。ここで、可変電圧源２３の出力電圧は、
レジスタ１２の設定データの増加に対して線形に増加す
る大きさとなる。
【００２２】可変電圧源２３および基準電圧源２０の温
度変化に対する特性を同じものにすることにより、温度
変化の影響の少ないトランスコンダクタンスｇｍの実現
が可能となる。
度変化に対する特性を同じものにすることにより、温度
変化の影響の少ないトランスコンダクタンスｇｍの実現
が可能となる。
【００２３】差動アンプ２４は、入力に外部抵抗２２お
よび可変電圧源２３を接続され、出力にＮＭＯＳトラン
ジスタ２５のゲート端子を接続される。差動アンプ２４
は、入力の差電圧を、十分に大きい一定のゲインで増幅
して出力する。
よび可変電圧源２３を接続され、出力にＮＭＯＳトラン
ジスタ２５のゲート端子を接続される。差動アンプ２４
は、入力の差電圧を、十分に大きい一定のゲインで増幅
して出力する。
【００２４】ＰＭＯＳトランジスタ２６、２７、２８
は、電流折返し回路（カレントミラー回路）を構成し、
ゲート端子をＮＭＯＳトランジスタ２５のドレイン端子
に共通に接続され、ソース端子を共通に電源電圧Ｖｃｃ
に接続される。ＰＭＯＳトランジスタ２７、２８の各ド
レイン端子からは、それぞれ、レプリカトランスコンダ
クタンスアンプ２１、コンダクタンスアンプ１４の制御
電流が出力される。この構成により、ＰＭＯＳトランジ
スタ２６、２７、２８は、ＮＭＯＳトランジスタ２５の
ドレイン電流と同じ大きさのドレイン電流を出力するこ
とになる。
は、電流折返し回路（カレントミラー回路）を構成し、
ゲート端子をＮＭＯＳトランジスタ２５のドレイン端子
に共通に接続され、ソース端子を共通に電源電圧Ｖｃｃ
に接続される。ＰＭＯＳトランジスタ２７、２８の各ド
レイン端子からは、それぞれ、レプリカトランスコンダ
クタンスアンプ２１、コンダクタンスアンプ１４の制御
電流が出力される。この構成により、ＰＭＯＳトランジ
スタ２６、２７、２８は、ＮＭＯＳトランジスタ２５の
ドレイン電流と同じ大きさのドレイン電流を出力するこ
とになる。
【００２５】次に、アナログフィルタ回路の動作につい
て説明する。
て説明する。
【００２６】基準電圧源２０の出力電圧値をＶｒｅｆ、
レプリカトランスコンダクタンスアンプ２１のトランス
コンダクタンスをｇｍ、外部抵抗２２の抵抗値をＲｒｅ
ｆとすると、抵抗２２で生成される電圧値Ｖ１は、次の
式（２）により表される。
レプリカトランスコンダクタンスアンプ２１のトランス
コンダクタンスをｇｍ、外部抵抗２２の抵抗値をＲｒｅ
ｆとすると、抵抗２２で生成される電圧値Ｖ１は、次の
式（２）により表される。
【００２７】 Ｖ１＝Ｖｒｅｆ×ｇｍ×Ｒｒｅｆ …（２） また、可変電圧源２３の出力電圧値をＶ２、差動アンプ
２４のゲインをαとすると、差動アンプ２４の出力電圧
は、α（Ｖ２−Ｖ１）となる。この出力電圧により、Ｎ
ＭＯＳトランジスタ２５のドレイン電流が制御され、同
じ大きさのドレイン電流がＰＭＯＳトランジスタ２６、
２７、２８に流れる。そして、トランスコンダクタンス
ｇｍが図３の特性６１により変化し、差動アンプ２４の
入力電圧Ｖ１が式（２）により変化する。
２４のゲインをαとすると、差動アンプ２４の出力電圧
は、α（Ｖ２−Ｖ１）となる。この出力電圧により、Ｎ
ＭＯＳトランジスタ２５のドレイン電流が制御され、同
じ大きさのドレイン電流がＰＭＯＳトランジスタ２６、
２７、２８に流れる。そして、トランスコンダクタンス
ｇｍが図３の特性６１により変化し、差動アンプ２４の
入力電圧Ｖ１が式（２）により変化する。
【００２８】このようにして、レプリカトランスコンダ
クタンスアンプ２１のトランスコンダクタンスｇｍは、
差動アンプ２４の出力電圧α（Ｖ２−Ｖ１）が０に近づ
くように、負帰還の制御をなされる。
クタンスアンプ２１のトランスコンダクタンスｇｍは、
差動アンプ２４の出力電圧α（Ｖ２−Ｖ１）が０に近づ
くように、負帰還の制御をなされる。
【００２９】これにより、次の式（３）、（４）の関係
が成り立つことになる。
が成り立つことになる。
【００３０】 Ｖｒｅｆ×ｇｍ×Ｒｒｅｆ＝Ｖ２ …（３） ｇｍ＝Ｖ２／（Ｖｒｅｆ×Ｒｒｅｆ） …（４） 式（４）から判るように、レプリカトランスコンダクタ
ンスアンプ２１のトランスコンダクタンスｇｍは、可変
電圧源２３の電圧値Ｖ２に比例して変化する。
ンスアンプ２１のトランスコンダクタンスｇｍは、可変
電圧源２３の電圧値Ｖ２に比例して変化する。
【００３１】一方、アナログフィルタ１０内のコンダク
タンスアンプ１４は、レプリカトランスコンダクタンス
アンプ２１と同じ大きさの制御電流を入力されるため、
トランスコンダクタンスｇｍがレプリカトランスコンダ
クタンスアンプ２１と同じとなる。このため、コンダク
タンスアンプ１４のトランスコンダクタンスｇｍも、可
変電圧源２３の電圧値Ｖ２に比例して変化することにな
る。
タンスアンプ１４は、レプリカトランスコンダクタンス
アンプ２１と同じ大きさの制御電流を入力されるため、
トランスコンダクタンスｇｍがレプリカトランスコンダ
クタンスアンプ２１と同じとなる。このため、コンダク
タンスアンプ１４のトランスコンダクタンスｇｍも、可
変電圧源２３の電圧値Ｖ２に比例して変化することにな
る。
【００３２】ここで、可変電圧源２３の出力である電圧
値Ｖ２がレジスタ１２の設定データの増加により線形に
増加する値となるため、アナログフィルタ１０のカット
オフ周波数は、式（１）より設定データの増加により線
形に増加することになる。
値Ｖ２がレジスタ１２の設定データの増加により線形に
増加する値となるため、アナログフィルタ１０のカット
オフ周波数は、式（１）より設定データの増加により線
形に増加することになる。
【００３３】以上のように、本実施形態のアナログフィ
ルタ回路では、レジスタの設定データの大きさと、アナ
ログフィルタのカットオフ周波数との関係が線形特性と
なるフィルタをＣＭＯＳプロセスにより実現している。
また、これにより、設定データの単位変化に対するカッ
トオフ周波数の変化量が一定となるため、カットオフ周
波数を精度よく設定することができる。また、温度や電
源電圧等の変化に対するカットオフ周波数の変化が小さ
く抑えられる。
ルタ回路では、レジスタの設定データの大きさと、アナ
ログフィルタのカットオフ周波数との関係が線形特性と
なるフィルタをＣＭＯＳプロセスにより実現している。
また、これにより、設定データの単位変化に対するカッ
トオフ周波数の変化量が一定となるため、カットオフ周
波数を精度よく設定することができる。また、温度や電
源電圧等の変化に対するカットオフ周波数の変化が小さ
く抑えられる。
【００３４】次に、アナログフィルタ１０、可変電圧源
２３、および、ＤＡＣ１１について、さらに詳しく説明
する。
２３、および、ＤＡＣ１１について、さらに詳しく説明
する。
【００３５】図４に、２次のローパスフィルタとする場
合のアナログフィルタ１０の構成を示す。このアナログ
フィルタ１０は、可変トランスコンダクタンスアンプ５
０、５１、５２、５３と、容量５４、５５、５６、５７
とにより構成される。各可変トランスコンダクタンスア
ンプ５０〜５３には、制御電流生成ブロック１９で生成
された制御電流が共通に入力される。
合のアナログフィルタ１０の構成を示す。このアナログ
フィルタ１０は、可変トランスコンダクタンスアンプ５
０、５１、５２、５３と、容量５４、５５、５６、５７
とにより構成される。各可変トランスコンダクタンスア
ンプ５０〜５３には、制御電流生成ブロック１９で生成
された制御電流が共通に入力される。
【００３６】トランスコンダクタンスアンプ５０、５
１、５２、５３のそれぞれのトランスコンダクタンスを
ｇｍ１、ｇｍ２、ｇｍ３、ｇｍ４とし、容量５４、５
５、５６、５７の容量値をＣとすると、このフィルタの
伝達関数Ｈ（ｓ）は、次の式（５）により表わされる。
ここで、ｗ０は２次ローパスフィルタのカットオフ周波
数、Ｑ０はフィルタのＱ値、Ａはゲインを示している。
１、５２、５３のそれぞれのトランスコンダクタンスを
ｇｍ１、ｇｍ２、ｇｍ３、ｇｍ４とし、容量５４、５
５、５６、５７の容量値をＣとすると、このフィルタの
伝達関数Ｈ（ｓ）は、次の式（５）により表わされる。
ここで、ｗ０は２次ローパスフィルタのカットオフ周波
数、Ｑ０はフィルタのＱ値、Ａはゲインを示している。
【００３７】 Ｈ（ｓ）＝Ａ×ｗ０2／（ｓ2＋ｗ０／Ｑ０ｓ＋ｗ０2） …（５） ただし、ｗ０＝ｓｑｒｔ（ｇｍ２×ｇｍ３）／Ｃ Ｑ０＝ｓｑｒｔ（ｇｍ２×ｇｍ３）／ｇｍ４ Ａ＝ｇｍ１／ｇｍ２ 各可変トランスコンダクタンスアンプ５０〜５３に入力
される制御電流の大きさを調整する回路（図示せず）を
設けて、フィルタ特性の各種パラメータを制御するよう
にしてもよい。式（５）により、２次ローパスフィルタ
のカットオフ周波数ｗ０は、トランスコンダクタンスｇ
ｍ１、ｇｍ２、ｇｍ３、ｇｍ４を同じ比で制御すること
で、フィルタのＱ値、ゲインＡを一定にしたまま制御す
ることができる。また、フィルタのＱ値は、式（５）よ
り、ｇｍ４を制御することで、カットオフ周波数ｗ０、
ゲインＡを一定にしたまま制御することができる。
される制御電流の大きさを調整する回路（図示せず）を
設けて、フィルタ特性の各種パラメータを制御するよう
にしてもよい。式（５）により、２次ローパスフィルタ
のカットオフ周波数ｗ０は、トランスコンダクタンスｇ
ｍ１、ｇｍ２、ｇｍ３、ｇｍ４を同じ比で制御すること
で、フィルタのＱ値、ゲインＡを一定にしたまま制御す
ることができる。また、フィルタのＱ値は、式（５）よ
り、ｇｍ４を制御することで、カットオフ周波数ｗ０、
ゲインＡを一定にしたまま制御することができる。
【００３８】図５に、ＣＭＯＳで構成したトランスコン
ダクタンスアンプの構成を示す。
ダクタンスアンプの構成を示す。
【００３９】図示のように、トランスコンダクタンスア
ンプは、ＮＭＯＳトランジスタ１１０、１１１、１１２
と、電流源１１４、１１５、１１６、１１７と、電流電
圧変換として機能する抵抗１１９とから構成される。
ンプは、ＮＭＯＳトランジスタ１１０、１１１、１１２
と、電流源１１４、１１５、１１６、１１７と、電流電
圧変換として機能する抵抗１１９とから構成される。
【００４０】このトランスコンダクタンスアンプでは、
濾波対象である入力信号１１８がＮＭＯＳトランジスタ
１１０および１１１のゲート端子に入力され、濾波結果
である出力電流ＩＯＵＴがＮＭＯＳトランジスタ１１０
および１１１のドレイン端子から出力される。
濾波対象である入力信号１１８がＮＭＯＳトランジスタ
１１０および１１１のゲート端子に入力され、濾波結果
である出力電流ＩＯＵＴがＮＭＯＳトランジスタ１１０
および１１１のドレイン端子から出力される。
【００４１】ここで、ＮＭＯＳトランジスタ１１０、１
１１による抵抗成分ｒｓは、電流源１１４、１１５の電
流値Ｉ１によって決まる。また、ＮＭＯＳトランジスタ
１１２のオン抵抗ｒｏｎは、ＮＭＯＳトランジスタ１１
２のゲートにかかる電圧Ｖｇで決まる。この電圧Ｖｇ
は、制御電流１２０の電流値Ｉｇｍと抵抗１１９の抵抗
値Ｒｇｍとにより、次の式（６）により決まる。
１１による抵抗成分ｒｓは、電流源１１４、１１５の電
流値Ｉ１によって決まる。また、ＮＭＯＳトランジスタ
１１２のオン抵抗ｒｏｎは、ＮＭＯＳトランジスタ１１
２のゲートにかかる電圧Ｖｇで決まる。この電圧Ｖｇ
は、制御電流１２０の電流値Ｉｇｍと抵抗１１９の抵抗
値Ｒｇｍとにより、次の式（６）により決まる。
【００４２】 Ｖｇ＝Ｉｇｍ×Ｒｇｍ …（６） この回路の差動入力信号１１８に対するトランスコンダ
クタンスをｇｍとすると、ｇｍは、次の式（７）で表わ
される。
クタンスをｇｍとすると、ｇｍは、次の式（７）で表わ
される。
【００４３】 ｇｍ＝１／（ｒｏｎ＋ｒｓ） …（７） ここで、制御電流１２０でｒｏｎを制御することでトラ
ンスコンダクタンスｇｍを制御することが可能となる。
ＣＭＯＳトランジスタにおいてｒｓを小さくするには、
電流源１１４、１１５の電流値Ｉ１を大きくすることで
可能であるが、消費電力を考えた場合現実的ではない。
そのため、制御電流１２０とトランスコンダクタンスｇ
ｍとの関係は、図３の特性６１のように非線形の関係に
なる。
ンスコンダクタンスｇｍを制御することが可能となる。
ＣＭＯＳトランジスタにおいてｒｓを小さくするには、
電流源１１４、１１５の電流値Ｉ１を大きくすることで
可能であるが、消費電力を考えた場合現実的ではない。
そのため、制御電流１２０とトランスコンダクタンスｇ
ｍとの関係は、図３の特性６１のように非線形の関係に
なる。
【００４４】図８に、可変電圧源２３およびＤＡＣ１１
の回路構成を示す。
の回路構成を示す。
【００４５】可変電圧源２３は、基準電圧源３０、差動
アンプ３１、ＮＭＯＳトランジスタ３２、および、抵抗
３３、３６により構成される。この構成では、基準電圧
源３０の電圧値Ｖｋを抵抗３３の抵抗値Ｒｋで割った値
の電流がＮＭＯＳトランジスタ３２のドレイン電流（基
準電流）として、ＤＡＣ１１に出力される。
アンプ３１、ＮＭＯＳトランジスタ３２、および、抵抗
３３、３６により構成される。この構成では、基準電圧
源３０の電圧値Ｖｋを抵抗３３の抵抗値Ｒｋで割った値
の電流がＮＭＯＳトランジスタ３２のドレイン電流（基
準電流）として、ＤＡＣ１１に出力される。
【００４６】ＤＡＣ１１は、ＰＭＯＳトランジスタ３
４、３５と、スイッチ３７とにより構成される。複数あ
るＰＭＯＳトランジスタ３５は、ドレイン端子をそれぞ
れスイッチ３７に接続され、ＰＭＯＳトランジスタ３４
と共に電流折り返し回路を構成する。各スイッチ３７
は、レジスタ１２の設定データの値に対応する数だけオ
ン状態となるように制御される。
４、３５と、スイッチ３７とにより構成される。複数あ
るＰＭＯＳトランジスタ３５は、ドレイン端子をそれぞ
れスイッチ３７に接続され、ＰＭＯＳトランジスタ３４
と共に電流折り返し回路を構成する。各スイッチ３７
は、レジスタ１２の設定データの値に対応する数だけオ
ン状態となるように制御される。
【００４７】ＤＡＣ１１では、可変電圧源２３の出力す
る基準電流がＰＭＯＳトランジスタ３４に入力され、こ
れと同じ大きさのドレイン電流が、オン状態のスイッチ
３７に対応する各ＰＭＯＳトランジスタ３５から出力さ
れる。この出力電流は、可変電圧源２３の抵抗３６に入
力されて、可変電圧源２３の出力電圧Ｖ２に変換され
る。このようにして、可変電圧源２３では、設定データ
の値と線形の関係となる出力電圧Ｖ２が生成される。
る基準電流がＰＭＯＳトランジスタ３４に入力され、こ
れと同じ大きさのドレイン電流が、オン状態のスイッチ
３７に対応する各ＰＭＯＳトランジスタ３５から出力さ
れる。この出力電流は、可変電圧源２３の抵抗３６に入
力されて、可変電圧源２３の出力電圧Ｖ２に変換され
る。このようにして、可変電圧源２３では、設定データ
の値と線形の関係となる出力電圧Ｖ２が生成される。
【００４８】なお、以上で説明した本実施形態では、ア
ナログフィルタ回路をＣＭＯＳプロセスにより構成する
例を示したが、他の生産プロセスタイプにより構成する
場合にも同様の特性が実現可能である。また、本実施形
態では、アナログフィルタ１０としてローパスフィルタ
を示したが、バンドパスフィルタやハイパスフィルタと
いった、他のフィルタへの適用も可能である。
ナログフィルタ回路をＣＭＯＳプロセスにより構成する
例を示したが、他の生産プロセスタイプにより構成する
場合にも同様の特性が実現可能である。また、本実施形
態では、アナログフィルタ１０としてローパスフィルタ
を示したが、バンドパスフィルタやハイパスフィルタと
いった、他のフィルタへの適用も可能である。
【００４９】次に、本発明のアナログフィルタ回路を用
いた磁気ディスク装置の実施形態について説明する。
いた磁気ディスク装置の実施形態について説明する。
【００５０】図６は、この磁気ディスク装置の構成を示
すブロック図である。図中、磁気ディスク装置は、信号
処理回路７０、磁気ディスク円盤６５０、磁気ヘッド６
５１、リードライトアンプ（Ｒ／Ｗａｍｐ）６５２、ボ
イスコイルモータ（ＶＣＭ）６５３、ボイスコイルモー
タ制御回路６５４、ハードディスクコントローラ（ＨＤ
Ｃ）６５７、インターフェイス（Ｉ／Ｆ）６５６、およ
び、マイコン６５８を有する。さらに、図示は省略して
いるが、磁気ディスク円盤６５０を回転させるスピンド
ルモータと、その制御を行うスピンドル制御回路とを有
する。
すブロック図である。図中、磁気ディスク装置は、信号
処理回路７０、磁気ディスク円盤６５０、磁気ヘッド６
５１、リードライトアンプ（Ｒ／Ｗａｍｐ）６５２、ボ
イスコイルモータ（ＶＣＭ）６５３、ボイスコイルモー
タ制御回路６５４、ハードディスクコントローラ（ＨＤ
Ｃ）６５７、インターフェイス（Ｉ／Ｆ）６５６、およ
び、マイコン６５８を有する。さらに、図示は省略して
いるが、磁気ディスク円盤６５０を回転させるスピンド
ルモータと、その制御を行うスピンドル制御回路とを有
する。
【００５１】信号処理回路７０は、上述の実施形態で説
明したレジスタ１２、ＤＡＣ１１、制御電流生成ブロッ
ク（ｇｍ制御）１９、および、アナログフィルタ１０を
有する。この信号処理回路７０は、ＣＭＯＳプロセスに
よる１チップの集積回路として実現される。ここで、ア
ナログフィルタ１０は、リード信号のノイズ除去および
波形等化を行うためのローパスフィルタである。
明したレジスタ１２、ＤＡＣ１１、制御電流生成ブロッ
ク（ｇｍ制御）１９、および、アナログフィルタ１０を
有する。この信号処理回路７０は、ＣＭＯＳプロセスに
よる１チップの集積回路として実現される。ここで、ア
ナログフィルタ１０は、リード信号のノイズ除去および
波形等化を行うためのローパスフィルタである。
【００５２】磁気ヘッド６５１から読みだされた信号
（リード信号）は、磁気ディスク円盤６５０での書き込
み位置（トラック）が最外周に近づくにつれて速度が上
昇する。各トラックにおいて良好な雑音除去を行えるよ
うにするため、アナログフィルタ１０は、リードデータ
のトラックが最外周に近づくにつれてカットオフ周波数
が高くなるように制御される。
（リード信号）は、磁気ディスク円盤６５０での書き込
み位置（トラック）が最外周に近づくにつれて速度が上
昇する。各トラックにおいて良好な雑音除去を行えるよ
うにするため、アナログフィルタ１０は、リードデータ
のトラックが最外周に近づくにつれてカットオフ周波数
が高くなるように制御される。
【００５３】以下、磁気ディスク装置のリード動作につ
いて説明する。
いて説明する。
【００５４】ホスト装置８０からリード命令を受けたハ
ードディスクコントローラ６５７は、リード対象のトラ
ックを求め、そのトラックに対応するカットオフ周波数
を指定するデータを、信号処理回路７０内のレジスタ１
２に設定する。そして、マイコン６５８に位置情報を出
力すると共に、リードゲート信号３７を有効レベルにし
て信号処理回路７０のリード処理を起動する。レジスタ
１２の設定により、アナログフィルタ１０のカットオフ
周波数は、リード対象のトラックに合ったものとなる。
ードディスクコントローラ６５７は、リード対象のトラ
ックを求め、そのトラックに対応するカットオフ周波数
を指定するデータを、信号処理回路７０内のレジスタ１
２に設定する。そして、マイコン６５８に位置情報を出
力すると共に、リードゲート信号３７を有効レベルにし
て信号処理回路７０のリード処理を起動する。レジスタ
１２の設定により、アナログフィルタ１０のカットオフ
周波数は、リード対象のトラックに合ったものとなる。
【００５５】ボイスコイルモータ制御回路６５４および
マイコン６５８の制御により、ボイスコイルモータ６５
３は、磁気ヘッド６５１をリード対象のトラックに移動
する。また、スピンドル制御回路およびマイコン６５８
の制御により、スピンドルモータの回転が制御される。
これにより磁気ヘッド６５１で読み出されたリード信号
は、リードライトアンプ６５２で増幅された後、信号処
理回路７０のリード処理によりデータに再生され、ハー
ドディスクコントローラ６５７、インターフェイス６５
６を介して、ホスト８０に送られる。
マイコン６５８の制御により、ボイスコイルモータ６５
３は、磁気ヘッド６５１をリード対象のトラックに移動
する。また、スピンドル制御回路およびマイコン６５８
の制御により、スピンドルモータの回転が制御される。
これにより磁気ヘッド６５１で読み出されたリード信号
は、リードライトアンプ６５２で増幅された後、信号処
理回路７０のリード処理によりデータに再生され、ハー
ドディスクコントローラ６５７、インターフェイス６５
６を介して、ホスト８０に送られる。
【００５６】信号処理部７０に入力されたリード信号
は、ＡＧＣアンプ７１で振幅を一定にされた後、アナロ
グフィルタ１０でノイズを除去され、サンプルホールド
回路８２でサンプルされる。このサンプルは、ＰＬＬ７
６で生成されたタイミングクロックに同期して行われ
る。サンプルされた信号は、データ検出器８１でデータ
に変換された後、エンコーダ／デコーダ７４で復号化さ
れ、スクランブラ／デスクランブラ回路７５でデスクラ
ンブルされて、入出力回路（Ｉ／Ｏ）７３を通してハー
ドディスクコントローラ６５７に送られる。
は、ＡＧＣアンプ７１で振幅を一定にされた後、アナロ
グフィルタ１０でノイズを除去され、サンプルホールド
回路８２でサンプルされる。このサンプルは、ＰＬＬ７
６で生成されたタイミングクロックに同期して行われ
る。サンプルされた信号は、データ検出器８１でデータ
に変換された後、エンコーダ／デコーダ７４で復号化さ
れ、スクランブラ／デスクランブラ回路７５でデスクラ
ンブルされて、入出力回路（Ｉ／Ｏ）７３を通してハー
ドディスクコントローラ６５７に送られる。
【００５７】なお、ハードディスクコントローラ６５７
は、レジスタ１２への設定データをシリアル信号により
出力する。このシリアル信号はシリアルインターフェイ
ス（Ｉ／Ｆ）７２を介して信号処理部７０に取り込ま
れ、レジスタ１２に複数ビットのパラレルデータとして
設定される。
は、レジスタ１２への設定データをシリアル信号により
出力する。このシリアル信号はシリアルインターフェイ
ス（Ｉ／Ｆ）７２を介して信号処理部７０に取り込ま
れ、レジスタ１２に複数ビットのパラレルデータとして
設定される。
【００５８】一方、データライト動作において、ホスト
８０からのライトデータは、ハードディスクコントロー
ラ６５７および入出力回路７３を通して転送され、スク
ランブラ／デスクランブラ回路７５で擬似ランダムデー
タ化された後、エンコーダ／デコーダ７４で符号化さ
れ、リードライトアンプ６５２およびヘッド６５１を通
して書き込まれる。また、書込みが適正な位置になされ
るように、ボイスコイルモータ６５３およびスピンドル
モータはリード動作時と同様の制御をなされる。
８０からのライトデータは、ハードディスクコントロー
ラ６５７および入出力回路７３を通して転送され、スク
ランブラ／デスクランブラ回路７５で擬似ランダムデー
タ化された後、エンコーダ／デコーダ７４で符号化さ
れ、リードライトアンプ６５２およびヘッド６５１を通
して書き込まれる。また、書込みが適正な位置になされ
るように、ボイスコイルモータ６５３およびスピンドル
モータはリード動作時と同様の制御をなされる。
【００５９】図７に、上記の磁気ディスク装置の実装構
成を示す。なお、図中、図６に対応する構成要素には、
図６と同じ符号を付している。
成を示す。なお、図中、図６に対応する構成要素には、
図６と同じ符号を付している。
【００６０】磁気ディスク装置の内部構成６８０は、磁
気ディスク円盤６５０、スピンドルモータ６８２、ヘッ
ド６５１、ヘッド６５１を支えるアーム６８３、ボイス
コイルモータ６５３、および、リードライトアンプ６５
２からなる。
気ディスク円盤６５０、スピンドルモータ６８２、ヘッ
ド６５１、ヘッド６５１を支えるアーム６８３、ボイス
コイルモータ６５３、および、リードライトアンプ６５
２からなる。
【００６１】また、磁気ディスク装置の電子回路部６８
１は、ホスト等の情報処理装置に接続するためのインタ
ーフェイス６８４、インターフェイス６８４の入出力を
制御するインターフェイス制御回路６５６、データの受
け渡しおよびフォーマット等の制御を行うハードディス
クコントローラ６５７、マイコン６５８、信号処理回路
７０、スピンドルモータ制御回路６８５、および、ボイ
スコイルモータ制御回路６５４からなる。
１は、ホスト等の情報処理装置に接続するためのインタ
ーフェイス６８４、インターフェイス６８４の入出力を
制御するインターフェイス制御回路６５６、データの受
け渡しおよびフォーマット等の制御を行うハードディス
クコントローラ６５７、マイコン６５８、信号処理回路
７０、スピンドルモータ制御回路６８５、および、ボイ
スコイルモータ制御回路６５４からなる。
【００６２】以上のように、本実施形態の磁気ディスク
装置では、リード信号の速度に合ったカットオフ周波数
でリード信号の雑音除去および波形等化を行うことがで
きる。また、アナログフィルタ回路を含む信号処理回路
７０全体を、ＣＭＯＳプロセスの１チップＬＳＩ内に実
装することができる。
装置では、リード信号の速度に合ったカットオフ周波数
でリード信号の雑音除去および波形等化を行うことがで
きる。また、アナログフィルタ回路を含む信号処理回路
７０全体を、ＣＭＯＳプロセスの１チップＬＳＩ内に実
装することができる。
【００６３】
【発明の効果】以上で説明したように、本発明によれ
ば、トランスコンダクタンスアンプの生産プロセスタイ
プの制限を緩和し、設定データの大きさと、カットオフ
周波数との関係を線形特性とすることができるアナログ
フィルタ回路を提供することができる。
ば、トランスコンダクタンスアンプの生産プロセスタイ
プの制限を緩和し、設定データの大きさと、カットオフ
周波数との関係を線形特性とすることができるアナログ
フィルタ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るアナログフィルタ回路
の構成図である。
の構成図である。
【図２】従来のアナログフィルタ回路の構成を示すブロ
ック図である。
ック図である。
【図３】制御電流とトランスコンダクタンスとの関係を
示すグラフである。
示すグラフである。
【図４】アナログフィルタの構成図である。
【図５】ＣＭＯＳトランスコンダクタンスアンプの回路
図である。
図である。
【図６】本発明のアナログフィルタ回路を用いた磁気デ
ィスク装置の構成を示すブロック図である。
ィスク装置の構成を示すブロック図である。
【図７】本発明を用いた磁気ディスク装置の実装構成を
示す図である。
示す図である。
【図８】可変電圧源の構成例を示す回路図である。
１０：アナログフィルタ １１：ディジタルアナログ変換回路 １２：アナログフィルタカットオフ周波数設定レジスタ １４：トランスコンダクタンスアンプ １５：容量 １９：トランスコンダクタンス制御電流生成ブロック ２０：基準電圧源 ２１：レプリカトランスコンダクタンスアンプ ２２：外部抵抗 ２３：可変電圧源 ２４：差動アンプ ２５、２６、２７、２８：ＭＯＳトランジスタ
フロントページの続き (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 三田 誠一 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
Claims (8)
- 【請求項１】設定データに応じてカットオフ周波数が変
化するアナログフィルタ回路において、 可変トランスコンダクタンスアンプおよびコンデンサか
らなり、外部から入力される信号を濾波するアナログフ
ィルタと、前記アナログフィルタのトランスコンダクタ
ンスを制御するための制御電流を生成する制御電流生成
ブロックと、設定データを保持するレジスタと、前記レ
ジスタの設定データに応じた大きさの電流を出力するＤ
Ａ変換器とを備え、 前記制御電流生成ブロックは、 前記ＤＡ変換器の出力電流に応じた大きさの電圧を生成
する可変電圧源と、 前記可変トランスコンダクタンスアンプと同じ集積回路
上に実装され、基準電圧源の出力電圧が入力されるレプ
リカトランスコンダクタンスアンプと、 前記レプリカトランスコンダクタンスアンプの出力電流
を電圧に変換する抵抗器と、 前記抵抗器の変換電圧、および、前記可変電圧源の出力
電圧が入力される差動アンプと、 前記可変トランスコンダクタンスアンプおよびレプリカ
トランスコンダクタンスアンプに同じ大きさの電流を供
給するための電流折返し回路と、 前記差動アンプの出力電圧に応じて前記制御電流の大き
さを制御する回路とを有することを特徴とするアナログ
フィルタ回路。 - 【請求項２】請求項１記載のアナログフィルタ回路おい
て、 前記レプリカトランスコンダクタンスアンプは、前記可
変トランスコンダクタンスアンプと同じ回路構成および
同じレイアウトで実装されていることを特徴とするアナ
ログフィルタ回路。 - 【請求項３】請求項１または２記載のアナログフィルタ
回路おいて、 前記アナログフィルタ、電流生成ブロック、レジスタ、
および、ＤＡ変換器は、同一集積回路内に実装され、 前記レプリカトランスコンダクタンスアンプの出力電流
を電圧に変換する抵抗器は、前記集積回路に外付けにす
ることを特徴とするアナログフィルタ回路。 - 【請求項４】請求項１、２または３記載のアナログフィ
ルタ回路において、 全ての回路をＣＭＯＳプロセスで構成することを特徴と
するアナログフィルタ回路。 - 【請求項５】磁気ヘッドで読み出されたリード信号の処
理機能を持つ信号処理部を有する磁気ディスク装置にお
いて、 前記信号処理部は、リード信号の雑音除去および波形等
化を行うためのアナログフィルタとして、前記請求項１
または２記載のアナログフィルタ回路を有することを特
徴とする磁気ディスク装置。 - 【請求項６】請求項５記載の磁気ディスク装置におい
て、 ホスト装置からのリード命令を受けて、読み出し対象の
データが記録されている磁気ディスク円盤のトラック位
置により定まるデータを、前記アナログフィルタ回路の
レジスタに設定する制御回路をさらに有することを特徴
とする磁気ディスク装置。 - 【請求項７】請求項５記載の磁気ディスク装置におい
て、 前記アナログフィルタ回路を構成するアナログフィル
タ、電流生成ブロック、レジスタ、および、ＤＡ変換器
は、同一集積回路内に実装され、 前記レプリカトランスコンダクタンスアンプの出力電流
を電圧に変換する抵抗器は、前記集積回路の外付けとす
ることを特徴とする磁気ディスク装置。 - 【請求項８】設定データに応じてカットオフ周波数が変
化するアナログフィルタ回路において、 可変トランスコンダクタンスアンプおよびコンデンサか
らなり、外部から入力される信号を濾波するアナログフ
ィルタと、 制御電流とカットオフ周波数との関係が前記可変トラン
スコンダクタンスアンプと同じ特性となるレプリカトラ
ンスコンダクタンスアンプと、 前記可変トランスコンダクタンスアンプおよびレプリカ
トランスコンダクタンスアンプに同じ大きさの制御電流
を供給するための回路と、 前記レプリカトランスコンダクタンスアンプに接続さ
れ、そのトランスコンダクタンスに比例した大きさの信
号を生成するための回路と、 前記設定データの値に応じた大きさの信号を生成する回
路と、 前記２つの生成信号の大きさの差が０に近づくように、
前記制御電流の大きさを制御するための回路とを有する
ことを特徴とするアナログフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13474598A JPH11330906A (ja) | 1998-05-18 | 1998-05-18 | アナログフィルタ回路およびそれを用いた磁気ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13474598A JPH11330906A (ja) | 1998-05-18 | 1998-05-18 | アナログフィルタ回路およびそれを用いた磁気ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330906A true JPH11330906A (ja) | 1999-11-30 |
Family
ID=15135598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13474598A Pending JPH11330906A (ja) | 1998-05-18 | 1998-05-18 | アナログフィルタ回路およびそれを用いた磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330906A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| JP2003087097A (ja) * | 2001-09-10 | 2003-03-20 | Rohm Co Ltd | アクティブフィルタ回路及びこれを用いたディスク装置 |
| GB2396761A (en) * | 2002-12-27 | 2004-06-30 | Samsung Electro Mech | A linearly variable voltage-controlled filter for IF frequencies |
| JP2005538597A (ja) * | 2002-09-05 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 連続時間フィルタの自己キャリブレーション、およびかかるフィルタを備えるシステム |
| KR101080560B1 (ko) | 2003-09-12 | 2011-11-04 | 소니 주식회사 | 트랜스컨덕턴스 조정 회로 |
| CN102668373A (zh) * | 2009-11-30 | 2012-09-12 | 意法半导体股份有限公司 | 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路 |
-
1998
- 1998-05-18 JP JP13474598A patent/JPH11330906A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057534A (ja) * | 2000-08-09 | 2002-02-22 | Asahi Kasei Microsystems Kk | 増幅回路 |
| JP2003087097A (ja) * | 2001-09-10 | 2003-03-20 | Rohm Co Ltd | アクティブフィルタ回路及びこれを用いたディスク装置 |
| JP2005538597A (ja) * | 2002-09-05 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 連続時間フィルタの自己キャリブレーション、およびかかるフィルタを備えるシステム |
| GB2396761A (en) * | 2002-12-27 | 2004-06-30 | Samsung Electro Mech | A linearly variable voltage-controlled filter for IF frequencies |
| GB2396761B (en) * | 2002-12-27 | 2005-12-14 | Samsung Electro Mech | Linear channel select filter |
| KR101080560B1 (ko) | 2003-09-12 | 2011-11-04 | 소니 주식회사 | 트랜스컨덕턴스 조정 회로 |
| CN102668373A (zh) * | 2009-11-30 | 2012-09-12 | 意法半导体股份有限公司 | 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208975B2 (ja) | アクティブフィルタ制御方式 | |
| US6404578B1 (en) | Circuit for reduction and optimization of write-to-read settling times in magnetic medium storage devices | |
| JP3584893B2 (ja) | フィルタ回路 | |
| US5117199A (en) | Fully differential follower using operational amplifier | |
| US5559470A (en) | Circuit technique that sets transconductance | |
| US5508570A (en) | Differential amplifier based integrator having a left-half plane pole | |
| Welland et al. | A digital read/write channel with EEPR4 detection | |
| KR100810829B1 (ko) | 자기 정보 저장 장치 및 집적 회로 | |
| US6184748B1 (en) | Magnitude and group delay shaping circuit in continuous-time read channel filters | |
| US20050232101A1 (en) | Filter circuit | |
| US5852521A (en) | Amplifier circuit suppressing disturbance signal produced by magnetoresistive head | |
| Dehaene et al. | A 50-MHz standard CMOS pulse equalizer for hard disk read channels | |
| JPH11330906A (ja) | アナログフィルタ回路およびそれを用いた磁気ディスク装置 | |
| JP2000082937A (ja) | 時分割アナログフィルタ制御方法および磁気ディスクシステム | |
| JPH06342561A (ja) | イコライザフィルタ及び磁気ディスクシステム | |
| JPH08274583A (ja) | ブースト型等化回路 | |
| CN101467205A (zh) | 完全差分音圈电机控制的芯片上补偿 | |
| JP2002329365A (ja) | 差動リニアアンプ回路 | |
| JP3687046B2 (ja) | 電子装置 | |
| US20100164554A1 (en) | Filter circuit, continuous time filter, and signal reproducing apparatus | |
| JP2001209901A (ja) | 磁気ディスクメモリ装置 | |
| JP4075369B2 (ja) | アナログフィルタ回路およびこれを用いたディスク装置 | |
| JP2000299618A (ja) | アナログフィルタ補償回路 | |
| JPH06275014A (ja) | 情報再生装置 | |
| JPH06237146A (ja) | フィルタシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050112 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |