JPH0736497B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0736497B2 JPH0736497B2 JP62199851A JP19985187A JPH0736497B2 JP H0736497 B2 JPH0736497 B2 JP H0736497B2 JP 62199851 A JP62199851 A JP 62199851A JP 19985187 A JP19985187 A JP 19985187A JP H0736497 B2 JPH0736497 B2 JP H0736497B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- terminal
- base current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅器に係り、時にサンプルホールド回路、積
分器に好適な高入力インピーダンス増幅器に関する。
分器に好適な高入力インピーダンス増幅器に関する。
従来の装置は、特開昭60−005616号に記載のように、入
力トランジスタと等価な電流が流れる疑似入力トランジ
スタを設け、そのトランジスタのベース電流を検出し
て、その電流を電流ミラー回路により入力トランジスタ
のベースに供給していた。
力トランジスタと等価な電流が流れる疑似入力トランジ
スタを設け、そのトランジスタのベース電流を検出し
て、その電流を電流ミラー回路により入力トランジスタ
のベースに供給していた。
上記従来技術は、入力ベース電流をトランジスタにより
検出し、その電流とほぼ等しい電流を出力する電流ミラ
ー回路によりベース電流キャンセル回路を構成していた
ため、入力バイアス電流を1/100程度に改善することは
できたが、ベース電流検出トランジスタのベース電流と
電流ミラー回路内のベース電流による誤差については配
慮がされておらず、入力バイアス電流をゼロにすること
はできなかった。
検出し、その電流とほぼ等しい電流を出力する電流ミラ
ー回路によりベース電流キャンセル回路を構成していた
ため、入力バイアス電流を1/100程度に改善することは
できたが、ベース電流検出トランジスタのベース電流と
電流ミラー回路内のベース電流による誤差については配
慮がされておらず、入力バイアス電流をゼロにすること
はできなかった。
本発明の目的は入力バイアス電流をゼロに近づけること
にある。
にある。
上記目的は、誤差となるベース電流検出トランジスタの
ベース電流と、電流ミラー回路のベース電流により、キ
ャンセルする電流が低減するのを電流ミラー回路に利得
調整回路またはベース電流キャンセル回路を設けて補正
することにより、達成される。
ベース電流と、電流ミラー回路のベース電流により、キ
ャンセルする電流が低減するのを電流ミラー回路に利得
調整回路またはベース電流キャンセル回路を設けて補正
することにより、達成される。
電流ミラー回路の入力側トランジスタのベース、コレク
タ間にエミッタ、ベースを接続したベース電流駆動用ト
ランジスタのベース電流、入力ベース電流検出用トラン
ジスタのベース電流を補償回路によって補償する。それ
によって検出したベース電流値と同一の電流値を増幅器
の入力トランジスタのベースに供給することができ、増
幅器の入力バイアス電流をゼロにすることができる。
タ間にエミッタ、ベースを接続したベース電流駆動用ト
ランジスタのベース電流、入力ベース電流検出用トラン
ジスタのベース電流を補償回路によって補償する。それ
によって検出したベース電流値と同一の電流値を増幅器
の入力トランジスタのベースに供給することができ、増
幅器の入力バイアス電流をゼロにすることができる。
以下、本発明の一実施例を第１図により説明する。第１
図はディジタルオーディオ用A/Dコンバータのサンプル
ホールド回路等に使用される高入力インピーダンス増幅
器である。23は反転入力端子、22は非反転入力端子、24
は出力端子である。サンプルホールド回路は第２図に示
すように、反転入力端子23、出力端子24の間にホールド
容量85を接続し、非反転入力端子を接地して使用する。
86が第１図に示す増幅器であり、81はバッファアンプ、
82,83は抵抗、84はアナログスイッチであり、サンプル
モードでオン、ホールドモードでオフとなる。第２図に
示すような構成では、反転入力端子23の電位はほぼ接地
電位に固形される。反転入力端子23に入力バイアス電流
が流れると、ホールドモードにおいて容量85に蓄積され
た電荷が減少し、いわゆるドループ現象を生じる。これ
を軽減するため従来第３図に示すような入力ベース電流
キャンセル回路が使用されていた。第３図において、Q1
01は初段差動トランジスタ対の入力側トランジスタであ
り、このベース電流がドループの原因となる。Q102は疑
似入力トランジスタでありQ101と同じエミッタ電流を流
している。Q103はQ102のベース電流を検出するためベー
ス電流検出用トランジスタであり、Q102のベース電位を
Q101のベース電位（接地電位）として、Q101とQ102のコ
レクターエミッタ間電位を一致させるため106の電源をQ
103のベース・エミッタ間電位としている。Q104,Q105は
電流ミラー回路である。Q102のベース電流、エミッタ電
流、コレクタ電流をそれぞれIB102,IE102,IC102という
ように表わして、Q101のベース電流とQ105のコレクタ電
流（キャンセル電流）との誤差を計算する。
図はディジタルオーディオ用A/Dコンバータのサンプル
ホールド回路等に使用される高入力インピーダンス増幅
器である。23は反転入力端子、22は非反転入力端子、24
は出力端子である。サンプルホールド回路は第２図に示
すように、反転入力端子23、出力端子24の間にホールド
容量85を接続し、非反転入力端子を接地して使用する。
86が第１図に示す増幅器であり、81はバッファアンプ、
82,83は抵抗、84はアナログスイッチであり、サンプル
モードでオン、ホールドモードでオフとなる。第２図に
示すような構成では、反転入力端子23の電位はほぼ接地
電位に固形される。反転入力端子23に入力バイアス電流
が流れると、ホールドモードにおいて容量85に蓄積され
た電荷が減少し、いわゆるドループ現象を生じる。これ
を軽減するため従来第３図に示すような入力ベース電流
キャンセル回路が使用されていた。第３図において、Q1
01は初段差動トランジスタ対の入力側トランジスタであ
り、このベース電流がドループの原因となる。Q102は疑
似入力トランジスタでありQ101と同じエミッタ電流を流
している。Q103はQ102のベース電流を検出するためベー
ス電流検出用トランジスタであり、Q102のベース電位を
Q101のベース電位（接地電位）として、Q101とQ102のコ
レクターエミッタ間電位を一致させるため106の電源をQ
103のベース・エミッタ間電位としている。Q104,Q105は
電流ミラー回路である。Q102のベース電流、エミッタ電
流、コレクタ電流をそれぞれIB102,IE102,IC102という
ように表わして、Q101のベース電流とQ105のコレクタ電
流（キャンセル電流）との誤差を計算する。
IB101＝IB102＝IE103＝IB103＋IC103 IC103＝IC104＋IB104＋IB105 IE104＝IC104＋IB104 IE105＝IE104 IB105＝IB104 IC105＝IE105−IB105 IC103＝IB102＝IB103 IE104＝IC103−IB105 IC105＝IC103−2IB105 以上により IC105＝IB101−IB103−2IB105 となり IB103＋2IB105の誤差が生じることがわかる。
トランジスタの直流電流増幅率hFEが充分大きければ誤
差は少ないが、原理的にキャンセル誤差がでる。ICにお
いてhFEが低下した場合や、高精度の積分アンプに使用
する場合は、キャンセル電流誤差が問題となる。
トランジスタの直流電流増幅率hFEが充分大きければ誤
差は少ないが、原理的にキャンセル誤差がでる。ICにお
いてhFEが低下した場合や、高精度の積分アンプに使用
する場合は、キャンセル電流誤差が問題となる。
第１図においては、まず初段入力トランジスタのベース
電流の絶対値を減らすために差動対トランジスタ2,3に
エミッタフォロワトランジスタ31,32を設けている。25
がベース電流補償回路であり、45が疑似入力トランジス
タであり、トランジスタ31と45に等しい電流が流れるよ
うにトランジスタ２と同等の電流を流す44を設けてい
る。トランジスタ45のベース電流を検出する手段はダイ
オード46である。46をトランジスタを使用しないことに
よりトランジスタ46のベース電流誤差をなくすことがで
きる。しかしトランジスタ45のベース電位を所望の電位
に固定できないため、ダイオード61と抵抗62でレベルシ
フト回路を構成し、20に供給される電源電圧から、抵抗
52,62,トランジスタ48,52,61,46のベース．エミッタ電
圧を介してトランジスタ45のベース電位を決定する構成
としている。また電流ミラー回路のトランジスタ48,49
の誤差を低減するため、ベース電流駆動用トランジスタ
52を設けている。この状態でもIB48＋IB49のトランジス
タ52の1/hFEの誤差が生じるため、トランジスタ52にシ
リーズにトランジスタ63を設けこのベース電流を出力側
トランジスタ49のコレクタに加算することにより、トラ
ンジスタ45のベース電流と全く同一の電流をトランジス
タ49のコレクタと63のベースから供給することができる
ので、入力バイアス電流をゼロにすることできる。
電流の絶対値を減らすために差動対トランジスタ2,3に
エミッタフォロワトランジスタ31,32を設けている。25
がベース電流補償回路であり、45が疑似入力トランジス
タであり、トランジスタ31と45に等しい電流が流れるよ
うにトランジスタ２と同等の電流を流す44を設けてい
る。トランジスタ45のベース電流を検出する手段はダイ
オード46である。46をトランジスタを使用しないことに
よりトランジスタ46のベース電流誤差をなくすことがで
きる。しかしトランジスタ45のベース電位を所望の電位
に固定できないため、ダイオード61と抵抗62でレベルシ
フト回路を構成し、20に供給される電源電圧から、抵抗
52,62,トランジスタ48,52,61,46のベース．エミッタ電
圧を介してトランジスタ45のベース電位を決定する構成
としている。また電流ミラー回路のトランジスタ48,49
の誤差を低減するため、ベース電流駆動用トランジスタ
52を設けている。この状態でもIB48＋IB49のトランジス
タ52の1/hFEの誤差が生じるため、トランジスタ52にシ
リーズにトランジスタ63を設けこのベース電流を出力側
トランジスタ49のコレクタに加算することにより、トラ
ンジスタ45のベース電流と全く同一の電流をトランジス
タ49のコレクタと63のベースから供給することができる
ので、入力バイアス電流をゼロにすることできる。
第４図は本発明の別の実施例である。第４図のベース電
流補償回路は第３図の例と同様にIB46＋（IB49＋IB48）
/hFE52の電流誤差を発生する。そこでエミッタ抵抗50,5
1,トランジスタ48,49のエミッタサイズを変化させ電流
ミラー回路にゲインを持たせることによってベース電流
を完全にキャンセルすることができる。この際のゲイン
Ｇは に設定すればよい。
流補償回路は第３図の例と同様にIB46＋（IB49＋IB48）
/hFE52の電流誤差を発生する。そこでエミッタ抵抗50,5
1,トランジスタ48,49のエミッタサイズを変化させ電流
ミラー回路にゲインを持たせることによってベース電流
を完全にキャンセルすることができる。この際のゲイン
Ｇは に設定すればよい。
第５図は、第１図の構成をPNPトランジスタ入力に適応
したものであり原理は同様である。
したものであり原理は同様である。
第６図は第４図の構成をPNPトラジスタ入力に適応した
例であり動作原理は第４図と同様である。ベース電流検
出用トランジスタを10,11のダーリントン構成にしてい
る。
例であり動作原理は第４図と同様である。ベース電流検
出用トランジスタを10,11のダーリントン構成にしてい
る。
第７図はベース電流検出手段をダイオード10とし、レベ
ルシフト回路61,62で負電源21からトランジスタ９のベ
ース電位を決定し、電流ミラー回路のトランジスタベー
ス電流誤差だげをミラー回路のゲインで補償している。
ルシフト回路61,62で負電源21からトランジスタ９のベ
ース電位を決定し、電流ミラー回路のトランジスタベー
ス電流誤差だげをミラー回路のゲインで補償している。
以上のように本発明によれば、増幅器入力トランジスタ
のベース電流補償回路内のベース電流誤差を完全に補償
することができるので、入力バイアス電流をゼロにする
ことができ、高性能サンプルホールド回路や高性能積分
アンプを安価なバイポーラプロセスで構成できる効果が
ある。
のベース電流補償回路内のベース電流誤差を完全に補償
することができるので、入力バイアス電流をゼロにする
ことができ、高性能サンプルホールド回路や高性能積分
アンプを安価なバイポーラプロセスで構成できる効果が
ある。
第１図は本発明の一実施例を示す回路図、第２図は、本
発明の増幅器が使用されるサンプルホールド回路のブロ
ック図、第３図は、従来のベース電流補償回路図、第4,
5,6,7図は本発明の別の実施例を示す回路図である。 45,9……疑似入力トランジスタ、46,10……ベース電流
検出手段、63……ミラー回路ベース電流補償トランジス
タ、48,49,50,51……電流ミラー回路。
発明の増幅器が使用されるサンプルホールド回路のブロ
ック図、第３図は、従来のベース電流補償回路図、第4,
5,6,7図は本発明の別の実施例を示す回路図である。 45,9……疑似入力トランジスタ、46,10……ベース電流
検出手段、63……ミラー回路ベース電流補償トランジス
タ、48,49,50,51……電流ミラー回路。
Claims (3)
- 【請求項１】差動対トランジスタの初段入力トランジス
タと等価な電流が流れる疑似入力トランジスタと、前記
疑似入力トランジスタのベース電流を検出するベース電
流検出手段と、入力側の第１のトランジスタ及び出力側
の第２のトランジスタの対で構成され、前記ベース電流
検出手段を前記第１のトランジスタのコレクタ端子に接
続した電流ミラー回路とを有し、前記第２のトランジス
タのコレクタ端子を前記初段入力トランジスタのベース
端子に接続して、前記電流ミラー回路から前記初段入力
トランジスタにベース電流を供給するベース電流補償型
の増幅器において、 前記第１のトランジスタのベース、コレクタ端子にそれ
ぞれエミッタ、ベース端子が接続された第３のトランジ
スタと、 エミッタ端子が前記第３のトランジスタのコレクタ端子
に接続され、ベース端子が前記第２のトランジスタのコ
レクタ端子に接続され、コレクタ端子が基準電位に接続
された第４のトランジスタとを具備したことを特徴とす
る増幅器。 - 【請求項２】差動対トランジスタの初段入力トランジス
タと等価な電流が流れる疑似入力トランジスタと、前記
疑似入力トランジスタのベース電流を検出するベース電
流検出手段と、エミッタ端子に第１の抵抗が接続された
入力側の第１のトランジスタ及びエミッタ端子に第２の
抵抗が接続された出力側の第２のトランジスタの対で構
成され、前記ベース電流検出手段を前記第１のトランジ
スタのコレクタ端子に接続した電流ミラー回路とを有
し、前記第２のトランジスタのコレクタ端子を前記初段
入力トランジスタのベース端子に接続して、前記電流ミ
ラー回路から前記初段入力トランジスタにベース電流を
供給するベース電流補償型の増幅器において、 エミッタ端子が前記第１のトランジスタのベース端子に
接続され、ベース端子が前記第１のトランジスタのコレ
クタ端子に接続され、コレクタ端子が基準電位に接続さ
れた第３のトランジスタを具備し、 前記電流ミラー回路の第１及び第２のトランジスタのエ
ミッタサイズ、あるいは、前記第１及び第２のトランジ
スタのエミッタに接続された抵抗の抵抗値を互いに異な
らせたことを特徴とする増幅器。 - 【請求項３】特許請求の範囲１乃至２に記載のいずれか
１つの増幅器において、前記ベース電流検出手段はダイ
オードであり、前記ダイオードと前記トランジスタのコ
レクタ端子との間に前記疑似入力トランジスタのベース
電位を固定するレベルシフト回路を接続したことを特徴
とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199851A JPH0736497B2 (ja) | 1987-08-12 | 1987-08-12 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199851A JPH0736497B2 (ja) | 1987-08-12 | 1987-08-12 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444110A JPS6444110A (en) | 1989-02-16 |
| JPH0736497B2 true JPH0736497B2 (ja) | 1995-04-19 |
Family
ID=16414708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62199851A Expired - Lifetime JPH0736497B2 (ja) | 1987-08-12 | 1987-08-12 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736497B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2673340A1 (fr) * | 1991-02-21 | 1992-08-28 | Sgs Thomson Microelectronics | Amplificateur a etage d'entree bipolaire a courant d'entree compense. |
-
1987
- 1987-08-12 JP JP62199851A patent/JPH0736497B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005269555A (ja) * | 2004-03-22 | 2005-09-29 | New Japan Radio Co Ltd | 入力電流補償回路付き差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444110A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245503A (ja) | 磁気記録検出回路 | |
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| JPS6142965B2 (ja) | ||
| JPH0512883B2 (ja) | ||
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0626290B2 (ja) | 差動増幅器 | |
| JPH0644400B2 (ja) | サンプルホールド回路 | |
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPH0736497B2 (ja) | 増幅器 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| JPH0324814B2 (ja) | ||
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JPS6342638Y2 (ja) | ||
| JPS6325768Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH05327370A (ja) | 入力回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP3029733B2 (ja) | パルスアナログ変換回路 | |
| JPS6223921B2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JP2724713B2 (ja) | 電力増幅器 |