JPH06342965A - セラミックス回路基板及びその製造方法 - Google Patents

セラミックス回路基板及びその製造方法

Info

Publication number
JPH06342965A
JPH06342965A JP15446093A JP15446093A JPH06342965A JP H06342965 A JPH06342965 A JP H06342965A JP 15446093 A JP15446093 A JP 15446093A JP 15446093 A JP15446093 A JP 15446093A JP H06342965 A JPH06342965 A JP H06342965A
Authority
JP
Japan
Prior art keywords
copper
particle size
plating film
ceramic
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15446093A
Other languages
English (en)
Inventor
Junzo Fukuda
順三 福田
Toshihiro Nakai
俊博 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP15446093A priority Critical patent/JPH06342965A/ja
Publication of JPH06342965A publication Critical patent/JPH06342965A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 半田ぬれ性,接着強度,及び耐熱性に優れた
導体回路を有する,セラミックス回路基板及びその製造
方法を提供すること。 【構成】 セラミックス基板2の表面に導体回路10を
有する。導体回路10は,ニッケルメッキ膜12及び金
メッキ膜13により表面を被覆された銅層11よりな
る。銅層は,粒径0.5〜10μmの銅粉100重量部
(以下,部という。)と,粒径0.01〜10μmの酸
化銅粉0.1〜10.0部と,粒径0.5〜10μmの
ガラスフリット3〜10部とよりなる銅ペーストを焼成
したものである。ガラスフリットは,40〜70重量%
(以下,%という。)のPbO,5〜20%のSi
2 ,5〜40%のB2 3 ,及び20%以下のROか
らなる。ニッケルメッキ膜の膜厚は0.5〜5μmであ
って,金メッキ膜の膜厚は0.05μm以上である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,民生用やコンピュータ
用等の電子工業に用いられるセラミックス回路基板及び
その製造方法に関する。
【0002】
【従来技術】セラミックス基板は,その表面にチップ部
品やICチップ等の電子部品を搭載して,セラミックス
回路基板として用いられている。上記セラミックス回路
基板には,電子部品の電気信号伝達路を確保するため
に,導体回路が形成されている。上記導体回路に用いら
れる導体としては,表1に示すごとく,金(Au),銀
(Ag),銀/パラジウム(Ag/Pd),銅(Cu)
等がある。その中で,導体としては,従来,導通抵抗,
耐半田性,耐マイグレーション性に優れた銅導体が一般
に用いられてきた。
【0003】
【表1】
【0004】
【解決しようとする課題】しかしながら,銅導体は,耐
酸化性に問題があり,電子部品実装の際に,銅が酸化し
てしまい,半田ぬれ性が悪くなってしまう。そこで,銅
導体の上に,Ni−Auメッキを施すことが行われてい
る。これにより,耐酸化性が改善されるが,その一方
で,メッキの際に,銅導体とセラミックとを接合してい
る導体中のガラスフリットが溶解し,銅導体の強度が劣
化するという問題がある。本発明はかかる従来の問題点
に鑑み,半田ぬれ性,接着強度,及び耐熱性に優れた導
体回路を有する,セラミックス回路基板及びその製造方
法を提供しようとするものである。
【0005】
【課題の解決手段】本発明は,セラミックス基板の表面
に導体回路を有するセラミックス回路基板であって,上
記導体回路は,ニッケルメッキ膜及び金メッキ膜により
表面を被覆された銅層よりなり,上記銅層は,粒径0.
5〜10μmの銅粉100重量部(以下,部という。)
と,粒径0.01〜10μmの酸化銅粉0.1〜10.
0部と,粒径0.5〜10μmのガラスフリット3〜1
0部とよりなる銅ペーストを焼成したものであり,かつ
上記ガラスフリットは,40〜70重量%(以下,%と
いう。)のPbO,5〜20%のSiO2 ,5〜40%
のB2 3 ,及び20%以下のROからなり,上記ニッ
ケルメッキ膜の膜厚は0.5〜5μmであって,上記金
メッキ膜の膜厚は0.05μm以上であることを特徴と
するセラミックス回路基板にある。
【0006】本発明において,上記銅層は,銅粉,酸化
銅粉,及びガラスフリットからなる銅ペーストを焼成し
て形成されたものである。上記ニッケルメッキ膜の膜厚
は,0.5〜5.0μmである。0.5μm未満の場合
には,導体回路の上に半田を塗布する場合,半田成分の
導体回路中への浸入を防止することができず,導体回路
の接着強度が劣化する。特に,150℃における高温保
管試験後の強度が劣化してしまう。一方,5.0μmを
越える場合には,耐熱性試験時にフクレが生じてしま
う。
【0007】上記金メッキ膜の膜厚は,0.05μm以
上である。0.05μm未満の場合には,導体回路の耐
酸化性が弱くなる。上記セラミックス基板は,セラミッ
クス材料をシート状に成形し,焼成したものである。セ
ラミックス材料としては,1000℃以下の温度で焼結
する,CaO−Al2 3 ─SiO2 ─B2 3 系ガラ
ス,アルミナ等の低温焼結材料を用いることができる。
【0008】次に,上記セラミックス回路基板を製造す
る方法としては,セラミックス基板の表面に,銅ペース
トを印刷し,焼成して銅層を形成し,次いで該銅層の表
面に無電解Niメッキを施してニッケルメッキ膜を形成
し,更に該ニッケルメッキ膜の表面に無電解Auメッキ
を施して金メッキ膜を形成することにより導体回路を形
成するセラミックス回路基板の製造方法であって,上記
銅ペーストは,粒径0.5〜10μmの銅粉100部
と,粒径0.01〜10μmの酸化銅粉0.1〜10.
0部と,粒径0.5〜10μmのガラスフリット3〜1
0部とよりなり,かつ上記ガラスフリットは,40〜7
0%のPbO,5〜20%のSiO2 ,5〜40%のB
2 3 ,及び20%以下のROからなり,上記ニッケル
メッキ膜の膜厚は0.5〜5.0μmであり,金メッキ
膜の膜厚は0.05μm以上であることを特徴とするセ
ラミックス回路基板の製造方法がある。
【0009】上記銅ペーストは,銅粉,酸化銅粉,及び
ガラスフリットからなる。酸化銅粉は,銅層とセラミッ
クス基板との接合性に必須のものである。酸化銅粉は,
銅ペースト中に,銅粉100部に対して,0.1〜1
0.0部含まれている。10.0部を越える場合には,
銅の焼結が抑制され,緻密な構造を有する銅層が得られ
ない。0.1部未満の場合には,銅層とセラミックス基
板との接着強度が低下する。
【0010】ガラスフリットは,銅層とセラミックス基
板との接合に重要な役割を果たすものである。ガラスフ
リットは,銅ペースト中に,銅粉100部に対して,3
〜10部含まれている。3部未満の場合には,銅層の接
着強度が劣化する。一方,10部を越える場合には,導
通抵抗が高すぎ,またメッキができなくなる。
【0011】また,本発明においては,特に銅層を形成
した後に無電解ニッケルメッキ及び無電解金メッキが施
される。そのため,ガラスフリットには,耐水性,耐酸
性,及び耐アルカリ性が要求される。以下の示す組成を
有するガラスフリットは,上記要望を満たすものであ
る。即ち,ガラスフリットの組成は,40〜70%のP
bO,5〜20%のSiO2 ,5〜40%のB2 3
及び20%以下のROからなる。該ROとしては,ガラ
スフリットとCuとのぬれ性を良くする目的のため,C
dO,CuO,又はZnO等の金属酸化物を用いること
が好ましい。
【0012】次に,銅粉の粒径は,0.5〜10μmで
ある。銅粉の粒径は,焼成後の銅導体の膜構造に影響
し,10μmを越える場合には緻密な構造を有する膜が
得られない。一方,0.5μm未満の場合には導体ペー
スト中に銅粉を均一に混合することが困難となる。
【0013】また,酸化銅粉の粒径は,0.01〜10
μmである。0.01μm未満,或いは10μmを超え
る場合には,銅ペーストの印刷性が悪くなる。また,ガ
ラスフリットの粒径は,0.5〜10μmである。0.
5μm未満,或いは10μmを超える場合には,銅ペー
ストの印刷性が悪くなる。
【0014】上記銅ペーストは,上記銅粉,酸化銅粉,
ガラスフリットとともに,エチルセルロース,メタクリ
ル樹脂等の有機バインダー,及びテレピネオール等の有
機溶剤等と混合し,ペースト状にしたものである。上記
銅ペーストを,セラミックス基板の表面にスクリーン印
刷等にて所望の形状に印刷し,約700〜900℃のN
2 雰囲気中で焼成することにより,銅層を形成する。
【0015】上記銅層の表面には,無電解Niメッキに
より,膜厚0.5〜5μmのニッケルメッキ膜が形成さ
れる。該ニッケルメッキ膜の表面には,無電解Auメッ
キにより,膜厚0.05μm以上の金メッキ膜が形成さ
れる。これにより,銅層,ニッケルメッキ膜,及び金メ
ッキ膜よりなる導体回路が形成される。
【0016】
【作用及び効果】本発明のセラミックス回路基板におい
ては,セラミックス基板の表面に,銅層,ニッケルメッ
キ膜,及び金メッキ膜よりなる導体回路を形成してい
る。上記銅層は,銅ペーストを焼成したものである。銅
ペーストは,粒径0.5〜10μmの銅粉を含むため,
焼成後に,緻密な膜構造を有する銅層を形成することが
できる。また,銅ペーストは,上記の酸化銅粉を含むた
め,銅とセラミックとの接合性,及び銅とガラスフリッ
トとのぬれ性に優れた銅層を形成することができる。
【0017】また,銅ペーストは,上記した組成のガラ
スフリットを含むため,メッキ時に溶解しにくい銅層を
形成することができる。また,銅ペーストには,上記の
組成比で,銅粉,酸化銅粉,及びガラスフリットを含有
しているため,これら各種の特性を最大限に発揮させる
ことができ,優れた銅層を形成することができる。
【0018】更に,銅層の表面にはニッケルメッキ膜及
び金メッキ膜により被覆されている。そのため,半田成
分が浸入することがなく,また,耐熱性にも優れた導体
回路を形成することができる。また,上記製造方法によ
れば,前記したごとく優れたセラミックス回路基板を容
易に製造することができる。従って,本発明によれば,
半田ぬれ性,接着強度,及び耐熱性に優れた導体回路を
有する,セラミックス回路基板及びその製造方法を提供
することができる。
【0019】
【実施例】
実施例1 本発明にかかるセラミックス回路基板について,図1を
用いて説明する。本例のセラミックス回路基板1は,セ
ラミックス基板2の表面に,導体回路10を有する。導
体回路10は,ニッケルメッキ膜12及び金メッキ膜1
3により表面を被覆された銅層11により形成されてい
る。ニッケルメッキ膜12の膜厚は0.5〜5.0μm
である。金メッキ膜13の膜厚は0.05μm以上であ
る。
【0020】次に,上記セラミックス回路基板の製造方
法について説明する。まず,Al2 3 ─CaO─B2
3 −SiO2 系ガラス(アルミノカルシアホウケイ酸
ガラス)60%とAl2 3 (アルミナ)40%とを混
合してなるセラミックス材料に,バインダー,可塑剤,
溶剤を加えて混合し,これをシート状に成形し,焼成し
て,セラミックス基板を得た。
【0021】一方,平均粒径2μmの銅粉100部と,
平均粒径0.5μmの酸化銅粉0.1〜10.0部と,
平均粒径0.5〜10μmのガラスフリット3〜10部
とよりなるセラミックス材料に,メタクリル樹脂とテレ
ピネオールとを加えて,三本ロールにて混練し,銅ペー
ストを得た。上記ガラスフリットは,40〜70%のP
bO,5〜20%のSiO2 ,5〜40%のB2 3
及び20%以下のROからなる。ROとしては,Cd
O,CuO,又はZnOを用いた。
【0022】次いで,セラミックス基板の表面に,スク
リーン印刷により銅ペーストを印刷し,N2 雰囲気中,
900℃にて焼成して,銅層を形成した。次いで,上記
銅層の表面に無電解Niメッキを施して,膜厚0.5〜
5.0μmのニッケルメッキ膜を形成した。次いで,上
記ニッケルメッキ膜の表面に,無電解Auメッキを施し
て,膜厚0.05μm以上の金メッキ膜を形成すること
により導体回路を形成した。これにより,上記セラミッ
クス回路基板を得た。
【0023】実施例2 本例においては,導体回路の半田ぬれ性,耐熱性,接着
強度,及びメッキ膜フクレについて測定した。測定に当
たって,表2,3に示すごとく,銅層の組成,ニッケル
メッキ膜及び金メッキ膜の膜厚を種々に変えた導体回路
を,セラミックス基板の表面に形成し(試料1〜9,C
1〜C4),測定に供した。試料1〜9は,本発明にか
かるセラミックス回路基板である。一方,試料C1〜C
4は,比較例としてのセラミックス回路基板である。
【0024】表2は,銅ペースト中に含まれる各種ガラ
スフリットの組成を示す。表3は,各種導体回路につい
ての,銅ペーストの組成,焼成温度,ニッケルメッキ膜
及び金メッキ膜の膜厚を示す。各種銅ペーストには,表
2に示すガラスフリットが含まれている。試料1〜8,
C1〜C4では,実施例1と同様のセラミックス基板を
用いた。試料9では,96%のアルミナ(Al2 3
と,4%のMgO−SiO2 −CaO系ガラスからなる
セラミックス基板を用いた。
【0025】上記測定方法について説明する。 (1)半田ぬれ性;250℃±5℃の共晶Sn/Pb半
田中に5秒間,導体回路を浸漬し,上記半田が95%以
上付着しているものを「○」とし,95%未満の場合を
「×」とした。 (2)耐熱性;導体回路を300℃±5℃,10秒間加
熱後,250℃±5℃の共晶Sn/Pb半田中に5秒間
浸漬し,上記半田が85%以上付着しているものを
「○」とし,85%未満の場合を「×」とした。
【0026】(3)接着強度;2mm×2mmの正方形
状をしている導体回路を設けたセラミックス回路基板に
ついて,これを250℃±5℃の共晶Sn/Pb半田中
に5秒間浸漬した。次いで,該導体回路に直径0.6m
mのスズメッキ軟合同線を半田付けした後,90ピール
法にて,接着強度を測定した。2kg以上の接着強度を
有する場合を「○」とし,2kg未満の場合を「×」と
した。
【0027】(4)メッキ膜フクレ;導体回路を450
℃±5℃,5秒間加熱した後,冷却した。次いで,ニッ
ケルメッキ膜及び金メッキ膜上に直径0.2mm以上の
フクレのない場合を「○」とし,直径0.2mm以上の
フクレがある場合を「×」とした。上記測定結果を表4
に示す。
【0028】同表より知られるように,本発明にかかる
試料1〜9の導体回路は,半田ぬれ性,耐熱性,接着強
度に優れていた。また,ニッケルメッキ膜及び金メッキ
膜にフクレがみられなかった。一方,比較例にかかる試
料C1〜C4は,いずれかの測定項目において満足する
結果が得られなかった。このことから,本発明にかかる
セラミックス回路基板は,従来に比べて,耐熱性が良
く,実装時に酸化しないものであることがわかる。
【0029】
【表2】
【0030】
【表3】
【0031】
【表4】
【図面の簡単な説明】
【図1】実施例1のセラミックス回路基板の断面図。
【符号の説明】
1...セラミックス回路基板, 10...導体回路, 11...銅層, 12...ニッケルメッキ膜, 13...金メッキ膜, 2...セラミックス基板,

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス基板の表面に導体回路を有
    するセラミックス回路基板であって,上記導体回路は,
    ニッケルメッキ膜及び金メッキ膜により表面を被覆され
    た銅層よりなり,上記銅層は,粒径0.5〜10μmの
    銅粉100重量部(以下,部という。)と,粒径0.0
    1〜10μmの酸化銅粉0.1〜10.0部と,粒径
    0.5〜10μmのガラスフリット3〜10部とよりな
    る銅ペーストを焼成したものであり,かつ上記ガラスフ
    リットは,40〜70重量%(以下,%という。)のP
    bO,5〜20%のSiO2 ,5〜40%のB2 3
    及び20%以下のROからなり,上記ニッケルメッキ膜
    の膜厚は0.5〜5μmであって,上記金メッキ膜の膜
    厚は0.05μm以上であることを特徴とするセラミッ
    クス回路基板。
  2. 【請求項2】 請求項1において,上記ROは,Cd
    O,CuO,又はZnOから選ばれた1種又は2種以上
    の金属酸化物であることを特徴とするセラミックス回路
    基板。
  3. 【請求項3】 セラミックス基板の表面に,銅ペースト
    を印刷し,焼成して銅層を形成し,次いで該銅層の表面
    に無電解Niメッキを施してニッケルメッキ膜を形成
    し,更に該ニッケルメッキ膜の表面に無電解Auメッキ
    を施して金メッキ膜を形成することにより導体回路を形
    成するセラミックス回路基板の製造方法であって,上記
    銅ペーストは,粒径0.5〜10μmの銅粉100部
    と,粒径0.01〜10μmの酸化銅粉0.1〜10.
    0部と,粒径0.5〜10μmのガラスフリット3〜1
    0部とよりなり,かつ上記ガラスフリットは,40〜7
    0%のPbO,5〜20%のSiO2 ,5〜40%のB
    2 3 ,及び20%以下のROからなり,上記ニッケル
    メッキ膜の膜厚は0.5〜5.0μmであり,金メッキ
    膜の膜厚は0.05μm以上であることを特徴とするセ
    ラミックス回路基板の製造方法。
  4. 【請求項4】 請求項3において,上記ROは,Cd
    O,CuO,又はZnOから選ばれた1種又は2種以上
    の金属酸化物であることを特徴とするセラミックス回路
    基板の製造方法。
JP15446093A 1993-05-31 1993-05-31 セラミックス回路基板及びその製造方法 Pending JPH06342965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15446093A JPH06342965A (ja) 1993-05-31 1993-05-31 セラミックス回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15446093A JPH06342965A (ja) 1993-05-31 1993-05-31 セラミックス回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06342965A true JPH06342965A (ja) 1994-12-13

Family

ID=15584728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15446093A Pending JPH06342965A (ja) 1993-05-31 1993-05-31 セラミックス回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06342965A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050864A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 配線基板の製造方法
DE19717611B4 (de) * 1996-04-26 2005-07-21 Denso Corp., Kariya Struktur zum Anbringen von elektronischen Komponenten
JP2007242739A (ja) * 2006-03-06 2007-09-20 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2008181759A (ja) * 2007-01-24 2008-08-07 Mitsuboshi Belting Ltd 銅導体ペースト、導体回路板及び電子部品
JP2012060004A (ja) * 2010-09-10 2012-03-22 Asahi Glass Co Ltd 素子搭載用基板およびその製造方法
WO2025069868A1 (ja) * 2023-09-28 2025-04-03 リンテック株式会社 配線基板及び配線シート

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19717611B4 (de) * 1996-04-26 2005-07-21 Denso Corp., Kariya Struktur zum Anbringen von elektronischen Komponenten
JP2002050864A (ja) * 2000-07-31 2002-02-15 Kyocera Corp 配線基板の製造方法
JP2007242739A (ja) * 2006-03-06 2007-09-20 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2008181759A (ja) * 2007-01-24 2008-08-07 Mitsuboshi Belting Ltd 銅導体ペースト、導体回路板及び電子部品
JP2012060004A (ja) * 2010-09-10 2012-03-22 Asahi Glass Co Ltd 素子搭載用基板およびその製造方法
WO2025069868A1 (ja) * 2023-09-28 2025-04-03 リンテック株式会社 配線基板及び配線シート

Similar Documents

Publication Publication Date Title
JP3209089B2 (ja) 導電性ペースト
JP2952303B2 (ja) 複合型回路装置
JP2001243836A (ja) 導電性ペースト及びそれを用いた印刷配線板
JPH0653594B2 (ja) 導体組成物
CN101679107A (zh) 用于金属芯基板和电子器件的绝缘浆料
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
US7303698B2 (en) Thick film conductor case compositions for LTCC tape
JP2002163928A (ja) ガラス組成物およびこれを用いた厚膜ペースト
JPH06342965A (ja) セラミックス回路基板及びその製造方法
JP7256260B2 (ja) 窒化ケイ素及び他の基板用の導電性厚膜ペースト
US7731812B2 (en) Thick film conductor case compositions for LTCC tape
JP2795467B2 (ja) 接着性良好な金属ペースト
JP2589433B2 (ja) メッキ付け可能な厚膜銅導体ペースト組成物
JPH11284296A (ja) 配線基板
JP2764990B2 (ja) 複合型回路装置及び接合用ペースト
JPH06334351A (ja) 導体ペーストおよびそれを用いたセラミック多層配線基板
JPH08298018A (ja) 導電性ペースト
JPH0737420A (ja) 導体ペースト組成物及びそれを用いた回路基板
JPS63283184A (ja) 導体組成物を被覆した回路基板
JP2004055558A (ja) 銅ペースト及びそれを用いた配線基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JPH11186727A (ja) 配線基板およびその製造方法
JPH03246990A (ja) 厚膜導体の形成方法
JP2632325B2 (ja) 電気回路基板