JPH06343194A - 監視制御装置 - Google Patents
監視制御装置Info
- Publication number
- JPH06343194A JPH06343194A JP15261393A JP15261393A JPH06343194A JP H06343194 A JPH06343194 A JP H06343194A JP 15261393 A JP15261393 A JP 15261393A JP 15261393 A JP15261393 A JP 15261393A JP H06343194 A JPH06343194 A JP H06343194A
- Authority
- JP
- Japan
- Prior art keywords
- monitoring
- cpu
- data
- transmission data
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 84
- 238000012806 monitoring device Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 abstract description 15
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 接続した被監視制御機器の監視及び制御を行
う監視制御装置のＣＰＵが暴走した場合に、簡単な回路
構成によりＣＰＵをリセットする。 【構成】 監視制御装置内に送信データ監視部３４を設
け、同装置内のＣＰＵ部３１が回線データ処理部３２に
対して出力する送信データ信号ａを監視する。そして、
送信データ信号ａが所定時間を経過しても出力されない
場合は送信データ監視部３４はＣＰＵ部３１に対してリ
セット信号ｃを出力しリセットをかける。この結果、監
視制御装置のＣＰＵ部３１が暴走した場合に、簡単な回
路構成によりＣＰＵをリセットすることができる。
う監視制御装置のＣＰＵが暴走した場合に、簡単な回路
構成によりＣＰＵをリセットする。 【構成】 監視制御装置内に送信データ監視部３４を設
け、同装置内のＣＰＵ部３１が回線データ処理部３２に
対して出力する送信データ信号ａを監視する。そして、
送信データ信号ａが所定時間を経過しても出力されない
場合は送信データ監視部３４はＣＰＵ部３１に対してリ
セット信号ｃを出力しリセットをかける。この結果、監
視制御装置のＣＰＵ部３１が暴走した場合に、簡単な回
路構成によりＣＰＵをリセットすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、中央監視装置と伝送路
を介して接続され、伝送路を介してデータの送受信を行
うと共に、接続した被監視制御機器の監視及び制御を行
う監視制御装置に関する。
を介して接続され、伝送路を介してデータの送受信を行
うと共に、接続した被監視制御機器の監視及び制御を行
う監視制御装置に関する。
【０００２】
【従来の技術】従来のこの種の監視制御システムは、中
央監視装置及びこの中央監視装置と回線やローカルエリ
アネットワーク（以下、ＬＡＮ）等の伝送路を介して接
続される複数の監視制御装置から構成されている。そし
て複数の監視制御装置には監視及び制御の対象となる被
監視制御機器がそれぞれ接続されている。各監視制御装
置は、中央監視装置から送信されるデータを伝送路を介
して受信すると、このデータに基づいて被監視制御機器
を制御すると共に、各被監視制御機器の制御結果の状況
を監視してこの制御結果に基づくデータを伝送路を介し
て中央監視装置へ送信するようにしている。中央監視装
置では、各監視制御装置から与えられる各被監視制御機
器のデータから各被監視制御機器の状況の記憶や表示等
を行いオペレータに報知するようにしている。
央監視装置及びこの中央監視装置と回線やローカルエリ
アネットワーク（以下、ＬＡＮ）等の伝送路を介して接
続される複数の監視制御装置から構成されている。そし
て複数の監視制御装置には監視及び制御の対象となる被
監視制御機器がそれぞれ接続されている。各監視制御装
置は、中央監視装置から送信されるデータを伝送路を介
して受信すると、このデータに基づいて被監視制御機器
を制御すると共に、各被監視制御機器の制御結果の状況
を監視してこの制御結果に基づくデータを伝送路を介し
て中央監視装置へ送信するようにしている。中央監視装
置では、各監視制御装置から与えられる各被監視制御機
器のデータから各被監視制御機器の状況の記憶や表示等
を行いオペレータに報知するようにしている。
【０００３】ところで、中央監視装置と各被監視制御機
器との間に配設される監視制御装置は、内蔵のＣＰＵの
ソフトウェアバグ等に起因する暴走により故障すること
がある。このように監視制御装置が故障すると、故障し
た監視制御装置のＣＰＵが外部からリセットをかけて復
旧させるまでの間は、中央監視装置は被監視制御機器に
対し制御できなくなる。このため従来は、監視制御装置
が故障すると、中央監視装置から故障した監視制御装置
のＣＰＵに対し、通常伝送される送信信号のコードには
無い特別なリセット信号のパターンを送信して監視制御
装置内のＣＰＵをリセットし、復旧させるようにしてい
る。
器との間に配設される監視制御装置は、内蔵のＣＰＵの
ソフトウェアバグ等に起因する暴走により故障すること
がある。このように監視制御装置が故障すると、故障し
た監視制御装置のＣＰＵが外部からリセットをかけて復
旧させるまでの間は、中央監視装置は被監視制御機器に
対し制御できなくなる。このため従来は、監視制御装置
が故障すると、中央監視装置から故障した監視制御装置
のＣＰＵに対し、通常伝送される送信信号のコードには
無い特別なリセット信号のパターンを送信して監視制御
装置内のＣＰＵをリセットし、復旧させるようにしてい
る。
【０００４】
【発明が解決しようとする課題】従来の監視制御装置
は、内蔵のＣＰＵの暴走等により故障した場合、中央監
視装置からの特別なリセット信号のパターンによりＣＰ
Ｕをリセットするようにしている。このリセット信号パ
ターンは通常の送信コードには存在しない特別なパター
ンであるため、伝送路上にこのリセット信号が送信され
ていることを検出するリセットパターン検出器の回路構
成が複雑となり、全体として装置が大型化すると共にコ
ストアップの要因になるという問題を生じている。
は、内蔵のＣＰＵの暴走等により故障した場合、中央監
視装置からの特別なリセット信号のパターンによりＣＰ
Ｕをリセットするようにしている。このリセット信号パ
ターンは通常の送信コードには存在しない特別なパター
ンであるため、伝送路上にこのリセット信号が送信され
ていることを検出するリセットパターン検出器の回路構
成が複雑となり、全体として装置が大型化すると共にコ
ストアップの要因になるという問題を生じている。
【０００５】したがって本発明は、監視制御装置のＣＰ
Ｕが暴走した場合に簡単な回路構成によりＣＰＵをリセ
ットすることを目的とする。
Ｕが暴走した場合に簡単な回路構成によりＣＰＵをリセ
ットすることを目的とする。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明は、中央監視装置と伝送路を介して接続
され、伝送路を介してデータの送受信を行うと共に、接
続した被監視制御機器の監視及び制御を行う監視制御装
置において、被監視制御機器の状態を示すデータを送信
データとして上記伝送路へ出力するＣＰＵと、この送信
データの監視を行い送信データが所定の時間出力されな
い場合は上記ＣＰＵをリセットする送信データ監視部と
を設けたものである。
るために本発明は、中央監視装置と伝送路を介して接続
され、伝送路を介してデータの送受信を行うと共に、接
続した被監視制御機器の監視及び制御を行う監視制御装
置において、被監視制御機器の状態を示すデータを送信
データとして上記伝送路へ出力するＣＰＵと、この送信
データの監視を行い送信データが所定の時間出力されな
い場合は上記ＣＰＵをリセットする送信データ監視部と
を設けたものである。
【０００７】
【作用】ＣＰＵから伝送路に対し送信される送信データ
の監視を行い、送信データが所定時間を経過しても出力
されない場合は、送信データ監視部によりＣＰＵをリセ
ットする。この結果、監視制御装置のＣＰＵが暴走した
場合に、従来のような複雑な回路構成のリセットパター
ン検出器が不要となり、簡単な回路構成により確実にＣ
ＰＵをリセットすることができる。
の監視を行い、送信データが所定時間を経過しても出力
されない場合は、送信データ監視部によりＣＰＵをリセ
ットする。この結果、監視制御装置のＣＰＵが暴走した
場合に、従来のような複雑な回路構成のリセットパター
ン検出器が不要となり、簡単な回路構成により確実にＣ
ＰＵをリセットすることができる。
【０００８】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係る監視制御装置を適用したシステ
ムの構成を示す図である。同図において、１は中央監視
装置、２は電話回線及びＬＡＮ等の伝送路、３1 〜３n
は伝送路２を介して中央監視装置１と接続される監視制
御装置、４1 〜４nは各監視制御装置３1 〜３n にそれ
ぞれ接続され各監視制御装置３1 〜３n により監視され
制御される空調機や照明機器等の被監視制御機器であ
る。
る。図１は本発明に係る監視制御装置を適用したシステ
ムの構成を示す図である。同図において、１は中央監視
装置、２は電話回線及びＬＡＮ等の伝送路、３1 〜３n
は伝送路２を介して中央監視装置１と接続される監視制
御装置、４1 〜４nは各監視制御装置３1 〜３n にそれ
ぞれ接続され各監視制御装置３1 〜３n により監視され
制御される空調機や照明機器等の被監視制御機器であ
る。
【０００９】ここで、各監視制御装置３1 〜３n は、オ
ペレータ等により操作され中央監視装置１から送信され
るデータを伝送路２を介して受信すると、このデータに
基づいて各被監視制御機器４1 〜４n の所定の制御を行
うと共に、各被監視制御機器４1 〜４n の状況を監視
し、この監視結果に基づくデータを伝送路２を介して中
央監視装置１へ送信する。中央監視装置１は、各監視制
御装置３1 〜３n から与えられる各被監視制御機器４1
〜４n の監視結果のデータから各被制御機器４1〜４n
の状況の記憶や表示等を行い、オペレータに報知する。
なお、各監視制御装置は、伝送路２を介して互いに相手
装置とデータ送受信を行い、相手装置に接続される被監
視制御機器を制御することもできる。また、監視制御装
置は、上記したように、接続される被監視制御機器の状
態を常時監視しているが、被監視制御機器の異常が検出
された場合は伝送路２を介し中央監視装置及び他の監視
制御装置に対し機器の異常を示すデータを送信する。
ペレータ等により操作され中央監視装置１から送信され
るデータを伝送路２を介して受信すると、このデータに
基づいて各被監視制御機器４1 〜４n の所定の制御を行
うと共に、各被監視制御機器４1 〜４n の状況を監視
し、この監視結果に基づくデータを伝送路２を介して中
央監視装置１へ送信する。中央監視装置１は、各監視制
御装置３1 〜３n から与えられる各被監視制御機器４1
〜４n の監視結果のデータから各被制御機器４1〜４n
の状況の記憶や表示等を行い、オペレータに報知する。
なお、各監視制御装置は、伝送路２を介して互いに相手
装置とデータ送受信を行い、相手装置に接続される被監
視制御機器を制御することもできる。また、監視制御装
置は、上記したように、接続される被監視制御機器の状
態を常時監視しているが、被監視制御機器の異常が検出
された場合は伝送路２を介し中央監視装置及び他の監視
制御装置に対し機器の異常を示すデータを送信する。
【００１０】次に図２は、本発明の要部を示すブロック
図であり、上記した監視制御装置の構成を示すものであ
る。即ち、同図において、監視制御装置３は、監視制御
装置３の全体を制御するＣＰＵ部３１と、電話回線等の
伝送路２に対して入出力されるデータの処理を行う回線
データ処理部３２と、接続される被監視制御機器４の監
視及び制御を行う機器監視制御部３３と、ＣＰＵ部３１
が回線データ処理部３２へ出力する送信データ信号ａの
有無を監視して送信データの出力が途絶えたときにＣＰ
Ｕ部１へリセット信号ｃを出力する送信データ監視部３
４とから構成されている。
図であり、上記した監視制御装置の構成を示すものであ
る。即ち、同図において、監視制御装置３は、監視制御
装置３の全体を制御するＣＰＵ部３１と、電話回線等の
伝送路２に対して入出力されるデータの処理を行う回線
データ処理部３２と、接続される被監視制御機器４の監
視及び制御を行う機器監視制御部３３と、ＣＰＵ部３１
が回線データ処理部３２へ出力する送信データ信号ａの
有無を監視して送信データの出力が途絶えたときにＣＰ
Ｕ部１へリセット信号ｃを出力する送信データ監視部３
４とから構成されている。
【００１１】回線データ処理部３２は、上記したよう
に、伝送路２を介して中央監視装置１及び他の監視制御
装置とデータ通信を行っている。回線データ処理部３２
は、中央監視装置１や他の監視制御装置からデータを受
信し、このデータを例えば接続した被監視制御機器４の
状態を知るための要求データと判断すると、この状態要
求データをＣＰＵ部３１へ伝達する。するとＣＰＵ部３
１は、この状態要求データを受信データ信号ｂとして受
け取り、受け取ったデータに基づき機器監視制御部３３
から被監視制御機器４の現在の状態を入力し、この状態
データを回線データ処理部３２に対し送信データ信号ａ
として出力する。この結果、回線データ処理部３２は、
伝送路２を介し上記の状態要求データを送信した装置へ
被監視制御機器４の状態データを返送する。
に、伝送路２を介して中央監視装置１及び他の監視制御
装置とデータ通信を行っている。回線データ処理部３２
は、中央監視装置１や他の監視制御装置からデータを受
信し、このデータを例えば接続した被監視制御機器４の
状態を知るための要求データと判断すると、この状態要
求データをＣＰＵ部３１へ伝達する。するとＣＰＵ部３
１は、この状態要求データを受信データ信号ｂとして受
け取り、受け取ったデータに基づき機器監視制御部３３
から被監視制御機器４の現在の状態を入力し、この状態
データを回線データ処理部３２に対し送信データ信号ａ
として出力する。この結果、回線データ処理部３２は、
伝送路２を介し上記の状態要求データを送信した装置へ
被監視制御機器４の状態データを返送する。
【００１２】また、回線データ処理部３２が、中央監視
装置１や他の監視制御装置からデータを受信し、このデ
ータを例えば接続した被監視制御機器４の制御を行うた
めのデータと判断すると、この制御要求データをＣＰＵ
部３１へ伝達する。するとＣＰＵ部３１は、この制御要
求データを受信データ信号ｂとして受信し、受け取った
データに基づき制御信号を機器監視制御部３３へ出力し
て被監視制御機器４を制御させる。そして、ＣＰＵ部３
１は被監視制御機器４の制御の結果を機器監視制御部３
３から入力し、この制御結果のデータを回線データ処理
部３２に対し送信データ信号ａとして出力する。この結
果、回線データ処理部３２は、伝送路２を介し上記の制
御要求データを送信した装置へ被監視制御機器４の制御
結果を示すデータを返送する。
装置１や他の監視制御装置からデータを受信し、このデ
ータを例えば接続した被監視制御機器４の制御を行うた
めのデータと判断すると、この制御要求データをＣＰＵ
部３１へ伝達する。するとＣＰＵ部３１は、この制御要
求データを受信データ信号ｂとして受信し、受け取った
データに基づき制御信号を機器監視制御部３３へ出力し
て被監視制御機器４を制御させる。そして、ＣＰＵ部３
１は被監視制御機器４の制御の結果を機器監視制御部３
３から入力し、この制御結果のデータを回線データ処理
部３２に対し送信データ信号ａとして出力する。この結
果、回線データ処理部３２は、伝送路２を介し上記の制
御要求データを送信した装置へ被監視制御機器４の制御
結果を示すデータを返送する。
【００１３】このように、ＣＰＵ部３１は、回線データ
処理部３２を介し中央監視装置１や他の監視制御装置か
らの要求に基づくデータを受信すると、機器監視制御部
３３による被監視制御機器４の監視結果及び制御結果の
データを送信データ信号ａとして必ず回線データ処理部
３２へ返送する。このような場合、中央監視装置１や他
の監視制御装置からの要求データは少なくとも所定時間
（例えば１分程度）以内には到来するため、この要求デ
ータに対してＣＰＵ部３１から回線データ処理部３２へ
返送される送信データ信号ａは、ＣＰＵ部３１が正常な
状態であれば少なくとも上記所定時間以内の間隔で出力
されることになる。
処理部３２を介し中央監視装置１や他の監視制御装置か
らの要求に基づくデータを受信すると、機器監視制御部
３３による被監視制御機器４の監視結果及び制御結果の
データを送信データ信号ａとして必ず回線データ処理部
３２へ返送する。このような場合、中央監視装置１や他
の監視制御装置からの要求データは少なくとも所定時間
（例えば１分程度）以内には到来するため、この要求デ
ータに対してＣＰＵ部３１から回線データ処理部３２へ
返送される送信データ信号ａは、ＣＰＵ部３１が正常な
状態であれば少なくとも上記所定時間以内の間隔で出力
されることになる。
【００１４】ここで、送信データ監視部３４は、上記し
たように、ＣＰＵ部３１から回線データ処理部３２へ返
送される送信データ信号ａを常時監視しており、上記し
た所定時間を経過しても未だ送信データ信号ａが検出さ
れない場合は、ＣＰＵ部３１がソフトウェアバグ等の原
因により正常に動作していないと判断して、リセット信
号ｃをＣＰＵ部３１へ出力する。この結果、ＣＰＵ部３
１はリセットされ、その後正常状態に復帰する。
たように、ＣＰＵ部３１から回線データ処理部３２へ返
送される送信データ信号ａを常時監視しており、上記し
た所定時間を経過しても未だ送信データ信号ａが検出さ
れない場合は、ＣＰＵ部３１がソフトウェアバグ等の原
因により正常に動作していないと判断して、リセット信
号ｃをＣＰＵ部３１へ出力する。この結果、ＣＰＵ部３
１はリセットされ、その後正常状態に復帰する。
【００１５】図３は上記送信データ監視部３４の詳細な
構成を示すブロック図である。同図において、送信デー
タ監視部３４は、送信データ信号ａの有無を検出する送
信データ検出部３４１、タイマ部３４２及びタイマ値設
定部３４３から構成されている。また図４は、送信デー
タ監視部３４内の各部の信号のタイミングチャートであ
る。ここで、同図（ａ）は送信データ信号ａのタイミン
グ、同図（ｂ）は送信データ検出部３４１の出力である
タイマリセット信号ｄのタイミング、同図（ｃ）はタイ
マ部３４２から出力される上記のリセット信号ｃのタイ
ミングをそれぞれ示している。
構成を示すブロック図である。同図において、送信デー
タ監視部３４は、送信データ信号ａの有無を検出する送
信データ検出部３４１、タイマ部３４２及びタイマ値設
定部３４３から構成されている。また図４は、送信デー
タ監視部３４内の各部の信号のタイミングチャートであ
る。ここで、同図（ａ）は送信データ信号ａのタイミン
グ、同図（ｂ）は送信データ検出部３４１の出力である
タイマリセット信号ｄのタイミング、同図（ｃ）はタイ
マ部３４２から出力される上記のリセット信号ｃのタイ
ミングをそれぞれ示している。
【００１６】次に、図３，図４に基づいて送信データ監
視部３４の詳細な動作を説明する。送信データ監視部３
４内の送信データ検出部３４１は、上記したように、送
信データ信号ａを常時検出している。即ち、図４（ａ）
に示す送信データ信号ａの「Ｌ」レベルから「Ｈ」レベ
ルへの変化、或いは「Ｈ」レベルから「Ｌ」レベルへの
変化を常時検出し、送信データ信号ａが「Ｌ」レベルか
ら「Ｈ」レベルとなった時点で図４（ｂ）に示すタイマ
リセット信号ｄをタイマ部３４２に対し出力する。一
方、タイマ部３４２では、このタイマリセット信号ｄが
入力されない間は、計時動作を行っており、タイマリセ
ット信号ａを入力すると、「０」から計時を開始する。
視部３４の詳細な動作を説明する。送信データ監視部３
４内の送信データ検出部３４１は、上記したように、送
信データ信号ａを常時検出している。即ち、図４（ａ）
に示す送信データ信号ａの「Ｌ」レベルから「Ｈ」レベ
ルへの変化、或いは「Ｈ」レベルから「Ｌ」レベルへの
変化を常時検出し、送信データ信号ａが「Ｌ」レベルか
ら「Ｈ」レベルとなった時点で図４（ｂ）に示すタイマ
リセット信号ｄをタイマ部３４２に対し出力する。一
方、タイマ部３４２では、このタイマリセット信号ｄが
入力されない間は、計時動作を行っており、タイマリセ
ット信号ａを入力すると、「０」から計時を開始する。
【００１７】したがって、送信データ信号ａがＣＰＵ部
３１から送信されなくなり、この結果このデータ信号ａ
のレベル変化が無くなると、送信データ検出部３４１か
らタイマ部３４２に対しタイマリセット信号ｄは出力さ
れなくなる。このため、タイマ部３４２は計時動作を継
続して行う。タイマ部３４２の継続した計時動作の結
果、その計時時間が予めタイマ値設定部３４３に設定さ
れた上記した所定時間に達すると、タイマ部３４２は、
図４（ｃ）に示す「Ｌ」レベルのリセット信号ｃがＣＰ
Ｕ部１へ出力する。この結果、ＣＰＵ部１がリセットさ
れる。そしてリセットが解除されると、ＣＰＵ部１は正
常動作を開始する。
３１から送信されなくなり、この結果このデータ信号ａ
のレベル変化が無くなると、送信データ検出部３４１か
らタイマ部３４２に対しタイマリセット信号ｄは出力さ
れなくなる。このため、タイマ部３４２は計時動作を継
続して行う。タイマ部３４２の継続した計時動作の結
果、その計時時間が予めタイマ値設定部３４３に設定さ
れた上記した所定時間に達すると、タイマ部３４２は、
図４（ｃ）に示す「Ｌ」レベルのリセット信号ｃがＣＰ
Ｕ部１へ出力する。この結果、ＣＰＵ部１がリセットさ
れる。そしてリセットが解除されると、ＣＰＵ部１は正
常動作を開始する。
【００１８】
【発明の効果】以上説明したように本発明によれば、監
視制御装置内のＣＰＵから伝送路に対し送信される送信
データの監視を行い、送信データが所定時間を経過して
も出力されない場合はＣＰＵをリセットするように構成
したので、監視制御装置のＣＰＵが暴走した場合に、簡
単な回路構成により確実にＣＰＵをリセットでき、した
がって各監視制御装置を小型かつ経済的に構成できると
いう効果がある。
視制御装置内のＣＰＵから伝送路に対し送信される送信
データの監視を行い、送信データが所定時間を経過して
も出力されない場合はＣＰＵをリセットするように構成
したので、監視制御装置のＣＰＵが暴走した場合に、簡
単な回路構成により確実にＣＰＵをリセットでき、した
がって各監視制御装置を小型かつ経済的に構成できると
いう効果がある。
【図１】本発明に係る監視制御装置を適用したシステム
のブロック構成図である。
のブロック構成図である。
【図２】上記監視装置のブロック図である。
【図３】上記監視制御装置内の送信データ監視部のブロ
ック図である。
ック図である。
【図４】上記送信データ監視部の各部の信号のタイミン
グを示すタイミングチャートである。
グを示すタイミングチャートである。
１ 中央監視装置 ２ 伝送路 ３1 〜３n 監視制御装置 ４1 〜４n 被監視制御機器 ３１ ＣＰＵ部 ３２ 回線データ処理部 ３３ 機器監視制御部 ３４ 送信データ監視部 ３４１ 送信データ検出部 ３４２ タイマ部 ３４３ タイマ値設定部 ａ 送信データ信号 ｂ 受信データ信号 ｃ リセット信号 ｄ タイマリセット信号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月１５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本発明は、中央監視装置と伝送路を介して接続
され、伝送路を介してデータの送受信を行うと共に、接
続した被監視制御機器の監視及び制御を行う監視制御装
置において、被監視制御機器の状態を示すデータを送信
データとして上記伝送路へ出力するＣＰＵと、この送信
データの監視を行い送信データが所定の時間出力されな
い場合は上記ＣＰＵをリセットする送信データ監視部と
を設けたものである。また、ＣＰＵから伝送路に出力さ
れる送信データ信号を検出してタイマリセット信号を出
力する送信データ検出部と、伝送路からＣＰＵに送られ
てくるデータの時間間隔より短い時間のタイマ値が設定
されたタイマ値設定部と、タイマリセット信号を入力し
てから設定されたタイマ値が経過する間に次のタイマリ
セット信号が入力されないときＣＰＵに対してリセット
信号を出力するタイマ部とを設けたものである。
るために本発明は、中央監視装置と伝送路を介して接続
され、伝送路を介してデータの送受信を行うと共に、接
続した被監視制御機器の監視及び制御を行う監視制御装
置において、被監視制御機器の状態を示すデータを送信
データとして上記伝送路へ出力するＣＰＵと、この送信
データの監視を行い送信データが所定の時間出力されな
い場合は上記ＣＰＵをリセットする送信データ監視部と
を設けたものである。また、ＣＰＵから伝送路に出力さ
れる送信データ信号を検出してタイマリセット信号を出
力する送信データ検出部と、伝送路からＣＰＵに送られ
てくるデータの時間間隔より短い時間のタイマ値が設定
されたタイマ値設定部と、タイマリセット信号を入力し
てから設定されたタイマ値が経過する間に次のタイマリ
セット信号が入力されないときＣＰＵに対してリセット
信号を出力するタイマ部とを設けたものである。
Claims (1)
- 【請求項１】 中央監視装置と伝送路を介して接続さ
れ、前記伝送路を介してデータの送受信を行うと共に、
接続した被監視制御機器の監視及び制御を行う監視制御
装置において、 前記被監視制御機器の状態を示すデータを送信データと
して前記伝送路へ出力するＣＰＵと、前記送信データの
監視を行い送信データが所定の時間出力されない場合は
前記ＣＰＵをリセットする送信データ監視部とを備えた
ことを特徴とする監視制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15261393A JPH06343194A (ja) | 1993-06-01 | 1993-06-01 | 監視制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15261393A JPH06343194A (ja) | 1993-06-01 | 1993-06-01 | 監視制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06343194A true JPH06343194A (ja) | 1994-12-13 |
Family
ID=15544219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15261393A Pending JPH06343194A (ja) | 1993-06-01 | 1993-06-01 | 監視制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06343194A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110262452A (zh) * | 2019-06-24 | 2019-09-20 | 五邑大学 | 一种自动复位的智能鱼缸控制方法、装置和存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224498A (ja) * | 1987-03-13 | 1988-09-19 | Toshiba Corp | 遠隔制御システム |
-
1993
- 1993-06-01 JP JP15261393A patent/JPH06343194A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63224498A (ja) * | 1987-03-13 | 1988-09-19 | Toshiba Corp | 遠隔制御システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110262452A (zh) * | 2019-06-24 | 2019-09-20 | 五邑大学 | 一种自动复位的智能鱼缸控制方法、装置和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001006079A (ja) | 機械警備支援方法及び支援装置 | |
| JPS6193763A (ja) | 非常通報装置 | |
| JPS61295738A (ja) | 伝送制御装置 | |
| JP2777142B2 (ja) | 警報通報装置 | |
| US11234142B2 (en) | System and method for single-channel architecture for immediate access point redundancy | |
| JP2891893B2 (ja) | 障害発生時における自動復旧の排他制御方式 | |
| JP2003348027A (ja) | Ｐｍｐ無線アクセスシステムの加入者端末 | |
| JP4724951B2 (ja) | 制御装置、制御方法、および電灯線通信制御システム | |
| JPH05189342A (ja) | 通信処理装置動作監視方式 | |
| KR100606888B1 (ko) | 이동통신 시스템에서 디지털 송수신기 보드 제어 이중화장치 및 방법 | |
| JPH1063313A (ja) | プロセス制御相互監視方式 | |
| JPH10207745A (ja) | プロセッサ間生存確認方法 | |
| JP2728500B2 (ja) | 時刻データ同値化方式 | |
| JPH08244611A (ja) | 電子連動装置 | |
| JP2649592B2 (ja) | 非常通報装置 | |
| JPH01311792A (ja) | 遠隔監視制御方式 | |
| JPH04167142A (ja) | 情報処理装置の障害検出方式 | |
| JP2001325117A (ja) | 待機２重系情報処理装置およびその系状態確定方法 | |
| JPS6038952A (ja) | 通信処理装置 | |
| JPH063919B2 (ja) | 負荷制御システム | |
| JPS58105654A (ja) | 回線状態検出方式 | |
| JPH08123766A (ja) | 機能分散型システムのシステム監視装置 | |
| JP2004129114A (ja) | データ通信装置間システム試験装置および方法 | |
| JPS6064565A (ja) | 監視情報の受信転送装置 | |
| JPH0834509B2 (ja) | 多重監視方式 |