JPH0634401B2 - 遮光性薄膜のエッチング方法 - Google Patents
遮光性薄膜のエッチング方法Info
- Publication number
- JPH0634401B2 JPH0634401B2 JP63305763A JP30576388A JPH0634401B2 JP H0634401 B2 JPH0634401 B2 JP H0634401B2 JP 63305763 A JP63305763 A JP 63305763A JP 30576388 A JP30576388 A JP 30576388A JP H0634401 B2 JPH0634401 B2 JP H0634401B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- light
- shielding thin
- photoresist pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
Landscapes
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は遮光性薄膜のエッチング方法に関するものであ
る。
る。
［従来の技術］ 遮光性薄膜をエッチングする場合、まず遮光性薄膜上に
フォトレジストを塗布し、このフォトレジストを所定の
パターンに露光した後現象してフォトレジストパターン
を形成し、このフォトレジストパターンをマスクとして
遮光性薄膜をエッチングしていた。
フォトレジストを塗布し、このフォトレジストを所定の
パターンに露光した後現象してフォトレジストパターン
を形成し、このフォトレジストパターンをマスクとして
遮光性薄膜をエッチングしていた。
［解決しようとする課題］ 上記従来のエッチング方法では、遮光性薄膜をエッチン
グした後の遮光性薄膜端部に急峻な段差が生じる。その
ために、遮光性薄膜端部の段差部を覆うように薄膜を形
成したときに、段差部での被覆性が悪く、段切れ等が生
じるという問題があった。
グした後の遮光性薄膜端部に急峻な段差が生じる。その
ために、遮光性薄膜端部の段差部を覆うように薄膜を形
成したときに、段差部での被覆性が悪く、段切れ等が生
じるという問題があった。
本発明は上記従来の課題に対してなされたものであり、
段差被覆性に優れた遮光性薄膜のエッチング方法を提供
することを目的としている。
段差被覆性に優れた遮光性薄膜のエッチング方法を提供
することを目的としている。
［課題を解決するための手段］ 本発明は、透光性基板上に形成された金属薄膜や半導体
薄膜による遮光性薄膜上にフォトレジストを塗布する工
程と、このフォトレジストを露光した後現象して所定の
形状を有するフォトレジストパターンを形成する工程
と、このフォトレジストパターンをマスクとして上記遮
光性薄膜をエッチングして、フォトレジストパターンと
整合した遮光性薄膜パターンを形成する工程と、上記透
光性基板裏面より上記遮光性薄膜パターンをマスクとし
て上記フォトレジストパターンを露光した後現象して、
上記フォトレジストパターンを縮小したフォトレジスト
パターンを形成する工程と、この縮小されたフォトレジ
ストパターンをマスクとして上記遮光性薄膜パターンを
エッチングする工程とからなる遮光性薄膜のエッチング
方法により、上記目的を解決するものである。
薄膜による遮光性薄膜上にフォトレジストを塗布する工
程と、このフォトレジストを露光した後現象して所定の
形状を有するフォトレジストパターンを形成する工程
と、このフォトレジストパターンをマスクとして上記遮
光性薄膜をエッチングして、フォトレジストパターンと
整合した遮光性薄膜パターンを形成する工程と、上記透
光性基板裏面より上記遮光性薄膜パターンをマスクとし
て上記フォトレジストパターンを露光した後現象して、
上記フォトレジストパターンを縮小したフォトレジスト
パターンを形成する工程と、この縮小されたフォトレジ
ストパターンをマスクとして上記遮光性薄膜パターンを
エッチングする工程とからなる遮光性薄膜のエッチング
方法により、上記目的を解決するものである。
［実施例］ 以下、図面に基いて本発明の一実施例の説明を行う。
第１図は本発明の第１の実施例であり、本発明の遮光性
薄膜のエッチング方法を、薄膜トランジスタのゲート電
極やゲート配線を形成する金属薄膜に用いたときの一例
を示したものである。
薄膜のエッチング方法を、薄膜トランジスタのゲート電
極やゲート配線を形成する金属薄膜に用いたときの一例
を示したものである。
同図において、１１はガラス等の絶縁性を有する透光性
基板、１２は金属薄膜を用いた遮光性薄膜、１３はフォ
トレジストである。
基板、１２は金属薄膜を用いた遮光性薄膜、１３はフォ
トレジストである。
以下、同図の（Ａ）〜（Ｆ）に従って各工程の説明を行
う。
う。
（Ａ）透光性基板１１上に、ゲート電極を形成するため
の遮光性薄膜１２（ここではクロム（Ｃｒ）とする。）
を蒸着する。この遮光性薄膜１２上にポジ型のフォトレ
ジスト１３を塗布し、プリベークを行う。
の遮光性薄膜１２（ここではクロム（Ｃｒ）とする。）
を蒸着する。この遮光性薄膜１２上にポジ型のフォトレ
ジスト１３を塗布し、プリベークを行う。
（Ｂ）プリベークされたフォトレジスト１３を露光した
後現象を行い、所定の形状のフォトレジストパターン１
３ａを形成する。なお、ポストベークは行っていない。
後現象を行い、所定の形状のフォトレジストパターン１
３ａを形成する。なお、ポストベークは行っていない。
（Ｃ）フォトレジストパターン１３ａをマスクとして、
硝酸第二セリウムアンモニウム（（ＮＨ４）２Ｃｅ（Ｎ
Ｏ３）６）水溶液により遮光性薄膜１２をエッチング
し、遮光性薄膜パターン１２ａを形成する。続いて透光
性基板１１裏面より紫外光１４を照射する（以下、背面
露光という。）と、遮光性薄膜パターン１２ａがあると
ころでは紫外光１４が吸収されるため、フォトレジスト
パターン１３ａはほとんど露光されない。しかしなが
ら、紫外光１４の回折あるいはバックプレートからの反
射等によりフォトレジストパターン１３ａの端部付近は
露光される。
硝酸第二セリウムアンモニウム（（ＮＨ４）２Ｃｅ（Ｎ
Ｏ３）６）水溶液により遮光性薄膜１２をエッチング
し、遮光性薄膜パターン１２ａを形成する。続いて透光
性基板１１裏面より紫外光１４を照射する（以下、背面
露光という。）と、遮光性薄膜パターン１２ａがあると
ころでは紫外光１４が吸収されるため、フォトレジスト
パターン１３ａはほとんど露光されない。しかしなが
ら、紫外光１４の回折あるいはバックプレートからの反
射等によりフォトレジストパターン１３ａの端部付近は
露光される。
（Ｄ）フォトレジストパターン１３ａを現像し、上記工
程（Ｃ）において露光されたフォトレジストパターン１
３ａの端部を除去し、上記フォトレジストパターン１３
ａを縮小したフォトレジストパターン１３ｂを形成す
る。
程（Ｃ）において露光されたフォトレジストパターン１
３ａの端部を除去し、上記フォトレジストパターン１３
ａを縮小したフォトレジストパターン１３ｂを形成す
る。
（Ｅ）四塩化炭素（ＣＣｌ４）と酸素の混合ガスをエッ
チングガスとし、プラズマ乾式エッチング法を用いたレ
ジスト後退法により、フォトレジストパターン１３ｂを
後退させながら遮光性薄膜パターン１２ａをエッチング
する。
チングガスとし、プラズマ乾式エッチング法を用いたレ
ジスト後退法により、フォトレジストパターン１３ｂを
後退させながら遮光性薄膜パターン１２ａをエッチング
する。
なお、本例では遮光性薄膜となる金属薄膜としてクロム
を用いたため、塩素系ガスと酸素の混合ガスをエッチン
グガスとして用いたが、金属薄膜の種類により例えばフ
ッ素ガス（ＣＦＳ４等）と酸素の混合ガス等をエッチン
グガスとして適宜用いてもよい。
を用いたため、塩素系ガスと酸素の混合ガスをエッチン
グガスとして用いたが、金属薄膜の種類により例えばフ
ッ素ガス（ＣＦＳ４等）と酸素の混合ガス等をエッチン
グガスとして適宜用いてもよい。
（Ｆ）フォトレジストパターン１３ｂを剥離して遮光性
薄膜パターン１２ｂによるゲート電極を形成する。
薄膜パターン１２ｂによるゲート電極を形成する。
以上の製造方法により得られる遮光性薄膜パターン１２
ｂは、２回にわたり遮光性薄膜がエッチングされるた
め、第１図（Ｆ）に示されるように遮光性薄膜パターン
１２ｂの端部が他の部分よりも薄くなる。
ｂは、２回にわたり遮光性薄膜がエッチングされるた
め、第１図（Ｆ）に示されるように遮光性薄膜パターン
１２ｂの端部が他の部分よりも薄くなる。
特に２回めのエッチングをプラズマ乾式エッチング法を
用いたレジスト後退法により行ったものでは、遮光性薄
膜パターン１２ｂの端部のテーパー形成が極めて緩かな
ものとなる。
用いたレジスト後退法により行ったものでは、遮光性薄
膜パターン１２ｂの端部のテーパー形成が極めて緩かな
ものとなる。
第２図は本発明の第２の実施例であり、本発明における
遮光性薄膜のエッチング方法を、薄膜トランジスタの半
導体薄膜に用いたときの一例を示したものである。
遮光性薄膜のエッチング方法を、薄膜トランジスタの半
導体薄膜に用いたときの一例を示したものである。
同図において、２１はガラス等の絶縁性を有する透光性
基板、２２は半導体薄膜を用いた遮光性薄膜、２３はフ
ォトレジストである。
基板、２２は半導体薄膜を用いた遮光性薄膜、２３はフ
ォトレジストである。
以下、同図の（Ａ）〜（Ｈ）に従って各工程の説明を行
う。
う。
（Ａ）ゲート電極２５（上記第１の実施例で示した方法
により形成されたものが好ましい。）およびゲート絶縁
層２６が形成された透光性基板２１上に、ドナーやアク
セプタとなる不純物をほとんど含まない真性非晶質シリ
コン層２２１（厚さ１５０〜２５０ナノメータ）および
ドナーやアクセプタとなる不純物を適量含んだ不純物シ
リコン層２２２（厚さ３０〜５０ナノメータ）を、プラ
ズマＣＶＤ法により形成する。この真性非晶質シリコン
層２２１および不純物シリコン層２２２は半導体薄膜で
あり、遮光性薄膜２２に形成するものである。この遮光
性薄膜２２上にポジ型のフォトレジスト２３を塗布し、
プリベークを行う。
により形成されたものが好ましい。）およびゲート絶縁
層２６が形成された透光性基板２１上に、ドナーやアク
セプタとなる不純物をほとんど含まない真性非晶質シリ
コン層２２１（厚さ１５０〜２５０ナノメータ）および
ドナーやアクセプタとなる不純物を適量含んだ不純物シ
リコン層２２２（厚さ３０〜５０ナノメータ）を、プラ
ズマＣＶＤ法により形成する。この真性非晶質シリコン
層２２１および不純物シリコン層２２２は半導体薄膜で
あり、遮光性薄膜２２に形成するものである。この遮光
性薄膜２２上にポジ型のフォトレジスト２３を塗布し、
プリベークを行う。
（Ｂ）プリベークされたフォトレジスト２３を露光した
後現象を行い、所定の形状のフォトレジストパターン２
３ａを形成する。なお、ポストベークは行っていない。
後現象を行い、所定の形状のフォトレジストパターン２
３ａを形成する。なお、ポストベークは行っていない。
（Ｃ）フォトレジストパターン２３ａをマスクとして、
通常のエッチング方法により遮光性薄膜２２をエッチン
グし、遮光性薄膜パターン２２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエッ
チングガスとし、プラズマ乾式エッチング法を用いたレ
ジスト後退法により、フォトレジストパターン２３ａを
後退させながら遮光性薄膜パターン２２をエッチングす
ればよい。続いて透光性基板２１裏面より紫外光２４を
照射する（背面露光）と、遮光性薄膜パターン２２ａが
あるところでは紫外光２４が吸収されるため、フォトレ
ジストパターン２３ａはほとんど露光されない（遮光性
薄膜として非晶質シリコンを用いた場合、膜厚が２００
ナノメータ程度あると紫外光はほとんど吸収されてしま
う。）。しかしながら、紫外光２４の回折あるいはバッ
クプレートからの反射等によりフォトレジストパターン
２３ａの端部付近は露光される。
通常のエッチング方法により遮光性薄膜２２をエッチン
グし、遮光性薄膜パターン２２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエッ
チングガスとし、プラズマ乾式エッチング法を用いたレ
ジスト後退法により、フォトレジストパターン２３ａを
後退させながら遮光性薄膜パターン２２をエッチングす
ればよい。続いて透光性基板２１裏面より紫外光２４を
照射する（背面露光）と、遮光性薄膜パターン２２ａが
あるところでは紫外光２４が吸収されるため、フォトレ
ジストパターン２３ａはほとんど露光されない（遮光性
薄膜として非晶質シリコンを用いた場合、膜厚が２００
ナノメータ程度あると紫外光はほとんど吸収されてしま
う。）。しかしながら、紫外光２４の回折あるいはバッ
クプレートからの反射等によりフォトレジストパターン
２３ａの端部付近は露光される。
（Ｄ）フォトレジストパターン２３ａを現象し、上記工
程（Ｃ）において露光されたフォトレジストパターン２
３ａの端部を除去し、上記フォトレジストパターン２３
ａを縮小したフォトレジストパターン２３ｂを形成す
る。
程（Ｃ）において露光されたフォトレジストパターン２
３ａの端部を除去し、上記フォトレジストパターン２３
ａを縮小したフォトレジストパターン２３ｂを形成す
る。
（Ｅ）ＣＦ４等のフッ素系のガスと酸素の混合ガスをエ
ッチングガスとし、プラズマ乾式エッチング法を用いた
レジスト後退法により、フォトレジストパターン２３ｂ
を後退させながら遮光性薄膜パターン２２ａをエッチン
グする。
ッチングガスとし、プラズマ乾式エッチング法を用いた
レジスト後退法により、フォトレジストパターン２３ｂ
を後退させながら遮光性薄膜パターン２２ａをエッチン
グする。
なお、本例では遮光性薄膜となる半導体薄膜としてシリ
コンを用いたため、フッ素系のガスと酸素の混合ガスを
エッチングガスとして用いたが、半導体薄膜の種類によ
り他のエッチングガスを適宜用いてもよい。
コンを用いたため、フッ素系のガスと酸素の混合ガスを
エッチングガスとして用いたが、半導体薄膜の種類によ
り他のエッチングガスを適宜用いてもよい。
（Ｆ）フォトレジストパターン２３ｂを剥離して遮光性
薄膜パターン２２ｂによる島状構造を形成する。
薄膜パターン２２ｂによる島状構造を形成する。
以上の製造方法により得られる遮光性薄膜パターン２２
ｂは、２回にわたり遮光性薄膜がエッチングさせるた
め、第２図（Ｆ）に示されるように遮光性薄膜パターン
２２ｂの端部が他の部分よりも薄くなる。
ｂは、２回にわたり遮光性薄膜がエッチングさせるた
め、第２図（Ｆ）に示されるように遮光性薄膜パターン
２２ｂの端部が他の部分よりも薄くなる。
（Ｇ）ソースおよびドレイン電極を形成するために、Ｉ
ＴＯ（インジウム ティン オキサイド））等の導電性
薄膜２７をＥＢ蒸着法やスパッタ蒸着法により形成す
る。遮光性薄膜パターン２２ｂと端部が他の部分よりも
薄いため、導電性薄膜２７の段差被覆性は極めてよく、
導電性薄膜２７が段切れ等を生じることはほとんどな
い。
ＴＯ（インジウム ティン オキサイド））等の導電性
薄膜２７をＥＢ蒸着法やスパッタ蒸着法により形成す
る。遮光性薄膜パターン２２ｂと端部が他の部分よりも
薄いため、導電性薄膜２７の段差被覆性は極めてよく、
導電性薄膜２７が段切れ等を生じることはほとんどな
い。
（Ｈ）導電性薄膜２７を所定の形状にパターニングし、
このパターニングされた導電性薄膜２７をマスクとして
不純物シリコン層２２２ｂをエッチングして、ソースお
よびトレイン電極２２２ｃを形成する。
このパターニングされた導電性薄膜２７をマスクとして
不純物シリコン層２２２ｂをエッチングして、ソースお
よびトレイン電極２２２ｃを形成する。
以上（Ａ）〜（Ｈ）の工程により、薄膜トランジスタが
形成される。
形成される。
第３図は本発明の第３の実施例であり、本発明における
遮光性薄膜のエッチング方法を、フォトセンサの半導体
薄膜に用いたときの一例を示したものである。
遮光性薄膜のエッチング方法を、フォトセンサの半導体
薄膜に用いたときの一例を示したものである。
同図において、３１はガラス等の絶縁性を有する透光性
基板、３２は半導体薄膜を用いた遮光性薄膜、３３はフ
ォトレジストである。
基板、３２は半導体薄膜を用いた遮光性薄膜、３３はフ
ォトレジストである。
以下、同図の（Ａ）〜（Ｈ）に従って各工程の説明を行
う。
う。
（Ａ）下部電極３５（上記第１の実施例で示した方法に
より形成されたものが好ましい。）が形成された透光性
基板３１上に、ドナーやアクセプタとなる不純物をほと
んど含まない真性非晶質シリコン層３２１（厚さ６００
ナノメータ程度）およびドナーやアクセプタとなる不純
物を適量含んだ不純物シリコン層３２２を、プラズマＣ
ＶＤ法により形成する。この真性非晶質シリコン層３２
１および不純物シリコン層３２２は半導体薄膜であり、
遮光性薄膜３２を形成するものである。この遮光性薄膜
３２上にポジ型のフォトレジスト３３を塗布し、プリベ
ークを行う。
より形成されたものが好ましい。）が形成された透光性
基板３１上に、ドナーやアクセプタとなる不純物をほと
んど含まない真性非晶質シリコン層３２１（厚さ６００
ナノメータ程度）およびドナーやアクセプタとなる不純
物を適量含んだ不純物シリコン層３２２を、プラズマＣ
ＶＤ法により形成する。この真性非晶質シリコン層３２
１および不純物シリコン層３２２は半導体薄膜であり、
遮光性薄膜３２を形成するものである。この遮光性薄膜
３２上にポジ型のフォトレジスト３３を塗布し、プリベ
ークを行う。
（Ｂ）プリベークされたフォトレジスト３３を露光した
後現象を行い、所定の形状のフォトレジストパターン３
３ａを形成する。なお、ポストベークは行っていない。
後現象を行い、所定の形状のフォトレジストパターン３
３ａを形成する。なお、ポストベークは行っていない。
（Ｃ）フォトレジストパターン３３ａをマスクとして、
通常のエッチング方法により遮光性薄膜３２をエッチン
グし、遮光性薄膜パターン３２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエッ
チングガスとし、プラズマ乾式エッチング法を用いたレ
ジスト後退法により、フォトレジストパターン３３ａを
後退させながら遮光性薄膜３２をエッチングすればよ
い。続いて透光性基板３１裏面より紫外光３４を照射す
る（背面露光）と、遮光性薄膜パターン３２ａがあると
ころでは紫外光３４が吸収されるため、フォトレジスト
パターン３３ａはほとんど露光されない。しかしなが
ら、紫外光３４の回折あるいはバックプレートからの反
射等によりフォトレジストパターン３３ａの端部付近は
露光される。
通常のエッチング方法により遮光性薄膜３２をエッチン
グし、遮光性薄膜パターン３２ａを形成する。本例のよ
うに遮光性薄膜としてシリコン系の材料を用いるときに
は、ＣＦ４等のフッ素系のガスと酸素の混合ガスをエッ
チングガスとし、プラズマ乾式エッチング法を用いたレ
ジスト後退法により、フォトレジストパターン３３ａを
後退させながら遮光性薄膜３２をエッチングすればよ
い。続いて透光性基板３１裏面より紫外光３４を照射す
る（背面露光）と、遮光性薄膜パターン３２ａがあると
ころでは紫外光３４が吸収されるため、フォトレジスト
パターン３３ａはほとんど露光されない。しかしなが
ら、紫外光３４の回折あるいはバックプレートからの反
射等によりフォトレジストパターン３３ａの端部付近は
露光される。
（Ｄ）フォトレジストパターン３３ａを現象し、上記工
程（Ｃ）において露光されたフォトレジストパターン３
３ａの端部を除去し、上記フォトレジストパターン３３
ａを縮小したフォトレジストパターン３３ｂを形成す
る。
程（Ｃ）において露光されたフォトレジストパターン３
３ａの端部を除去し、上記フォトレジストパターン３３
ａを縮小したフォトレジストパターン３３ｂを形成す
る。
（Ｅ）ＣＦ４等のフッ素系のガスと酸素の混合ガスをエ
ッチングガスとし、プラズマ乾式エッチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｂ
を後退させながら遮光性薄膜パターン３２ａをエッチン
グする。
ッチングガスとし、プラズマ乾式エッチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｂ
を後退させながら遮光性薄膜パターン３２ａをエッチン
グする。
なお、本例では遮光性薄膜となる半導体薄膜としてシリ
コンを用いたため、フッ素系ガスと酸素の混合ガスをエ
ッチングガスとして用いたが、半導体薄膜の種類により
他のエッチングガスを適宜用いてもよい。
コンを用いたため、フッ素系ガスと酸素の混合ガスをエ
ッチングガスとして用いたが、半導体薄膜の種類により
他のエッチングガスを適宜用いてもよい。
続いて透光性基板３１裏面より紫外光３４を照射し（背
面露光）、フォトレジストパターン３３ｂの端部付近を
露光する。
面露光）、フォトレジストパターン３３ｂの端部付近を
露光する。
（Ｆ）フォトレジストパターン３３ｂを現象し、上記工
程（Ｅ）において露光されたフォトレジストパターン３
３ｂの端部を除去し、上記フォトレジストパターン３３
ｂを縮小したフォトレジストパターン３３ｃを形成す
る。
程（Ｅ）において露光されたフォトレジストパターン３
３ｂの端部を除去し、上記フォトレジストパターン３３
ｂを縮小したフォトレジストパターン３３ｃを形成す
る。
（Ｇ）ＣＦ４等のフッ素系のガスと酸素の混合ガスをエ
ッチングガスとし、プラズマ乾式エッチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｃ
を後退させながら遮光性薄膜パターン３２ｂをエッチン
グする。
ッチングガスとし、プラズマ乾式エッチング法を用いた
レジスト後退法により、フォトレジストパターン３３ｃ
を後退させながら遮光性薄膜パターン３２ｂをエッチン
グする。
以上の製造方法により得られる遮光性薄膜パターン３２
ｃは、３回にわたり遮光性薄膜がエッチングされるた
め、第２図（Ｇ）に示されるように遮光性薄膜パターン
３２ｃの端部が階段状になり、他の部分よりも薄くな
る。
ｃは、３回にわたり遮光性薄膜がエッチングされるた
め、第２図（Ｇ）に示されるように遮光性薄膜パターン
３２ｃの端部が階段状になり、他の部分よりも薄くな
る。
（Ｈ）フォトレジストパターン３３ｃを剥離して遮光性
薄膜パターン３２ｃによる島状構造を形成する。引き続
きＩＴＯ等の導電性薄膜３６をＥＢ蒸着法やスパッタ蒸
着法により形成し、この導電性薄膜を所定の形状にパタ
ーニングして上部電極を形成する。遮光性薄膜パターン
３２ｃの端部は段階状となり他の部分よりも薄いため、
導電性薄膜３６の段差被覆性は極めてよく、導電性薄膜
３６が段切れ等を生じることはほとんどない。
薄膜パターン３２ｃによる島状構造を形成する。引き続
きＩＴＯ等の導電性薄膜３６をＥＢ蒸着法やスパッタ蒸
着法により形成し、この導電性薄膜を所定の形状にパタ
ーニングして上部電極を形成する。遮光性薄膜パターン
３２ｃの端部は段階状となり他の部分よりも薄いため、
導電性薄膜３６の段差被覆性は極めてよく、導電性薄膜
３６が段切れ等を生じることはほとんどない。
以上（Ａ）〜（Ｈ）の工程により、フォトセンサが形成
される。
される。
以上述べた第１および第２の実施例では背面露光の工程
は１回、第３の実施例では２回であったが、この工程の
回数は遮光性薄膜の厚さ等により適宜変更可能である。
は１回、第３の実施例では２回であったが、この工程の
回数は遮光性薄膜の厚さ等により適宜変更可能である。
なお、第２および第３の実施例では、遮光性薄膜として
シリコン層を用いていたが、これ以外の例えばＣｄＴｅ
等の半導体を用いてもよい。
シリコン層を用いていたが、これ以外の例えばＣｄＴｅ
等の半導体を用いてもよい。
［効果］ 本発明によれば、マスク数を増加させずに遮光性薄膜パ
ターンの端部を他の部分よりも薄くすることができる。
そのため、遮光性薄膜端部の段差部を覆うように薄膜を
形成したときに、段差部での被覆性が極めてよく、段切
れ等の発生を著しく減少させることができる。従って、
歩留りの向上をはかることができる。
ターンの端部を他の部分よりも薄くすることができる。
そのため、遮光性薄膜端部の段差部を覆うように薄膜を
形成したときに、段差部での被覆性が極めてよく、段切
れ等の発生を著しく減少させることができる。従って、
歩留りの向上をはかることができる。
第１図、第２図および第３図は、本発明の第１、第２お
よび第３の実施例の製造工程を示した断面図である。 １１、２１、３１……透光性基板 １２、２２、３２……遮光性薄膜 １３、２３、３３……フォトレジスト １２ａ、１２ｂ、２２ａ、２２ｂ、３２ａ、３２ｂ、３
２ｃ……遮光性薄膜パターン １３ａ、１３ｂ、２３ａ、２３ｂ、３３ａ、３３ｂ、３
３ｃ……フォトレジストパターン
よび第３の実施例の製造工程を示した断面図である。 １１、２１、３１……透光性基板 １２、２２、３２……遮光性薄膜 １３、２３、３３……フォトレジスト １２ａ、１２ｂ、２２ａ、２２ｂ、３２ａ、３２ｂ、３
２ｃ……遮光性薄膜パターン １３ａ、１３ｂ、２３ａ、２３ｂ、３３ａ、３３ｂ、３
３ｃ……フォトレジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 (72)発明者 渡辺 善昭 東京都墨田区太平４丁目１番１号 株式会 社精工舎内 (72)発明者 白井 勝夫 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 鈴木 八重子 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 荻原 芳久 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 斎藤 和則 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 渋木 恵子 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (56)参考文献 特開 昭61−193451（ＪＰ，Ａ) 特開 昭62−73233（ＪＰ，Ａ) 特開 昭58−14568（ＪＰ，Ａ)
Claims (4)
- 【請求項１】透光性基板上に形成された遮光性薄膜上に
フォトレジストを塗布する工程と、 このフォトレジストを露光した後現象して所定の形状を
有するフォトレジストパターンを形成する工程と、 このフォトレジストパターンをマスクとして上記遮光性
薄膜をエッチングして、フォトレジストパターンと整合
した遮光性薄膜パターンを形成する工程と、 上記透光性基板裏面より上記遮光性薄膜パターンをマス
クとして上記フォトレジストパターンを露光した後現象
して、上記フォトレジストパターンを縮小したフォトレ
ジストパターンを形成する工程と、 この縮小されたフォトレジストパターンをマスクとして
上記遮光性薄膜パターンをエッチングする工程と からなる遮光性薄膜のエッチング方法。 - 【請求項２】遮光性薄膜が金属薄膜である請求項１記載
の遮光性薄膜のエッチング方法。 - 【請求項３】遮光性薄膜が半導体薄膜である請求項１記
載の遮光性薄膜のエッチング方法。 - 【請求項４】半導体薄膜がシリコン薄膜である請求項３
記載の遮光性薄膜のエッチング方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305763A JPH0634401B2 (ja) | 1987-12-29 | 1988-12-02 | 遮光性薄膜のエッチング方法 |
| US07/290,076 US4892613A (en) | 1987-12-29 | 1988-12-27 | Process for etching light-shielding thin film |
| NL8803197A NL194853C (nl) | 1987-12-29 | 1988-12-29 | Werkwijze voor het etsen van een lichtafschermende dunne film. |
| GB8900390A GB2225644B (en) | 1988-12-02 | 1989-01-09 | Process for producing a light-shielding thin film |
| SG16994A SG16994G (en) | 1988-12-02 | 1994-01-28 | Process for producing a light-shielding thin film. |
| HK45694A HK45694A (en) | 1988-12-02 | 1994-05-12 | Process for producing a light-shielding thin film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-336682 | 1987-12-29 | ||
| JP33668287 | 1987-12-29 | ||
| JP63305763A JPH0634401B2 (ja) | 1987-12-29 | 1988-12-02 | 遮光性薄膜のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138736A JPH02138736A (ja) | 1990-05-28 |
| JPH0634401B2 true JPH0634401B2 (ja) | 1994-05-02 |
Family
ID=26564445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305763A Expired - Fee Related JPH0634401B2 (ja) | 1987-12-29 | 1988-12-02 | 遮光性薄膜のエッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4892613A (ja) |
| JP (1) | JPH0634401B2 (ja) |
| NL (1) | NL194853C (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130263A (en) * | 1990-04-17 | 1992-07-14 | General Electric Company | Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer |
| US5318664A (en) * | 1990-06-25 | 1994-06-07 | General Electric Company | Patterning of indium-tin oxide via selective reactive ion etching |
| US5174857A (en) * | 1990-10-29 | 1992-12-29 | Gold Star Co., Ltd. | Slope etching process |
| JP3172840B2 (ja) * | 1992-01-28 | 2001-06-04 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法および液晶表示装置 |
| JP2901423B2 (ja) * | 1992-08-04 | 1999-06-07 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH0766420A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
| JP2658873B2 (ja) * | 1994-05-30 | 1997-09-30 | 日本電気株式会社 | 光電変換素子 |
| US6716233B1 (en) * | 1999-06-02 | 2004-04-06 | Power Medical Interventions, Inc. | Electromechanical driver and remote surgical instrument attachment having computer assisted control capabilities |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4342342B2 (ja) * | 2003-04-02 | 2009-10-14 | シャープ株式会社 | カラーフィルター、それを用いた表示装置およびそれらの製造方法 |
| JP2015173266A (ja) * | 2015-03-25 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20170035408A (ko) * | 2015-09-22 | 2017-03-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN112768353A (zh) * | 2020-12-28 | 2021-05-07 | 深圳清华大学研究院 | 一种改善金属电极形貌的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5814568A (ja) * | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 薄膜トランジスタマトリツクスアレイの製造方法 |
| JPS58170067A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| US4514252A (en) * | 1982-11-18 | 1985-04-30 | Hewlett-Packard Company | Technique of producing tapered features in integrated circuits |
| FR2542920B1 (fr) * | 1983-03-18 | 1986-06-06 | Commissariat Energie Atomique | Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
| JPS61193451A (ja) * | 1985-02-21 | 1986-08-27 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPS6273233A (ja) * | 1985-09-27 | 1987-04-03 | Seiko Epson Corp | 電気光学装置の製造方法 |
| FR2590409B1 (fr) * | 1985-11-15 | 1987-12-11 | Commissariat Energie Atomique | Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
-
1988
- 1988-12-02 JP JP63305763A patent/JPH0634401B2/ja not_active Expired - Fee Related
- 1988-12-27 US US07/290,076 patent/US4892613A/en not_active Expired - Lifetime
- 1988-12-29 NL NL8803197A patent/NL194853C/nl not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NL194853C (nl) | 2003-04-03 |
| NL8803197A (nl) | 1989-07-17 |
| NL194853B (nl) | 2002-12-02 |
| JPH02138736A (ja) | 1990-05-28 |
| US4892613A (en) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
| US4778773A (en) | Method of manufacturing a thin film transistor | |
| JP2658966B2 (ja) | フォトマスク及びその製造方法 | |
| US5371398A (en) | Thin film transistor | |
| JPH0634401B2 (ja) | 遮光性薄膜のエッチング方法 | |
| JPS59153A (ja) | プラズマエツチングに耐性を有するレジストマスクを形成する方法 | |
| JPH0476101B2 (ja) | ||
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JP2788649B2 (ja) | フォトマスクブランク及びフォトマスク | |
| JP3351028B2 (ja) | アルミ系金属膜のパターニング方法 | |
| KR920005635B1 (ko) | 차광성 박막의 에칭방법. | |
| JPH0463349A (ja) | フォトマスクブランクおよびフォトマスク | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| JP2500526B2 (ja) | フォトマスクブランクおよびフォトマスク | |
| JP2804253B2 (ja) | 電子デバイス | |
| JPS59165459A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0823687B2 (ja) | フォトマスクブランクおよびフォトマスクならびにフォトマスクの製造方法 | |
| JPH0414339B2 (ja) | ||
| GB2225644A (en) | Process for producing a light-shielding thin film pattern | |
| JP2878516B2 (ja) | フォトレジストの現像液、現像方法及び薄膜トランジスタの製造方法 | |
| JP2004246333A (ja) | 単一レチクルを使用する多重エッチングのフォトリソグラフィ方法。 | |
| JPS59181583A (ja) | 光センサの製造方法 | |
| JPH0760928B2 (ja) | 配線の形成方法 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |