JPH063441Y2 - アクチユエ−タ駆動用差動出力回路 - Google Patents
アクチユエ−タ駆動用差動出力回路Info
- Publication number
- JPH063441Y2 JPH063441Y2 JP1986179343U JP17934386U JPH063441Y2 JP H063441 Y2 JPH063441 Y2 JP H063441Y2 JP 1986179343 U JP1986179343 U JP 1986179343U JP 17934386 U JP17934386 U JP 17934386U JP H063441 Y2 JPH063441 Y2 JP H063441Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- flip
- digital
- actuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、アクチュエータ駆動用差動出力回路、特に、
ディジタルオートパイロットで航空機のエルロン，エレ
ベータ等を駆動するアクチュエータを駆動するアクチュ
エータ駆動用差動出力回路に関する。
ディジタルオートパイロットで航空機のエルロン，エレ
ベータ等を駆動するアクチュエータを駆動するアクチュ
エータ駆動用差動出力回路に関する。
従来のアクチュエータ駆動用差動出力回路は、制御信
号，ジャイロ信号，アクチュエータからのフィードバッ
ク信号およびディザ用三角波をアナログ回路により加減
算し増幅した後、アナログコンパレータによりＰＷＭ化
した差動信号（２−ＣＨ出力）を出力する。この差動信
号によりアクチュエータはディザ作動（出力軸を低周期
で微小量の正逆回転させる。）しながら制御信号に比例
した角度まで回転する。
号，ジャイロ信号，アクチュエータからのフィードバッ
ク信号およびディザ用三角波をアナログ回路により加減
算し増幅した後、アナログコンパレータによりＰＷＭ化
した差動信号（２−ＣＨ出力）を出力する。この差動信
号によりアクチュエータはディザ作動（出力軸を低周期
で微小量の正逆回転させる。）しながら制御信号に比例
した角度まで回転する。
しかしながら、このような上述した従来のアクチュエー
タ駆動用差動出力回路は、アナログ方式特有の抵抗やコ
ンデンサおよび演算増幅器等の性能のバラツキがあるた
め、オフセットおよびゲイン調整作業が製造時において
個々の製品ごとに必要という欠点がある。
タ駆動用差動出力回路は、アナログ方式特有の抵抗やコ
ンデンサおよび演算増幅器等の性能のバラツキがあるた
め、オフセットおよびゲイン調整作業が製造時において
個々の製品ごとに必要という欠点がある。
本考案の目的は上述した欠陥である調整が不用でありパ
ルス幅の精度が高く、かつ温度変動に対しても安定なア
クチュエータ駆動用差動出力回路を提供することにあ
る。
ルス幅の精度が高く、かつ温度変動に対しても安定なア
クチュエータ駆動用差動出力回路を提供することにあ
る。
本考案のアクチュエータ駆動用差動出力回路は、航空機
のエルロン、エレベータ等を作動させるアクチュエータ
の駆動回路において、マイクロコンピュータから出力す
る一対の同期した制御信号をディジタル信号のまま信号
処理するレジスタ，コンパレータ，クロック，カウン
タ，フリップフロップ，ディジタルスイッチ等の電子回
路および電子回路から作り出した切替信号によってマイ
クロコンピュータから各レジスタへ制御信号と制御信号
の補数を出力するためのプログラムとから構成される。
のエルロン、エレベータ等を作動させるアクチュエータ
の駆動回路において、マイクロコンピュータから出力す
る一対の同期した制御信号をディジタル信号のまま信号
処理するレジスタ，コンパレータ，クロック，カウン
タ，フリップフロップ，ディジタルスイッチ等の電子回
路および電子回路から作り出した切替信号によってマイ
クロコンピュータから各レジスタへ制御信号と制御信号
の補数を出力するためのプログラムとから構成される。
次に、本考案の実施例について、図面を参照して説明す
る。
る。
第１図は本考案の一実施例を示すブロック図、第２図は
第１図に示す切替信号によって起動されるマイクロコン
ピュータの動作を説明するためのフローチャート、第３
図は第１図に示す各部の信号波形図である。
第１図に示す切替信号によって起動されるマイクロコン
ピュータの動作を説明するためのフローチャート、第３
図は第１図に示す各部の信号波形図である。
第１図に示すアクチュエータ駆動用差動出力回路は、ク
ロック１と、カウンタ２と、マイクロコンピュータ３
と、レジスタ４−１，４−２と、コンパレータ５−１，
５−２と、フリップフロップ６−１，６−２と、ディジ
タルスイッチ７−１，７−２とを含んで構成される。
ロック１と、カウンタ２と、マイクロコンピュータ３
と、レジスタ４−１，４−２と、コンパレータ５−１，
５−２と、フリップフロップ６−１，６−２と、ディジ
タルスイッチ７−１，７−２とを含んで構成される。
クロック１はＰＷＭ（パルス幅変調）された第３図に示
すＣＷ信号２１１およびＣＣＷ信号２１２の分解能を決
定するクロック信号２０１を出力する。
すＣＷ信号２１１およびＣＣＷ信号２１２の分解能を決
定するクロック信号２０１を出力する。
カウンタ２はクロック信号２０１を入力し、バイナリカ
ウンタによりカウントダウンするとともに、カウント値
をコンパレータ５−１，５−２へ出力する。また、アク
チュエータにディザ作動させるため半周期ごとに第３図
に示すセット信号２０５をフリップフロップ６−１，６
−２へ出力するとともにマイクロコンピュータ３へ割込
信号として出力して割込処理プログラムを起動させる。
ウンタによりカウントダウンするとともに、カウント値
をコンパレータ５−１，５−２へ出力する。また、アク
チュエータにディザ作動させるため半周期ごとに第３図
に示すセット信号２０５をフリップフロップ６−１，６
−２へ出力するとともにマイクロコンピュータ３へ割込
信号として出力して割込処理プログラムを起動させる。
さらに、セット信号２０５を分周してディザ周期に合致
した切替信号２０２をディジタルスイッチ７−１，７−
２へ出力する。
した切替信号２０２をディジタルスイッチ７−１，７−
２へ出力する。
マイクロコンピュータ３はカウンタ２からセット信号２
０５を入力してその半周期ごとに第２図に示すプログラ
ムを起動する。
０５を入力してその半周期ごとに第２図に示すプログラ
ムを起動する。
割込処理プログラムが起動すると、処理ステップ１０１
での判断処理により切替が奇数回であるか偶数回である
か判定する。奇数回であれば処理ステップ１０２での出
力処理によりレジスタ４−１へマイクロコンピュータ３
からアクチュエータを制御するためのレジスタ２０３を
出力するとともに処理ステップ１０３での出力処理によ
りレジスタ４−２へアクチュエータを制御するためのレ
ジスタ出力２０８を出力する。
での判断処理により切替が奇数回であるか偶数回である
か判定する。奇数回であれば処理ステップ１０２での出
力処理によりレジスタ４−１へマイクロコンピュータ３
からアクチュエータを制御するためのレジスタ２０３を
出力するとともに処理ステップ１０３での出力処理によ
りレジスタ４−２へアクチュエータを制御するためのレ
ジスタ出力２０８を出力する。
次に、奇数回終了および割込終了処理を行なう処理ステ
ップ１０４を終え元に戻る。偶数回であれば処理ステッ
プ１０５での出力処理によりレジスタ４−１へアクチュ
エータを制御するためのレジスタ出力２０３を出力する
とともに処理ステップ１０６での出力処理によりレジス
タ４−２へアクチュエータを制御するためのレジスタ出
力２０８を出力する。
ップ１０４を終え元に戻る。偶数回であれば処理ステッ
プ１０５での出力処理によりレジスタ４−１へアクチュ
エータを制御するためのレジスタ出力２０３を出力する
とともに処理ステップ１０６での出力処理によりレジス
タ４−２へアクチュエータを制御するためのレジスタ出
力２０８を出力する。
次に、奇数回終了および割込終了処理を行なう処理ステ
ップ１０４を終え元に戻る。偶数回であれば処理ステッ
プ１０５での出力処理によりレジスタ４−１へアクチュ
エータを制御するためのレジスタ出力２０３を出力する
とともに処理ステップ１０６での出力処理によりレジス
タ４−２へアクチュエータを制御するためのレジスタ出
力２０８を出力する。
ップ１０４を終え元に戻る。偶数回であれば処理ステッ
プ１０５での出力処理によりレジスタ４−１へアクチュ
エータを制御するためのレジスタ出力２０３を出力する
とともに処理ステップ１０６での出力処理によりレジス
タ４−２へアクチュエータを制御するためのレジスタ出
力２０８を出力する。
次に、偶数回終了および割込終了処理を行なう処理ステ
ップ１０７を終え元に戻る。
ップ１０７を終え元に戻る。
レジスタ４−１，４−２はマイクロコンピュータ３から
入力したアクチュエータ制御信号をラッチしてコンパレ
ータ５−１，５−２へ出力する。
入力したアクチュエータ制御信号をラッチしてコンパレ
ータ５−１，５−２へ出力する。
コンパレータ５−１，５−２はレジスタ４−１，４−２
から入力した制御信号とカウンタ２から入力したカウン
ト値とを比較して合致したときリセット信号２０４をフ
リップフロップ６−１，６−２へ出力する。
から入力した制御信号とカウンタ２から入力したカウン
ト値とを比較して合致したときリセット信号２０４をフ
リップフロップ６−１，６−２へ出力する。
フリップフロップ６−１，６−２はカウンタ２から入力
したセット信号２０５とコンパレータ５−１，５０２か
ら入力したリセット信号２０４から制御信号に比例した
パルス幅のフリップフロップＱ出力２０６，２０９およ
びその反転信号であるフリップフロップ出力２０７，
２１０を出力する。
したセット信号２０５とコンパレータ５−１，５０２か
ら入力したリセット信号２０４から制御信号に比例した
パルス幅のフリップフロップＱ出力２０６，２０９およ
びその反転信号であるフリップフロップ出力２０７，
２１０を出力する。
ディジタルスイッチ７−１，７−２はカウンタ２の切替
信号２０２およびフリップフロップ６−１，６−２のフ
リップフロップＱ出力２０６，２０９およびフリップフ
ロップ出力２０７，２１０を入力する。
信号２０２およびフリップフロップ６−１，６−２のフ
リップフロップＱ出力２０６，２０９およびフリップフ
ロップ出力２０７，２１０を入力する。
レジスタ４−１，４−２が制御信号の補数を入力した場
合はフリップフロップ出力２０７，２１０を出力し、
制御信号を入力した場合はフリップフロップＱ出力２０
６，２０９を出力するよう切替えることによりＣＷ信号
２１１およびＣＣＷ信号２１２から互いに周期が一定で
差動の動きを行うＰＷＭ信号を出力する。このＰＷＭ信
号によってアクチュエータを駆動すると、第３図に示す
アクチュエータ作動２１３を得ることができる。
合はフリップフロップ出力２０７，２１０を出力し、
制御信号を入力した場合はフリップフロップＱ出力２０
６，２０９を出力するよう切替えることによりＣＷ信号
２１１およびＣＣＷ信号２１２から互いに周期が一定で
差動の動きを行うＰＷＭ信号を出力する。このＰＷＭ信
号によってアクチュエータを駆動すると、第３図に示す
アクチュエータ作動２１３を得ることができる。
本考案のアクチュエータ駆動用差動出力回路は、ディジ
タル回路化することによって、これまで必要であった電
気調整が不用となり、パルス幅の精度が向上し、かつ温
度変動に対しても安定にできるという効果がある。又処
理系を２系統で独立して構成することによって、制御信
号及びその補数を同一周期中に出力できるので、アクチ
ュエータをより正確に差動動作させることができる。
タル回路化することによって、これまで必要であった電
気調整が不用となり、パルス幅の精度が向上し、かつ温
度変動に対しても安定にできるという効果がある。又処
理系を２系統で独立して構成することによって、制御信
号及びその補数を同一周期中に出力できるので、アクチ
ュエータをより正確に差動動作させることができる。
第１図は本考案の一実施例を示すブロック図、第２図は
第１図に示す切替信号によって起動されるマイクロコン
ピュータの動作を説明するためのフローチャート、第３
図は第１図に示す各部の信号波形図、第４図は従来の一
例を示すブロック図である。 １…クロック、２…カウンタ、３…マイクロコンピュー
タ、４−１，４−２…レジスタ、５−１，５−２…コン
パレータ、６−１，６−２…フリップフロップ、７−
１，７−２…ディジタルスイッチ、１００〜１０８…処
理ステップ、２０１…クロック信号、２０２…切替信
号、２０３，２０８…レジスタ出力、２０４…リセット
信号、２０５…セット信号、２０６，２０９…フリップ
フロップＱ出力、２０７，２１０…フリップフロップ
出力、２１１…ＣＷ信号、２１２…ＣＣＷ信号、２１３
…アクチュエータ作動。
第１図に示す切替信号によって起動されるマイクロコン
ピュータの動作を説明するためのフローチャート、第３
図は第１図に示す各部の信号波形図、第４図は従来の一
例を示すブロック図である。 １…クロック、２…カウンタ、３…マイクロコンピュー
タ、４−１，４−２…レジスタ、５−１，５−２…コン
パレータ、６−１，６−２…フリップフロップ、７−
１，７−２…ディジタルスイッチ、１００〜１０８…処
理ステップ、２０１…クロック信号、２０２…切替信
号、２０３，２０８…レジスタ出力、２０４…リセット
信号、２０５…セット信号、２０６，２０９…フリップ
フロップＱ出力、２０７，２１０…フリップフロップ
出力、２１１…ＣＷ信号、２１２…ＣＣＷ信号、２１３
…アクチュエータ作動。
Claims (1)
- 【請求項１】２系統の独立したディジタル処理系を備
え、この処理系からの出力をアクチュエータの差動駆動
用の制御信号とその補数として出力可能としたアクチュ
エータ駆動用差動出力回路において、 一対の同期した第１及び第２のディジタル出力を発生す
るマイクロコンピュータと、クロック信号を出力するク
ロックと、このクロック信号をカウントするカウンタと
を備え、 前記ディジタル処理系のうち第１の系統は、前記第１の
ディジタル出力をそれぞれ格納しレジスタ出力として出
力する第１のレジスタと、前記カウンタの出力と前記第
１のレジスタ出力をそれぞれ比較する第１のコンパレー
タと、前記カウンタの出力でセットされ前記第１のコン
パレータの出力にもとづいてリセットされうる第１のフ
リップフロップと、この第１のフリップフロップのそれ
ぞれについてＱ出力及び出力のいずれかを選択し差動
出力を出力する第１のディジタルスイッチとを含み、 前記ディジタル処理系のうち第２の系統は、前記第２の
ディジタル出力をそれぞれ格納しレジスタ出力として出
力する第２のレジスタと、前記カウンタの出力と前記第
２のレジスタ出力をそれぞれ比較する第２のコンパレー
タと、前記カウンタの出力でセットされ前記第２のコン
パレータの出力にもとづいてリセットされうる第２のフ
リップフロップと、この第２のフリップフロップのそれ
ぞれについてＱ出力及び出力のいずれかを選択し差動
出力を出力する第２のディジタルスイッチとを含み、 前記第１のレジスタと第２のレジスタに格納される数値
はそれぞれ交互に制御信号及び制御信号の補数とし、 前記第１及び第２のディジタルスイッチからの出力がこ
のスイッチの切り換え周期中に同時に制御信号及びその
補数として出力されることを特徴とするアクチュエータ
駆動用差動出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986179343U JPH063441Y2 (ja) | 1986-11-20 | 1986-11-20 | アクチユエ−タ駆動用差動出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986179343U JPH063441Y2 (ja) | 1986-11-20 | 1986-11-20 | アクチユエ−タ駆動用差動出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384603U JPS6384603U (ja) | 1988-06-03 |
| JPH063441Y2 true JPH063441Y2 (ja) | 1994-01-26 |
Family
ID=31122319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986179343U Expired - Lifetime JPH063441Y2 (ja) | 1986-11-20 | 1986-11-20 | アクチユエ−タ駆動用差動出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063441Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4141376A (en) * | 1977-06-29 | 1979-02-27 | General Electric Company | Digital servovalve drive |
| JPS5717011A (en) * | 1980-07-03 | 1982-01-28 | Nissan Motor Co Ltd | Pulse input and output method |
| JPS60239156A (ja) * | 1984-05-14 | 1985-11-28 | Nec Corp | パルス幅変調方法および変調装置 |
-
1986
- 1986-11-20 JP JP1986179343U patent/JPH063441Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6384603U (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518900A (en) | Pulse motor driving apparatus | |
| JPS6255399B2 (ja) | ||
| JPH063441Y2 (ja) | アクチユエ−タ駆動用差動出力回路 | |
| JP2001322078A (ja) | ロボットの制御装置 | |
| JP3289921B2 (ja) | プログラマブルコントローラ | |
| SU1564707A1 (ru) | Электропривод | |
| JPS59117482A (ja) | モ−タ制御装置 | |
| JPH0469099A (ja) | パルスモータ多軸制御装置 | |
| WO2012077767A1 (ja) | モータ制御回路 | |
| SU1064458A1 (ru) | Преобразователь код-ШИМ | |
| JPH0716555B2 (ja) | ミシン制御装置 | |
| JPS5932238Y2 (ja) | パルスモ−タの回転軸の位置検出装置 | |
| JPS61121787A (ja) | モ−タの速度制御装置 | |
| JPS6387188A (ja) | サ−ボモ−タのパワ−駆動部動作制御指令方法 | |
| JP2658331B2 (ja) | モータ速度制御回路 | |
| JPS5831837B2 (ja) | ステッピングモ−タ駆動装置 | |
| JPH06197577A (ja) | コントローラ | |
| JPH02168889A (ja) | Ｄｃブラシレスモータ駆動回路 | |
| JPS62193580A (ja) | 制御装置 | |
| JPH01231674A (ja) | モータ逆回転時のドライブ防止回路 | |
| SU930239A1 (ru) | Устройство дл управлени исполнительными элементами | |
| US4874994A (en) | Control circuit for a controller for use with a controlled element | |
| JPS5815495A (ja) | パルスモ−タの制御回路 | |
| JPH0514514B2 (ja) | ||
| JPH02179292A (ja) | 電動機の速度制御装置 |