JPH0634483B2 - 出力信号復合方法 - Google Patents

出力信号復合方法

Info

Publication number
JPH0634483B2
JPH0634483B2 JP59144585A JP14458584A JPH0634483B2 JP H0634483 B2 JPH0634483 B2 JP H0634483B2 JP 59144585 A JP59144585 A JP 59144585A JP 14458584 A JP14458584 A JP 14458584A JP H0634483 B2 JPH0634483 B2 JP H0634483B2
Authority
JP
Japan
Prior art keywords
sequence
sample
residual
output
sample sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59144585A
Other languages
English (en)
Other versions
JPS6047538A (ja
Inventor
フランソワ・バーナルド・ドルボ
ゲツトフリート・アンガーボーク
トーマス・デビツト・ハーウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6047538A publication Critical patent/JPS6047538A/ja
Publication of JPH0634483B2 publication Critical patent/JPH0634483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03184—Details concerning the metric
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356—Baseband transmission
    • H04L2025/03369—Partial response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は変更された形式でチヤンネルの出力に現われる
２進記号列（ａｎ）の復号に関する。特に、本発明は記
号間干渉が多項式１＋ｄ、１−ｄ、または１−ｄ2の１
つによつて記述されたパーシヤル・レスポンス・クラス
の通信チヤンネルまたは記録装置から受信される。前記
のような列の最尤列推定（ＭＬＳＥ）による復号に関す
る。
［従来技術］ パーシヤル・レスポンス信号方式は、記号間干渉の処理
を改善し、一定のチヤンネルの帯域幅をより効率的に利
用することができる。パーシヤル・レスポンス（ＰＲ）
システムでは、記号間干渉を量的に制御でき、記号間干
渉が認められると、受信装置は記号間干渉を考慮する。
ＰＲ信号方式の通信は、ナイキストレートの送信を可能
にし、誤り確率と使用可能なスペクトルの間に良好な釣
合を与える。また、多項式１＋ｄ、１−ｄ及び１−ｄ2
によつて記述されたパーシヤル・レスポンス方式は、そ
れぞれ、デユオバイナリ(duobinary)、ダイコード(dico
de)、及びクラスIVとも呼ばれる。
最尤列推定(Maximum likelihood sequence estimatio
n)、特にビテルビ(viterbi)アルゴリズムは、記号間干
渉が存在する場合、受信装置で記号列の検出を改善する
有効な手段である。最尤列推定及びビテルビ・アルゴリ
ズムに関する論文として、G.D.Forney、“The Viterbi
Algorithm”、Proceedings of the IEEE、Vol.61、NO.3,M
arch1973,pp.268〜278、及びG.Ungerbock、“Adaptive
Maximum-likelihood Receiver for Carrier-mogulated
Date Transmission Systems”、IEEE Transactions on
Communications、Vol.COM-22、NO.5、May1974、pp.624-638
がある。また、これらの論文はＭＬＳＥ受信装置または
その一部分の基本的な形式を示す。
パーシヤル・レスポンス信号方式に関連したＭＬＳＥま
たはビテルビ・アルゴリズムの利用については、既に、
H.Kobayashi、“Application of Probabilistic Decodi
ng to Digital Magnetic Recording Systems”、IBM Jo
urnal of Research and Development,Vol.15,NO.1,Janu
ary 1971,pp.64〜74の論文が、前述の２つの適用領域に
関し示唆している。最尤列推定の問題は、次のように表
現できる。受信された列（ｚｎ）−ただし、ｎは時点を
表わす時間指標としての整数−が与えられると、すべて
の起こりうる送信された列（ｘｎ）の中から、（ｚｎ）
が受信される見込みの最も大きいものを選択する、即
ち、ｐ［（ｚｎ）／（ｘｎ）］が最大になるように（ｘ
ｎ）を選択する。記号（ｘｎ）は、互いに独立には検出
されない、というよりもむしろ、“前後関係で”検出さ
れる。最尤列推定は、ビテルビ・アルゴリズム−動的プ
ログラミング形式−を用いて効率的に行なうことができ
る。ビテルビ・アルゴリズムは、“残存”列(survivor
sequence)のセット、及び各々がその列の尤度を表わす
（残存メトリツク若しくは残存計量(survivor metric)
を維持する。これらの計量の特性の１つは、その絶対値
が無制限に大きくなれることである。
［発明が解決しようとする問題点］ 本発明の目的は、送信チヤンネルから受信し、または記
録装置で読取つた時間的に不連続の２進記号の列を表わ
す信号を、確実に復号し、必要な回路を最小限に減ら
し、高速動作をすることができる方法及び装置を提供す
ることである。更に、本発明の目的は、記号を表わす信
号を、仮の決定を行なうことにより、最小限の遅延で受
信装置に表示することである。
［問題点を解決するための手段］ チヤンネルは、２進記号ａｎ＝＋１またはａｎ＝−１の
列を同期的に送信または記録するものと仮定する。ただ
し、ｎは時点を表わす時間指標としての整数である。出
力信号はろ波され、３つの多項式１＋ｄ、１−ｄ及び１
−ｄ2の１つによつて記述されたパーシヤル・レスポン
ス・クラスの記号間干渉を有する値（ｙｎ）を得るよう
にサンプリングされる。パーシヤル・レスポンス信号方
式の一般的な説明は、P.Kabal et al、“Partial Respo
nse Signaling”、IEEE Transactions on COmmunicatio
ns,Vol.COM-23NO.9September 1975,pp.921-934に記載さ
れている。前記の多項式は、出力標本ｙｎが、入力標本
ａｎに多項式を掛けて雑音を加えることにより得られる
ことを意味する。記号ｄは遅延演算子である： ｄａｎ＝ａ（ｎ−１） 例えば、１−ｄの場合： ｙｎ＝(1-d)ａｎ＋ｒｎ＝ａｎ−ａ(n-1)＋ｒｎ ただし、ｒｎは雑音標本である。
前述の目的は、本発明が２つの残存列しか使用せず、こ
れらの残存列に関連した２つの計量の差だけが計算さ
れ、記憶されるという点で満足される。従来は２つの経
路の計量の処理を必要とした１つの計量差の処理が、よ
り少ない計算及び記憶資源で済むので、簡単さと効率が
得られ、計量差は経路の計量のように無制限に大きくな
ることはありえない。信頼性は、検出された列が最尤列
推定によつて選択されるという事実よつて得られる。こ
れは、受信装置でサンプリング値の列が観察される見込
みの最も大きいものである。１−ｄ2チヤンネルの場
合、インタリービング及びパイプライニングにより動作
が簡単になり、高い速度が得られる。計量差は、遅延が
殆どない仮の判断を行なうのに都合のよい手段を提供す
る。また、リミツタ判断回路により、計量差及び残存列
の計算を容易にすることができる。
本発明の方法には次のステツプ(a)〜(c)を含む：(a)若
し、クラスIVパーシヤル・レスポンス（１−ｄ2）を使
用中なら、標本値ｙｎを、それぞれ偶数及び奇数の時間
指標ｎを有する２つの別個の列に分ける。この場合、残
りのステツプは、互いに独立して偶数及び奇数列に使用
される。標本ｙｎが受信されるごとに実行される動作に
は次のステツプ(b)及び(c)が含まれる。(b)新しい残存
列の対及び新しい計量差を再帰的に決定する。(c)記憶
された残存列及び計量差の符号に基づいて仮の決定及び
最終決定を行なう。
［実施例］ パーシヤル・レスポンス信号方式は、記号間干渉を量的
に制御できるようにすることにより、スペクトル特性を
強制する技法である。パーシヤル・レスポンス信号方式
の概要は、P.Kabal et al．“Partial-response Signal
ing”，IEEE Transactions on communications,Vol.COM
-23,NO.9,September 1975,pp.921-934の論文に記載され
ている。最尤列推定(MLSE)によつて、大抵のパーシヤル
・レスポンス構成は実際に記号間干渉のない方式と同様
に動作する。これについては、前記H.Kobayashi，“App
lication of Probabilistic Decoding to Digital Magn
etic Recording Systems”の論文を参照されたい。それ
故、ビテルビの復号プロセスを実行する、より複雑なＭ
ＬＳＥ復号ハードウエアの場合を除き、スペクトル形成
が有利にすることに対する代償は支払わなくてもよい。
パーシヤル・レスポンス“クラスIV”（ＰＲ−IV）信号
方式は、直流及び１／２の信号速度でナル・スペクトル
になる。従つて、ＰＲ−IVは、直流を送信しない、ベー
スバンドのような特性を有するチヤンネルによく適して
いる。磁気記録チヤンネルはこのような型であるから、
ＰＲ−IVは、デイジタル磁気記録方式で高度の記録密度
を得る有望な技法とみなされる。
次に、先ずＰＲ−IV信号方式に関するＭＬＳＥの理論に
ついて概観する。
次に段落では、同一性能を有するＭＬＳＥ受信装置の、
白色雑音整合フイルタ（ＷＭＦ）形式及び整合フイルタ
（ＭＦ）形式と呼ばれる２つの形式について説明する。
両者は、受信した信号を信号速度でサンプリングする前
に使用されるフイルタ及びビテルビ復号プロセスにおい
て残存計量の計算に使用される回路に関して互いに異な
っている。
その次の段落では、本発明の基本的な特徴について説明
し、ＰＲ−IV列がインタリービングされる２つの“ダイ
コード（dicode）”列とみなされ、各ダイコード列が独
立して復号されることを示す。２進方式では、飽和記録
の場合のように、各々のダイコード構成の状態遷移図
は、２つの状態しかない。２つの残存計量の代りに１つ
の残存計量差だけを計算すればよい。
更に次の段落では、インタリービングされたＰＲ−IV列
のパイプライン処理を利用するビテルビ復号装置をデイ
ジタル的に実現した実施例を示す。それらの中には、残
存計量差を用いるものがある。簡単さと高速動作能力
は、インタリービング及びパイプライニング形式で２つ
のダイコード列を復号することにより得られる。ダイコ
ード復号装置は、パーシヤル・レスポンス・クラスIV復
号装置と同じであるが、インタリービング及びパイプラ
イニングは除かれている。デユオバイナリ(duobinary)
復号装置はダイコード復号装置に似ているが、一定量の
符号が変更されている。説明はパーシヤル・レスポンス
・クラスIV復号装置に絞る。ダイコード及びデユオバイ
ナリの場合に必要となる変更は各段落の末尾で説明す
る。
伝送システム 第１図(a)は本発明を適当しうる伝送システムの概要図
を示す。
２進値ａｎ＝＋１及びａｎ＝−１の列は、チヤンネル１
１を介して１／Ｔの速度で送信される。白色雑音w(t)は
伝送中に付加される。x(t)は受信装置への連続入力信号
である。
チヤンネル１１は、磁気記録装置の場合もある。その場
合、白色雑音w(t)は記録時及び読取（再生）に加えら
れ、x(t)は磁気読取変換器（トランスデユーサ）の出力
信号である。信号x(t)は受信フイルタ１３に印加される
本例では、このフイルタは、後述するように白色雑音整
合フイルタ（ＷＭＦ）または整合フイルタ（ＭＦ）のど
ちらかである。
フイルタ出力は、フイルタの形式に応じて、連続信号y
(t)またはz(t)である。
フイルタ出力信号は、サンプリング装置１５により規則
正しい間隔Ｔでサンプリングされ、時間的に分離してい
る（標本）ｙｎまたはｚｎの列がそれぞれ得られる。
これらの標本はビデルビ復号装置１７に供給され、最尤
列推定（ＭＬＳＥ）プロセスで使用され、与えられた遅
延を有する２進出力値ｂｎが得られる。ビテルビ復号装
置１７は、基本的に、残存計量決定及び２進出力値の仮
の選択を行なうセクシヨン１９、及び２進出力値を最終
選択できる残存列の記憶・更新を行なうセクシヨン２１
を含む。
本発明は、ビデルビ復号装置１７に含まれたＭＬＳＥ復
号装置に関連する。
続いて、本発明の実施例の詳細な説明の理解を容易にす
るため、理論的な概略説明を行なう。
ＰＲ−IV信号方式 第１図(a)に示したように、ＰＲ−IV信号は、分離され
た入力ａ０＝＋１に対して次式に示すように応答するチ
ヤンネルを介し、１／Ｔの速度でデータ列（ａｎ）を送
信することにより生じる。
これは、周波数域において、次式のチヤンネル伝達特性
に対応する。
チヤンネルの出力における受信信号を次式に示す。
ただし、ｗ（ｔ）は付加された広帯域の白色雑音と仮定
する。前述のＰＲ−IV伝送方式は磁気記録方式にも当て
はまり、飽和記録の場合には、データの大きさは２進形
式：ａｎ＝±１である。実際の読取信号は、適度に等化
するだけで(1)及び(3)式の形になる。実際には、この等
化は、信号のサンプリング及び検出以前に必要な、それ
以上のフイルタ作用と組み合わされているものとみなさ
れる。
関数ｈ（ｔ）は第２図（ａ）に示されている。また、チ
ヤンネルの伝送特性は第２図（ｃ）に示されている。
２種類のＭＬＳＥ受信装置 ＰＲ−IV信号の２種類の受信装置は、どちらも真の最尤
列推定（ＭＬＳＥ）を実行する点では同等である。前に
説明したように、両者の相違点は使用する受信装置フイ
ルタである。
一般には、白色雑音整合フイルタ（ＷＭＦ）の方がよく
知られている。(3)式で与えられる信号の特定の場合、
受信フイルタとして使用されるＷＭＦは１／２Ｔの遮断
周波数を有するまさに理想的な低域フイルタである。そ
の伝送特性は第２図（ｄ）に示されている。また、この
フイルタの出力は次式で与えられる。
ただしh(t)は、(1)式によつて定義されたものであり、
第２図(a)に示されたような形状を有し、r(t)は、１／
２Ｔに制限された白色雑音帯域を表わす。
整合フイルタ（ＭＦ）の場合、受信フイルタは、(2)式
によつて与えられたチヤンネル特性に整合されている、
即ち、第２図（ｃ）に示されたような特性を有する。従
つて、若し、因果関係を無視すれば、受信フイルタは次
式の伝達関数を表わす。
分離された入力a0＝＋１に対するチヤンネル及びＭＦの
全応答は次式で与えられる。
ＭＦの出力で観察された信号は次式のようになる。
雑音ｐ（ｔ）は１／２Ｔに帯域制限され相関される。関
数ｓ（ｔ）は第２図（ｂ）に示されている。ｎＴの時間
間隔でＷＭＦ及びＭＦの出力をサンプリングすると、そ
れぞれ次式(8)及び(9)に示された標本信号が得られる。
ｙｎ＝ａｎ−ａｎ−２＋ｒｎ (8) ｚｎ＝-an-2+2an-an-2+qn＝-yn-2+yn (9) (9)式の右側の等式は、ＭＦ出力標本がＷＭＦ出力信号
のデイジタル・フイルタ作用によつても得られることを
表わす。
ＷＭＦの場合には、雑音標本（ｒｎ）は相関されない。
最尤送信列 は、次式を最小にする２進列ａ′ｎ＝±１である。
ただし、ａ′ｋは未定の値を表わし、＋１または−１の
どちらかである。一定の受信標本列（ｙｋ）の場合、最
尤列 は、式(10)でａ′の項にとつて代り、最小和ｙｋ＋ａ′
ｋ＋ａ′ｋ−２を生じる列である。
式(10)の右辺に２乗項はすべての列（ａ′ｎ）について
同一であるので、式(10)の最小化は次式の費用関数の最
大化に等しい。
ＭＦの場合には、同等の費用関数は、式(11)の項ｙ
ｋａ′ｋ−２において指標ｋをｋ＋２に取換えることに
より得られる。ただし、加算結果は変らない。そして、
(9)式を用いてｙｋ−yk+2をzkに置換えることにより次
式が得られる。
最終的に、費用関数は次式で表わされる。
ただし、補助関数ｖｋは次のように定義される。
Ｊを最大化する列は、ビテルビ復号アルゴリズムによつ
て決定される。
本発明の基本的な特徴 部分列（ダイコード列）のインタリービング 費用関数Ｊは次式のように書換えることができる。
従つて、その最大化は、偶数ｋのａ′ｋに関してはＪＥ
を奇数ｋのａ′ｋに関してはＪＯと別々に実行できる。
第３図に示すように、このような観点は、多項式１−Ｄ
2（ＤはＴの遅延を指す）によつて特徴づけられたＰＲ
−IV列を、多項式１−Ｄ（Ｄは２Ｔの遅延を指す）によ
つて独立してインタリービングされた２つの“ダイコー
ド”のパーシヤル・レスポンス列として扱うのに相当す
る。（ダイコード列については、前記P.Kabal et al.
“Partial-response Signaling”を参照されたい。）２
つのダイコード構成をインタリービングする形式で動作
するビテルビ復号装置は、それぞれの構成に２つの状態
しか必要としない。
インタリービングされたダイコード列のビテルビ復号動
作 ビテルビ・アルゴリズムは、現在、それがインタリービ
ングされる２つのダイコード装置の１つに適合するよう
に開発されているので、次に引出される指標は偶数また
は奇数である。ビテルビ・アルゴリズムの一般的な説明
は、前記G.D.Forney，“The Viterbi Algorithm”、及
びJ.F.Hayes、“The Viterbi Algorithm Applied to Di
gital Data Transmission”，Communication Society M
agazine,Vol.13,March 1975,pp.15-20の論文に記載され
ている。
１つのダイコード装置のビテルビ・アルゴリズムは、第
４図に示すように、２状態のトレリス図において式（１
６）のＪＥまたはＪＯを最大にするように、列…、 を決定する。これは、仮定した最終の符号ａ＝＋１及び
−１のそれぞれに、ｎ回までの最大費用を表わす２つの
“残存計量”： を、時点ｎごとに繰返し計算することにより行なわれ
る。式(17)から得られる最適列は“残存列”と呼ばれ、
次式で与えられる。
残存計量及び関連する残存列は、再帰的表現によつて、
それぞれ次の式(19)及び(20)のように拡張される。
ただし、 は式(19)の右辺を最大化するａ′n-2の値である。ＷＭ
Ｆ及びＭＦ形式の残存計量の反復は、下記のように明白
に与えられる。
ＷＭＦ形式： Jn(+1)＝max［Jn-2(+1)+1；Jn-2(-1)+2yn-1］ (21) Jn(-1)＝max［Jn-2(+1)-2yn-1；Jn-2(-1)+1］ (22) ＭＦ形式： Jn(+1)＝max［Jn-2(+1)+zn+1；Jn-2(-1)+zn-1］ (2
3) Jn(-1)＝max［Jn-2(+1)-zn-1；Jn-2(-1)+zn+1］ (2
4) 残存計量差の使用 ２進ダイコード列のビテルビ復号プロセスは、明白な残
存計量の対ではなく、残存計量間の差、即ち ＤＪｎ＝［Ｊｎ（＋１）−Ｊｎ（−１）］／２ (25) だけを考慮することにより、かなり簡略化できる。
第４図から、次のような残存列の４つの可能な拡張を考
慮することになつていることが分る。
対応する経路は右側に示すように選択される。
前記４つの場合を式(21)〜(25)に当てはめることによ
り、次のような残存計量差の関係式を決定できる。
ＷＭＦ形式： ＭＦ形式： これらの関係式は、式(26)の拡張(d)が決して起こり得
ないことを示す。この拡張が存在しないことを示す。こ
の拡張が存在しないことは、第４図で分る。
ダイコード（１−ｄ）及びデユオバイナリ（１＋ｄ）の
理論的背景は、式(1)〜(28)で与えられた理論的背景に
似ている。次に、両者の相違点の概要と最終結果につい
て説明する。式(27)及び(28)に対応する式はダイコード
及びデユオバイナリの場合を指す。
ダイコード・チヤンネルからの標本の処理は、パーシヤ
ル・レスポンス・クラスIVの場合に説明した偶数（また
は奇数）の部分列の処理と同じである。式(8)〜(28)の
ダイコード形式は存在するすべての時間指標ｎ＋２，ｋ
＋２，ｎ−２，ｋ−２，ｎ＋１，ｋ＋１，ｎ−１及びｋ
−１をそれぞれ変更することにより得られる。式(16)に
示したような偶数及び奇数の部分列への分割は省略され
る。式(27)及び(28)に相当する残存計量の関係式は次の
ようになる。
ＷＭＦダイコード形式： ＭＦダイコード形式： 式(8)〜(28)のデユオバイナリ形式は、ダイコード形式
の一定の項の符号を変更することにより得られる。例え
ば、式(8)及び(9)は次のようになる。
yn＝an+an-1+rn zn＝an+1+2an+an-1+pn＝yn+1+yn デユオバイナリの残存計量差の関係式は下記のようにな
る。
ＷＭＦデユオバイナリ形式： ＭＦデユオバイナリ形式： ＭＬＳＥ復号装置の実施例 次に、本発明が組込まれた、ビテルビ復号装置１７のＭ
ＬＳＥ復号装置の実施例を説明する。第１図に示したよ
うに、ビテルビ復号装置は、残存計量を決め、受信出力
信号の中間の仮の値を得る第１のセクシヨン１９、及
び、セクシヨン１９によつて供給された残存列を記憶・
更新し、出力の値を最終的に決める第２のセクシヨン２
１から成る。
セクシヨン１９に関する３つの実施例は、第１図(b)、
第５図及び第６図に示す。また、第２及び第３の実施例
で使用されたリミツタ判断回路の適切な実施例は第７図
に関連して示す。セクシヨン２１の１つの実施例は第８
図に関連して示す。これらの実施例の各々は、最初に、
パーシヤル・レスポンス・クラスIVの場合に関して説明
する。最後に、これらの実施例をダイコード及びデユオ
バイナリ形式に変換するのに必要な変更について説明す
る。
下記に説明するデイジタル回路は、０または１とみなさ
れる２進出力値を生成し、これらの値は、“ｂｎ”また
は と表わされる。前の説明では、信号素子は＋１または−
１の値を示す振幅を有し、“ａｎ”または と表わされている。
１つの形式から別の形式への移行は、後に、式(29)及び
(30)によつて行なわれる。
第１の実施例−２つの残存計量を決定する回路 第１図(b)にビテルビ復号装置１７のセクシヨン１９の
実施例が示されている。これは、復号装置の２つの状態
に対する２つの残存計量を決め、中間値b+ n-5、b- n-5、
及び更にセクシヨン２１で処理するための仮の出力値 を供給する。この回路は、ＷＭＦの場合及びＭＦの場合
のどちらにも適し、式(19)で与えられた機能を実行す
る。
この回路は、印加された入力値ｙｎまたはｚｎ、式(14)
または(15)のどちらかによる補助関数ｖｎ（ａ′n,a′
n-2）の値を計算するＶ装置２５を含む。受信振幅の値
が仮定されている値ａｎ及びａｎ−２はどちらも＋１並
びに−１となりうるので、Ｖ装置２５により入力値ごと
に４つの出力値が供給され、クロツク・レジスタ２７、
２９、３１、及び３３に記憶される。これらのｖｎ値
は、前に累算された残存計量に加えられなければならな
いから、計量増加分とみなされる。
４個の加算器３５、３７、３９及び４１は、クロツク・
レジスタ２７、２９、３１及び３３の内容、即ち、前に
記憶した４つのｖｎ−１の値と、前に決められた２つの
計量値Ｊｎ−３とを、式(19)によつて要求されたように
加えるために設けられている。これらの加算器の出力は
それぞれ、クロツク・レジスタ４３、４５、４７及び４
９に記憶される。各々のレジスタ内容の対の最大値を決
めるため、２個の減算器５１及び５３が設けられてい
る。これらの減算器は、それぞれの対の値の差の復号ビ
ツトを決め、２つのＦＦ（フリツプフロツプ）５５及び
５７へ、２進値ｂ＋ ｎ−４及びｂ− ｎ−４として供給す
る。これらの２つのＦＦの、前に記憶された内容は、２
つの中間値ｂ＋ ｎ−５及びｂ− ｎ−５を表わし、線５９
及び６１に、セクシヨン１９の出力値として供給され
る。
復号された値 と実際の２進出力値 の正確な関係は次のようになる。
マルチプレクサ（ＭＵＸ）６３及び６５のゲート動作に
より、減算器５１及び５３の出力に得られた復号ビツト
は、それぞれ、クロツク・レジスタ４３、４５の対及び
４７、４９の対に記憶された値の中の最大値を選択し、
選択された２つの値を計量値Ｊｎ−２（＋１）及びＪ
ｎ−２（−１）として、クロツク・レジスタ６７及び６
９に供給する。これらのクロツク・レジスタに前に記憶
された値Ｊｎ−３（＋１）及びＪｎ−３（−１）は、前
に説明したように、加算器３５、３７、３９及び４１に
供給されるとともに、減算器７１にも供給され、減算器
７１は差ＤＪｎ−３の符号ビツトを出力する。この符号
ビツトはインバータ（Ｉ）７３で反転されて補数をと
り、２進値 としてＦＦ７５に送られる。ＦＦ７５に前に記憶された
内容は、復号装置の仮の出力値 を表わし、セクシヨン７９の３番目の出力値として出力
線７９に供給される。
残存計量Ｊｎ−４と仮の２進出力値 の関係は次のようになる。
残存計量は正規化されないが、２の補数表現で最大値を
循環することができる。ワードが十分に長い場合、加算
と減算により正しい結果が生じる。
第１図(b)の下部に、指標を有するブロツクが示されて
いるが、これは回路が別個のステージを有することを表
わす。縦の複線の各々はステージを分離する記憶装置が
回路に含まれることを表わす。いかなる場合も、各ブロ
ツクは偶数指標または奇数指標のどちらかの値しか含ま
ない。クロツクごとに、全内容が１つのステージから次
のステージにシフトされ、処理されるが、奇数指標値と
偶数指標値が混合されることはない。
これは、全回路で、奇数指標及び偶数指標の２つの部分
列がそれぞれ、第３図に示すように、個々に完全に、し
かもインタリービングされ、かつパイプライン方式で処
理されることを示す。しかしながら、入力値の列及び出
力値の列は連続している、即ち、これらの値は、わざわ
ざ２つの部分列に分けなくてもよい、というのは、第１
図(b)の回路内で、クロツク・レジスタによるステージ
の分離により、かつステージ間の適切なフイードバツク
により、分離が自動的に行なわれるからである。
第２の実施例−ＷＭＦ形式の残存計量差を決定する回路 第５図は、２つの残存計量を明確には決めないが、その
差だけは決めるビテルビ復号装置のセクシヨン１９の実
施例を示す。この第２の実施例は、ＷＭＦ（白色雑音整
合フイルタ）受信形式、即ち受信標本ｙｎ（式(8)）を
生成する形式に適合する。この実施例の回路は式(27)を
実行する。
第５図で、各線に示された量は、その線で並列に転送さ
れるビツト数を表わす。雑音がない場合、標本ｙｎは、
３つの可能な値、即ち、レベル−２、０、＋２（式(8)
参照）を仮定できる。従つて、若し、−４＜ｙｎ＜＋４
の範囲が含まれ、隣接レベル間の間隔が2Lの下位レベル
に分割されるべきならば、２の補数でｙｎを表わすのに
Ｌ＋２ビツトが必要である。
ソフトによる復号の場合、Ｌの値を２と４の間に選ぶべ
きである。
第５図の回路の重要な部分は、リミツタ判断装置８１で
ある。この装置により、中間値b+ k及びb- kは、（式(29)
で定義されたように）より短かい処理遅延で得られる。
リミツタ判断装置８１は、次式の規則に従つて、入力標
本Ｐｋから、出力標本Ｑｋ、中間値b+ k及びb- kを生成す
る： (a)Qk＝+1＝b+ k＝1,b- k＝１；+1＜Pkの場合 (b)Qk＝Pk,b+ k＝1,b- k＝０；-1＜Pk＜+1の場合 (3
1) (c)Qk＝-1、b+ k＝0,b- k＝０；Pk＜-1の場合 リミツタ判断装置８１は、読取専用記憶（ＲＯＳ）、プ
ログラム論理配列（ＰＬＡ）、または別個の論理装置に
より実現できる。この装置の第７図の回路例について後
に説明する。
第５図で、入力値ｙｎは、クロツク・レジスタ８３、及
び減算器８５の１つの入力に供給される。減算器８５の
別の入力は、クロツク・レジスタ８７に記憶されてい
る、前に得られた残存計量差の値ＤＪｎ−２を受取る。
減算器８５の出力は、計量差が、３つの領域のどれに入
るか、即ち、式(27)及び(31)の第１、第２または第３の
条件の中のどれが当てはまるかどうかを表わす標本Ｐ
ｎ−２である。リミツタ判断装置８１の出力値Ｑｎ−２
はクロツク・レジスタ８９に記憶される。クロツク・レ
ジスタ８３及び８９の内容は、加算器９１で加算され、
式(27)に従つて新しい残存計量差の値ＤＪｎ−１が取出
され、クロツク・レジスタ８７に記憶される。
また、リミツタ判断装置８１から生じた２つの２進中間
値ｂ＋ ｎ−２及びｂ− ｎ−２はそれぞれ、ＦＦ９３及び
９５に記憶される。これらのＦＦに前に記憶されていた
２進中間値ｂ＋ ｎ−３及びｂ− ｎ−３はそれぞれ、出力
線５９ａ及び６１ａに送り出される。これらの値も、第
５図の全回路の出力の中の２つに当る。
加算器９１の出力線の１つ、即ち符号ビツトを運ぶ出力
線は、インバータ９７に接続され、DJn-1の符号の補数
をとる。この補数は、仮の出力値 であり、ＦＦ９９に記憶される。ＦＦ９９に、前に記憶
されていた仮の出力値 は出力線９７９ａに送り出される。この値は、第５図の
全回路の３番目の出力に当る。
また、第１図(b)の場合と同様に、第５図の下部にも指
標を有するブロツクが示されている。これらの分離した
ステージを表わすブロツク及び中間のクロツク・レジス
タは、２つの交互の標本列のインタリービング及びパイ
プライニング処理も示す。第１図(b)と第５図を比較す
ると、第５図の回路の方がステージ数が少なくて済むの
で、遅延も少ない上にハードウエアも少なくて済む。
第３の実施例−ＭＦ形式の残存計量差を決定する回路 ビテルビ復号装置のセクシヨン１９の第３の実施例を第
６図に示す。第３の実施例も、残存計量差の値ＤＪｋを
直接に決める。第３の実施例は、ＭＦ（整合フイルタ）
受信形式に適合する、即ち、式(9)で定義されるような
受信標本ｚｎによつて動作し、式(28)を実行する。
ＭＦの場合、標本値ｚｎ（雑音を伴なわずに）式(9)に
従つて５つのレベル−４、−２、０、＋２、＋４を仮定
する。従つて、ここでも２Lの下位レベルを仮定する
と、−８＜ｚｎ＜＋８の範囲でｚｎを表わすのにＬ＋３
ビツトが必要である。
第６図の回路は、第５図の回路と同じリミツタ判断装置
を含むが、第５図では参照番号として８１ａを用いる
（リミツタ判断装置の詳細な実施例は第７図に示されて
いる）。リミツタ判断装置８１ａの出力標本Ｑ
ｎ−１は、クロツク・レジスタ１０１に記憶される。加
算器１０３が設けられ、クロツク・レジスタ１０１から
の前の標本Ｑｎ−２と入力値ｚｎを加算して新しい残存
計量差の値DJnを送り出し、クロツク・レジスタ１０５
に記憶する。前の残存計量差ＤＪｎ−１は、クロツク・
レジスタ１０５から直接に、リミツタ判断装置８１ａの
入力に標本Ｐｎ−１として供給される。
リミツタ判断装置８１ａからは、２進の中間値ｂ＋
ｎ−１及びb- ｎ−１の２つの出力が送り出され、それぞ
れ、ＦＦ１０７及び１０９に記憶される。
これらのフリツプフロツプの内容は、中間値b+ ｎ−２及
びb- ｎ−２として、それぞれ出力線５９ｂ及び６１ｂに
現われる。加算器１０３のＤＪの符号ビツト出力線は、
仮の出力値 を送り出し、この値はＦＦ１１３に記憶される。ＦＦ１
１３に前に記憶されていた２進値 は出力線７９ｂに現われる。出力線５９ｂ及び７９ｂ
は、第８図の残存列記憶・更新のセクシヨン２１の入力
に、後に説明するように、接続される。
また、第６図の下部における指標を有するブロツクも、
クロツク・レジスタによつて分離され、２つのダイコー
ド部分列のパイプライニング及びインタリービング処理
を可能にする個々の回路ステージを表わす。
第１図(b)、第５図及び第６図を比較すると、表示され
た３つの計量計算構成のうち、ＭＦ形式の計量差計算
（第６図）の場合、回路が最も簡単であり、（回路遅延
の見地から）最高の信号速度の動作能力を有し、最小の
遅延で２進判断値を生じることが明白である。
第１の実施例に比し、第２及び第３の実施例が有するも
う１つの利点は、計量差が自動的に正規化されることで
ある。式(27)及び(28)は、残存差が個々の残存計量が累
積するようには累積しないことを示す。また、循環（ラ
ツプ・アラウンド）を考慮して余分な語長を設けなくて
もよい。
リミツタ判断装置 第７図は、別個の論理回路を含む、Ｌ＝４の場合のリミ
ツタ判断装置８１／８１ａの実施例を示す。前に説明し
たようにこの装置は式(31)を実行する。
第７図では、２進の２の補数表示により、標本Ｐｋの８
ビツトに対する８入力がある（最上位ビツトＰｋ、４、
は２4の値を有する桁であり、最下位ビツトＰｋ、−３
は２-3の値を有する桁である）。同様に、２進の２の補
数表示により、標本Ｑｋの５ビツトに対する５出力が設
けられている（最上位ビツトＱｋ、１は２1の値を有す
る桁であり、最上位ビツトＱｋ、−３は２-3の値を有す
る桁である）。更に、２進の中間値b+ k及びb- kの２出力
が設けられている。
Ｐｋの最上位ビツト（整数部分）の５本の入力線は、第
１のＮＯＲ回路１１５の入力に接続され、また、インバ
ータ群１１７を介して第２のＮＯＲ回路１１９の入力に
接続される。Ｐｋの最下位ビツト（分数部分）の３入力
線は、インバータ群１２１を介して、ＮＡＮＤ回路１２
３の入力及び３つのＮＯＲ回路１２５の入力に接続され
る。ＮＯＲ回路１１５及び１１９の出力は、ＮＯＲ回路
１２７に加えられ、ＮＯＲ回路１１９及びＮＡＮＤ回路
１２３の出力はＮＡＮＤ回路１２９に加えられる。
Ｑｋの最上位ビツト（整数部分）の２本の出力線のう
ち、一方は、Ｐｋの最上位入力線に直結され、他方はイ
ンバータ１３１を介してＮＯＲ回路１１５の出力に接続
されている。Ｑｋの最下位ビツト（分数部分）の３出力
線は、３個のＮＯＲ回路１２５の出力に接続され、これ
らのＮＯＲ回路のもう１つの入力はＮＯＲ回路１２７の
出力に接続されている。
第１の２進中間値ｂ＋ ｋの出力線は、ＮＡＮＤ回路１３
３を介してＮＡＮＤ回路１２９の出力、並びにＰｋの最
上位ビツトの入力線に直結されている。第２の２進中間
値ｂ− ｋの出力線は、ＮＯＲ回路１３５を介してＮＯＲ
回路１１５の出力、並びにＰｋの最上位ビツトの出力線
に直結されている。
残存列記憶・更新回路 ビテルビ復号装置１７のセクシヨン２１の残存列記憶・
更新回路の詳細は第８図に示されている。この回路は、
基本的には、各々が順次に配列された２ｍ−１個のＦＦ
ステージを含む２つのシフト・レジスタ１３７及び１３
９から成る。ＦＦ（フリツプフロツプ）は、２つごと
に、マルチプレクサ（ＭＵＸ）、即ち、同じシフト・レ
ジスタの先行のＦＦステージからのビツト、または他の
シフト・レジスタの対応するＦＦステージからのビツト
を後続するＦＦステージに選択的に転送できるゲート回
路を介して、後続するＦＦステージに接続されている。
１つのシフト・レジスタのすべてのマルチプレクサ（ゲ
ート回路）の制御入力は、それぞれのシフト・レジスタ
の入力に共通に接続されている、即ち、シフト・レジス
タの最初のステージに挿入されたビツトの２進値はま
た、それぞれのシフト・レジスタのすべてのマルチプレ
クサ（ゲート回路）による選択動作を決める。
両シフト・レジスタの出力ＦＦステージは、選択制御線
１４３上の２進信号によつて制御されるマルチプレクサ
１４１に接続されている。マルチプレクサ１４１の出力
値は、最終的に選択される出力ビツト の出力線１４７を有する最後のＦＦ１４５に記憶され
る。
第８図に示すように、２つのシフト・レジスタ１３７及
び１３９の入力はそれぞれ、セクシヨン１９の２つの中
間値出力（ｂ＋ ｊ−１）及び（ｂ− ｊ−１）、即ち第１
図(b)または第５図または第６図の出力線５９／５９ａ
／５９ｂ及び６１／６１ａ／６１ｂに接続されている。
選択制御線１４３は、セクシヨン１９の仮の出力 即ち、第１図(b)または第５図または第６図の出力線７
９／７９ａ／７９ｂに接続されている。
次に第８図の回路の動作について説明する。２つのシフ
ト・レジスタは、送信された列（ａｎ）に似ている確率
が最大の２つの２進列を記憶する。サンプリングするご
とに、２つの新しい中間値ｂ＋ ｊ−１及びｂ− ｊ−１が
生じて２つのシフト・レジスタの入力に挿入され、２つ
のシフト・レジスタのシフト動作中、マルチプレクサの
選択動作を制御し、記憶された残存列を更新することに
より、実際に送信された２進値列（ａｎ）に関する尤度
を改善する。シフト・レジスタから出る最も古い２つの
ビツトのうち、１つだけが、サンプリングの度に、セク
シヨン１９の出力、従つて選択制御線１４３に現われる
最も新しい仮の出力値 によつて選択される。
最終的に選択されたビツトは、全体のビテルビ復号装置
１７の出力線１４７に順次供給される。
第８図に示されたセクシヨン２１には、受信装置におけ
るタイミング回復及び利得調整に必要な仮の出力値の列
を供給するため、セクシヨン１４９が設けられている。
セクシヨン１４９は、２ｍ−１個のＦＦを含み、各ＦＦ
は、２つのシフト・レジスタ１３７及び１３９の各ＦＦ
ステージ（最後のステージを除く）に対応する。セクシ
ヨン１４９のＦＦは、図示のように、対で配列され、各
対（最初の対を除く）の入力はそれぞれ、シフト・レジ
スタ１３７及び１３９の関連するＦＦステージの出力に
接続された２つの入力を有するマルチプレクサ（ゲート
回路）に接続されている。
セクシヨン１４９において、すべてのマルチプレクサの
制御入力並びにＦＦの最初の対の入力は、選択制御線１
４３、即ち残存計量を決定するセクシヨン１９の出力線
７９（または７９ａまたは７９ｂ）に接続されている。
従つて、セクシヨン１４９の全ＦＦの出力は、ＦＦ１４
５の出力と一緒に、サンプリングするごとに、出力線１
４７に順次現われる最終出力列に等しくはないが極めて
よく似た仮の出力値の列 を出力する。しかしながら、仮の出力値は、最終出力列
よりもずつと早く得られるので、受信装置の入力に必要
なタイミング及び利得制御にずつと大きく役立つ。
前に述べたように、第８図の入力の指標ｊ及びｊ−１は
それぞれ、第１図(b)の出力の指標ｎ−４及びｎ−５、
第５図の出力の指標ｎ−２及びｎ−３、第６図の出力の
指標ｎ−１及びｎ−２に相当する。従つて、第８図で
は、２進決定値b+ j-1b- j-1及び が第１図(b)、第５図または第６図のどれから生じたか
によつて、指標ｊをｎ−４、ｎ−２またはｎ−１に置換
えることができる。
若し、回路遅延が許されるなら、第１図(b)、第５図及
び第６図で出力値をバツフアする１ビツト・レジスタ、
即ちＦＦ（５５，５７，７５）、（９３，９５，９
９）、及び（１０７，１０９，１１３）を省略できるの
で、１つの信号期間での処理遅延が減る。また、若し、
これらの信号によつて実行されるこれ以上の動作で決定
的な回路遅延がないなら、セクシヨン１４９からの仮の
決定の引出し及び最終決定に関連して、同じような簡略
化が可能である。
ダイコード及びデユオバイナリ・チヤンネルの実施例 前述のパーシヤル・レスポンス・クラスIVの実施例は、
インタリービング及びパイプライニングに用いたレジス
タ及びフリツプフロツプを取除くことにより、ダイコー
ドの実施例に変換できる。レジスタまたはフリツプフロ
ツプを回路から削除することにより、入力は対応する出
力に直結される。取除かれる素子は、第１図(b)ではク
ロツク・レジスタ４３、４５、４７及び４９、第５図で
はクロツク・レジスタ８３、８９、第６図ではクロツク
・レジスタ１０１、第８図では１５１、１５３、１５
５、１５７、１５９、１６１、１６３及び１６５であ
る。ダイコードの実施例は、次のように変更することに
よりデユオバイナリの実施例に変換できる。即ち、式(1
4)及び(15)を下記のようにデユオバイナリ形式に変換す
ることにより、第１図(b)の“Ｖ装置”２５から出力を
生成させる： そして、第５図の減算器８５は加算器に変更され、加算
器９１は減算器に変更され、６１ａ及び５９ａの指定は
交換される。更に、第６図の加算器は減算器に変更さ
れ、６１ｂ及び５９ｂの指定も交換される。
［発明の効果］ 本発明により、送信チヤンネルから受信し、または記録
装置で読取つた時間的に不連続の２進記号の列を表わす
信号を確実に復号し、必要な回路を最小限に減らし、高
速動作をすることができる方法及び装置が得られるとと
もに、記号を表わす信号を、仮の決定を行なうことによ
り、最小限の時間遅延で受信装置に表示することができ
る。
【図面の簡単な説明】
第１図(a)は本発明の環境をなす送信／記録システムの
概要図、 第１図(b)はインタリービングされた２つのダイコード
列の残存計量の対を決める回路を含む第１の実施例のブ
ロツク図、 第２図は第１図(a)のシステムにおけるチヤンネル及び
フイルタのインパルス応答及び送信スペクトルを示す
図、 第３図は復号装置においてインタリービングされた列の
別個の処理の概要図、 第４図は復号装置における残存列の連続状態を示すトレ
リス図、 第５図は白色雑音整合フイルタ受信装置で残存計量差を
決める回路を含む第２の実施例のブロツク図、 第６図は整合フイルタ受信装置で残存計量差を決める回
路を含む第３の実施例のブロツク図、 第７図は第５図及び第６図の回路のリミツタ判断装置の
ブロツク図、 第８図は残存列記憶・更新のためのシフト・レジスタ及
び選択回路のブロツク図である。
フロントページの続き (72)発明者 トーマス・デビツト・ハーウエル アメリカ合衆国カリフオルニア州サンホ セ、フアイヤフライ・ドライブ6224番地 (56)参考文献 特開 昭56−68036（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】それぞれ＋１又は−１を示す一連の２進信
    号ａｎから成る元の信号列（但し、ｎは相次ぐ時点を表
    わす時間指標としての整数）に基いてクラスIVのパーシ
    ヤル・レスポンス通信若しくは記録装置から生じる出力
    信号をフイルタリングし且つサンプリングして、一連の
    標本ｙｎ（若しくはｚｎ）から成る標本列を生成し、最
    尤列推定法に従つて該標本列を処理して、上記元の信号
    列に最も近いと推定される復号信号列を生じる方法であ
    つて、 上記標本列について、奇数の時間指標を有する標本から
    成る奇数番標本列と、偶数の時間指標を有する標本から
    成る偶数番標本列とを区分し、 上記奇数番標本列に属する相次ぐ標本のみに対して所定
    の最尤列推定アルゴリズムを適用して復号信号列を推定
    する処理と、上記偶数番標本列に属する相次ぐ標本のみ
    に対して上記所定の最尤列推定アルゴリズムを適用して
    復号信号列を推定する処理をインターリーブ様式で行う ことを特徴とする出力信号復号方法。
  2. 【請求項２】上記奇数番標本列及び偶数番標本列の各々
    の処理において、該標本列をもたらす可能性の高い信号
    列としての２つの残存列について、それぞれの尤度を示
    す残存メトリツクを、各標本毎に、再帰的に生成し、該
    残存メトリツクに基いて復号信号列を推定することを特
    徴とする特許請求の範囲第（１）項記載の出力信号復号
    方法。
  3. 【請求項３】上記奇数番標本列及び偶数番標本列の各々
    の処理において、該標本列をもたらす可能性の高い信号
    列としての２つの残存列に関する尤度の差を示す残存メ
    トリツク差を、各標本毎に、再帰的に生成し、該残存メ
    トリツク差に基いて復号信号列を推定することを特徴と
    する特許請求の範囲第（１）項記載の出力信号復号方
    法。
JP59144585A 1983-08-05 1984-07-13 出力信号復合方法 Expired - Lifetime JPH0634483B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US06/520,666 US4571734A (en) 1983-08-05 1983-08-05 Method and apparatus for decoding the output signal of a partial-response class-IV communication or recording-device channel
EP520666 1983-08-05
CH520666 1983-08-05
SG150594A SG150594G (en) 1983-08-05 1994-10-17 Method and apparatus for decoding the output signal of a partial-response communication or recording-device channel

Publications (2)

Publication Number Publication Date
JPS6047538A JPS6047538A (ja) 1985-03-14
JPH0634483B2 true JPH0634483B2 (ja) 1994-05-02

Family

ID=26664433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59144585A Expired - Lifetime JPH0634483B2 (ja) 1983-08-05 1984-07-13 出力信号復合方法

Country Status (5)

Country Link
US (1) US4571734A (ja)
EP (1) EP0133480B1 (ja)
JP (1) JPH0634483B2 (ja)
HK (1) HK138294A (ja)
SG (1) SG150594G (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466429B1 (ko) * 2010-08-05 2014-11-28 엘에스아이 코포레이션 데이터 처리에서 시퀀스 검출을 위한 시스템 및 방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6225516A (ja) * 1985-07-24 1987-02-03 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション デコ−ド方法
FR2602940B1 (fr) * 1986-07-28 1988-11-10 Cit Alcatel Circuit logique de detection pour un systeme de transmission synchrone de donnees a symboles ternaires et controle des interferences intersymboles de type reponse partielle classe 1 n = 2
DE3676825D1 (de) * 1986-08-05 1991-02-14 Ibm Verstaerkungssteuerungsschaltung fuer ein wiedergabegeraet in einem magnetischen aufzeichnungssystem, welches ein verfahren mit partieller wiedergabe und hoechster wahrscheinlichkeit verwendet.
GB2197162B (en) * 1986-10-23 1991-03-27 Plessey Co Plc Decoding of convolutional encoded signals
FR2612025B1 (fr) * 1987-03-06 1989-05-26 Labo Electronique Physique Dispositif de decodage de signaux codes en duobinaire
DE3778549D1 (de) * 1987-11-13 1992-05-27 Ibm Schnelle takterfassung fuer partial-response-signalisierung.
US4888779A (en) * 1988-03-18 1989-12-19 International Business Machines Corporation Matched spectral null trellis codes for partial response channels
DE3910739C3 (de) * 1989-04-03 1996-11-21 Deutsche Forsch Luft Raumfahrt Verfahren zum Verallgemeinern des Viterbi-Algorithmus und Einrichtungen zur Durchführung des Verfahrens
JPH02292918A (ja) * 1989-05-08 1990-12-04 Hitachi Ltd ４相変調信号の受信装置
US5095497A (en) * 1989-10-02 1992-03-10 At & T Bell Laboratories Technique for achieving the full coding gain of encoded digital signals
US5119402A (en) * 1990-06-26 1992-06-02 Digital Equipment Corporation Method and apparatus for transmission of local area network signals over unshielded twisted pairs
US5265125A (en) * 1990-11-16 1993-11-23 Matsushita Electric Industrial Co., Ltd. Signal detection apparatus for detecting digital information from PCM signal
JP2668455B2 (ja) * 1990-12-20 1997-10-27 富士通株式会社 ビタビ復調制御方式
EP0505657A1 (en) * 1991-03-27 1992-09-30 International Business Machines Corporation Preamble recognition and synchronization detection in partial-response systems
GB2255482B (en) * 1991-05-01 1995-05-10 Silicon Systems Inc Maximum likelihood sequence metric calculator
JP3259302B2 (ja) * 1992-01-28 2002-02-25 株式会社日立製作所 出力信号復号方法および装置
US5341387A (en) * 1992-08-27 1994-08-23 Quantum Corporation Viterbi detector having adjustable detection thresholds for PRML class IV sampling data detection
US5424881A (en) 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
JPH06231406A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd 磁気記録再生方法および磁気記録再生装置
WO1994029989A1 (en) * 1993-06-14 1994-12-22 International Business Machines Corporation Adaptive noise-predictive partial-response equalization for channels with spectral nulls
US5430744A (en) * 1993-09-30 1995-07-04 International Business Machines Corporation Method and means for detecting partial response waveforms using a modified dynamic programming heuristic
EP0682414B1 (en) * 1993-11-29 2001-11-21 Oki Electric Industry Company, Limited Device for estimating soft judgement value and device for estimating maximum likelihood system
JP3541439B2 (ja) * 1994-07-08 2004-07-14 ソニー株式会社 信号変調方法及び装置、並びに信号復調装置及び方法
US5916315A (en) * 1994-08-23 1999-06-29 Ampex Systems Corporation Viterbi detector for class II partial response equalized miller-squared signals
US5430768A (en) * 1994-09-21 1995-07-04 Seagate Technology, Inc. Maximum likelihood detector for a disc drive PRML read channel
US5493454A (en) * 1994-10-04 1996-02-20 Quantum Corporation Write precompensation optimization in a PRML channel using a selected PRML signal level
US6282251B1 (en) * 1995-03-21 2001-08-28 Seagate Technology Llc Modified viterbi detector which accounts for correlated noise
KR970002572A (ko) * 1995-06-17 1997-01-28 김광호 데이타 저장기기의 데이타 검출방법 및 장치
US5734680A (en) * 1995-08-09 1998-03-31 Hewlett-Packard Co. Analog implementation of a partial response maximum likelihood (PRML) read channel
KR100288672B1 (ko) * 1995-09-18 2001-05-02 포만 제프리 엘 노이즈예측최대근사검출을위한장치및방법
US6023492A (en) * 1995-11-24 2000-02-08 Telefonaktiebolaget Lm Ericsson Method and apparatus for conditionally combining bit metrics in a communication system
KR100212836B1 (ko) * 1996-06-14 1999-08-02 전주범 비터비 디코더의 트레이스백 진행 구조
KR100463560B1 (ko) * 1996-07-22 2004-12-29 시게이트 테크놀로지 엘엘씨 비대칭 채널 데이터 검출 보상 장치
US5808573A (en) * 1996-08-01 1998-09-15 Nec Electronics Incorporated Methods and structure for sampled-data timing recovery with reduced complexity and latency
US5949820A (en) * 1996-08-01 1999-09-07 Nec Electronics Inc. Method for optimizing an equalization and receive filter
US5905743A (en) * 1996-12-31 1999-05-18 Ericsson Inc. Apparatus, methods and computer program products for sequential maximum likelihood estimating communications signals using whitening path metrics
US5914989A (en) * 1997-02-19 1999-06-22 Nec Electronics, Inc. PRML system with reduced complexity maximum likelihood detector
US5938790A (en) * 1997-03-04 1999-08-17 Silicon Systems Research Ltd. Sequence error event detection and correction using fixed block digital sum codes
DE19882604T1 (de) 1997-08-11 2000-08-10 Seagate Technology Statischer Viterbi-Detektor für Kanäle, die einen Code mit zeitveränderlichen Constraints verwenden
CN1201479C (zh) 1997-10-08 2005-05-11 西加特技术有限责任公司 在使用判定反馈的磁记录中检测数据的方法和设备
US6493162B1 (en) 1997-12-05 2002-12-10 Seagate Technology Llc Frame synchronization for viterbi detector
GB2341764B (en) * 1998-09-19 2003-09-10 Mitel Semiconductor Ltd Read arrangements
US6268742B1 (en) * 2000-01-12 2001-07-31 Xilinx, Inc. Tap and matched filter arrangement
US6289060B1 (en) * 2000-05-12 2001-09-11 Motorola, Inc. Method and apparatus for performing a generalized viterbi search to demodulate a sequence of symbols
JP4324316B2 (ja) * 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
US7127665B2 (en) * 2001-10-03 2006-10-24 Sony Corporation Trellis code detector and decoder
FR2833167B1 (fr) * 2001-12-07 2004-05-21 Oreal Compositions cosmetiques antisolaires a base d'un melange synergique de filtres et utilisations
JP2004039130A (ja) * 2002-07-04 2004-02-05 Sony Corp 最尤復号方法及び最尤復号装置
US7331012B2 (en) * 2002-09-30 2008-02-12 Seagate Technology Llc System and method for iterative decoding of Reed-Muller codes
TWI390506B (zh) * 2009-05-20 2013-03-21 Novatek Microelectronics Corp 資料復原之校正電路與方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US30182A (en) * 1860-09-25 Stove-gkate
US3508153A (en) * 1967-09-11 1970-04-21 Bell Telephone Labor Inc Automatic equalizer for partial-response data transmission systems
USRE30182E (en) 1969-06-24 1979-12-25 Bell Telephone Laboratories, Incorporated Precoded ternary data transmission
US3792356A (en) * 1971-12-27 1974-02-12 Ibm Receiver structure for equalization of partial-response coded data
GB1592556A (en) * 1976-10-28 1981-07-08 Rixon Quadrature-amplitude-modulation data transmission systems and transmitters
US4087752A (en) * 1977-04-25 1978-05-02 Rockwell International Corporation Digital communications tree searching detection
US4472813A (en) * 1981-03-30 1984-09-18 Nippon Electric Co., Ltd. Transmission system for intentionally violating a class IV partial response code to distinguish subsidiary signals from an error
US4504872A (en) * 1983-02-08 1985-03-12 Ampex Corporation Digital maximum likelihood detector for class IV partial response

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466429B1 (ko) * 2010-08-05 2014-11-28 엘에스아이 코포레이션 데이터 처리에서 시퀀스 검출을 위한 시스템 및 방법

Also Published As

Publication number Publication date
EP0133480A3 (en) 1988-03-16
EP0133480B1 (en) 1992-01-08
HK138294A (en) 1994-12-16
US4571734A (en) 1986-02-18
EP0133480A2 (en) 1985-02-27
SG150594G (en) 1995-03-17
JPS6047538A (ja) 1985-03-14

Similar Documents

Publication Publication Date Title
JPH0634483B2 (ja) 出力信号復合方法
JP3157838B2 (ja) ノイズ予測最尤（ｎｐｍｌ）検出方法及びそれに基づく装置
US6081562A (en) Implementing reduced-state viterbi detectors
US5502735A (en) Maximum likelihood sequence detector
US5375129A (en) Maximum likelihood sequence detector
JP2718424B2 (ja) 最尤データ検出方法及び装置
US5327440A (en) Viterbi trellis coding methods and apparatus for a direct access storage device
US7653868B2 (en) Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced state Viterbi detector
US6154870A (en) Signal error-correction system and method
JP4904276B2 (ja) ローカル帰還のある低減状態ビタビ検出器内のパイプライン化判定帰還ユニット
US20050264906A1 (en) Method and apparatus for reduced-state Viterbi detection in a read channel of a magnetic recording system
US7127667B2 (en) ACS circuit and viterbi decoder with the circuit
JPH11134819A (ja) ディジタル磁気記録再生装置
KR20090083110A (ko) 비터비 디코더 및 비터비 디코딩 방법
EP0467522B1 (en) Maximum likelihood sequence detector
JP4788600B2 (ja) パーシャル・レスポンス伝送システム
JP2002344331A (ja) ビタビ復号器
Moon et al. Sequence detection for high-density storage channels
JP2668449B2 (ja) 最尤復号制御方式
JPH0964756A (ja) ビタビ復号回路
JP2668451B2 (ja) 最尤復号制御方式
KR19980070857A (ko) 디지탈 자기기록재생장치
JPH11238320A (ja) 信号処理方法およびそれを用いた記録再生装置
JPH1031866A (ja) データ検出回路
JPH0945015A (ja) ディジタル磁気記録再生装置