JPH0634487B2 - モデム - Google Patents

Description

【発明の詳細な説明】 〔概要〕 近年、モデムを含む多くのデータ伝送装置は、ネットワ
ークの高信頼性を強く要求されている。このため回線品
質等の情報を外部モニタに出力することは、不可欠とな
りつつある。このような外部モニタへの内部状態送出を
行うには、従来モデム内のマイクロプロセッサによる通
常のデータ処理中のタイムスロットに内部状態出力用の
同期信号を割込ませて出力する必要があったため、デー
タ処理におけるインタフェースが制限されるという不利
があった。本発明は、マイクロプロセッサが内部状態情
報を書換え自在のメモリに書き込む際に、そのアドレス
に対応するデータが内部情報を示すデータである場合は
内部状態のモニタ出力を行なわせるようにした。

〔産業上の利用分野〕

本発明はインタフェース制御方式、例えばモデムから内
部状態が出力されるときの出力手順の制御方式に関する
ものである。

〔従来の技術〕

この内部状態に関する事柄としては回線品質，回線等化
状態，受信レベル等がある。従来におけるモデムの内部
状態出力方式の実行例としては、例えば第２図に示すよ
うなものがあった。

これは、モデム内でデータ処理を行なうために第１の処
理装置１と第２の処理装置２とが設置され、また当該処
理装置１，２間にはデータ伝送を行うためにバス４が接
続されている。さらに、第１の処理装置１に対して、第
２の処理装置２とは並列にラッチ回路３が設けられ、こ
のラッチ回路３にはバス４から分岐したバス４ａが接続
されると共に、第１の処理装置１から延びる信号線５が
接続されている。そして、通常のデータ伝送、或いは処
理操作にあっては、第１の処理装置１と第２の処理装置
２との間でバス４を使ってデータのやりとりが行なわれ
る。

〔発明が解決しようとする問題点〕

しかしながら、このような従来のインタフェース制御方
式にあっては、モデムの内部状態を当該モデムのコア部
の共通バス４を使用して出力するに当り、この共通バス
には内部状態情報の他に種々のデータが流れているた
め、第１の処理装置は内部状態出力用の同期信号をラッ
チに向けて出力しデータを出力する必要がある。このよ
うな処理操作は、リアルタイムで変復調動作をしなけれ
ばならないモデム内蔵のプロセッサ（例えば上記処理装
置１又は２）に大きな負担をかけるという問題点があっ
た。

本発明は、このような従来の問題点に着目してなされた
もので、その目的は、モデム等の各種装置において、内
部状態出力に要するプロセッサの処理操作を簡易化し、
主たる動作を確実に行なわせ、上記各種装置の全体的な
作動効率を向上させることにある。

〔問題点を解決するための手段〕

本発明は、上記目的を達成するため、データ処理を行う
とともに内部状態情報を出力するプロセッサと、該プロ
セッサからの処理データ及び内部状態情報を格納するメ
モリと、内部状態出力用のラッチと、前記プロセッサ、
前記メモリ及び前記ラッチを接続するデータバスと、前
記プロセッサ及び前記メモリを接続するアドレスバス
と、該アドレスバスのアドレス情報をデコードし、前記
メモリ内において内部状態情報を格納する番地である場
合、前記ラッチに対し起動信号を出力するデコーダとを
備え、前記プロセッサは前記メモリを利用した変復調デ
ータの処理中に前記メモリに対してアドレスバスおよび
データバスを介して内部状態情報を書き込み、前記デコ
ーダはアドレス情報をデコードして前記メモリ内におい
て内部状態情報を格納する番地であるかを判定し、その
判定結果に基づいて前記メモリに対し選出された内部状
態情報を前記ラッチに保持させるとともに、前記ラッチ
に起動をかけて内部状態のモニタ出力を行わせるように
したことを要旨とする。

〔作用〕

プロセッサは、当該プロセッサに対して外付けの形で設
けられたメモリにデータバスを通して処理データ及び内
部状態情報を格納する。また、プロセッサ及びメモリ１
２からはそれぞれアドレスバスが延びており、これらの
アドレスバスはデコーダに接続される。このデコーダは
プロセッサからのアドレス情報を監視し、アドレス情報
が内部状態情報を格納した番地を示すものであると判断
するとラッチに起動信号（ラッチパルス）を発送し、こ
れにより該当する内部状態情報がデータバスを通ってラ
ッチへ転送され、回線へと送り出される。

〔実施例〕

第１図は本発明のインタフェース制御方式を実行するた
めの制御回路の一実施例を示す図である。この実施例
は、モデムにおけるインタフェース制御を示すもので、
この制御回路は、変復調処理操作を行なうプロセッサ１
１と、このプロセッサ１１に対して外付け構造となって
いる書換え自由のメモリ１２と、モデムの内部状態情報
出力用のラッチ１３と、デコーダ１６とを備えている。
プロセッサ１１とメモリ１２との間にはデータバス１４
が接続され、このデータバス１４は途中で分岐したデー
タバス１４ａとなってラッチ１３に接続している。ま
た、プロセッサ１１とデコーダ１６との間にはアドレス
バス１７が延びており、且つメモリ１２とプロセッサ１
１との間にはアドレスバス１８が延設されている。さら
に、デコーダ１６とラッチ１３との間にはラッチ起動用
の信号即ちラッチパルス伝達用の信号線１５が接続され
ている。

プロセッサ１１としてはマイクロプロセッサ（ＭＰＵ）
が用いられており、メモリ１２にはランダム・アクセス
・メモリ（ＲＡＭ）が用いられている。デコーダ１６
は、この制御回路内でアドレス判定部を構成しており、
プロセッサ１１からのアドレス情報を監視する。

かかる構成を有する制御回路において、プロセッサ１１
はデータ処理及び内部状態情報の作成等各種処理操作を
行ない、処理データ及び内部状態情報をデータバス１４
を使ってメモリ１２に書き込む。そして、プロセッサ１
１は内部状態情報が書き込まれたアドレス情報をアドレ
スバス１７を通してデコーダ１６に向けて送出する。他
方メモリ１２からも当該メモリ１２に格納された各種デ
ータの番地を示すアドレス情報がアドレスバス１８を通
して発送せしめられる。この時アドレス情報は、アドレ
スバス１８を通して送出される。このアドレス情報は、
アドレスバス１７を通してデコーダ１６に対しても同時
に送出される。デコーダ１６はプロセッサ１１から送ら
れてきたアドレス情報が、ある特定のアドレス情報であ
るか否かを判断し、条件が成立した時のみ、ラッチ回路
１３へラッチパルスを送出する。このラッチパルスは内
部状態出力用の同期信号としての役割を持つ。上記ラッ
チパルスの出力によってラッチ１３が作動し、プロセッ
サ１１が送出するモデムの内部状態情報を保持すると共
に、外部モニタに内部状態出力を行なう。

このように内部状態出力用の同期作動はデコーダによっ
て行なわれるから、プロセッサ１１は内部状態情報を他
の処理データと同様にメモリ１２に書き込むだけでよ
い。

〔発明の効果〕

以上説明したように、本発明によれば、端末装置等の回
線接続装置の内部状態モニタ出力を行うに当り、プロセ
ッサに対して外付け構成にされたメモリを利用し、プロ
セッサからメモリへ書き込みを行う場合のアドレス情報
をデコーダによってデコードしておき、アドレス情報が
メモリ内において内部状態情報を格納する番地である場
合に、ラッチに起動信号を出力し、ラッチから内部状態
情報を外部モニタへ出力させて、書き込み動作のみによ
り当該内部状態のモニタ出力を行なえるようにしたた
め、プロセッサには外部モニタへ内部状態情報を表示さ
せるための特別な処理が不要となり、プロセッサの負担
が軽減されるようになった。これにより回線接続装置の
小型化が可能になると共に、データの処理も簡易化で
き、効率的な装置の作動が可能になる等、種々の効果が
得られる。

【図面の簡単な説明】

第１図は本発明のモデムを示す図、第２図は従来のイン
タフェース制御回路を示す図である。 １…第１の処理装置 ２…第２の処理装置 ３…ラッチ回路 ４，４ａ，１４，１４ａ…データバス ５，１５…信号線 １１…プロセッサ（ＭＰＵ） １２…メモリ（ＲＡＭ） １６…デコーダ １７，１８…アドレスバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】データ処理を行うとともに内部状態情報を
   出力するプロセッサと、 該プロセッサからの処理データ及び内部状態情報を格納
   するメモリと、 内部状態出力用のラッチと、 前記プロセッサ、前記メモリ及び前記ラッチを接続する
   データバスと、 前記プロセッサ及び前記メモリを接続するアドレスバス
   と、 該アドレスバスのアドレス情報をデコードし、前記メモ
   リ内において内部状態情報を格納する番地である場合、
   前記ラッチに対し起動信号を出力するデコーダとを備
   え、 前記プロセッサは前記メモリを利用した変復調データの
   処理中に前記メモリに対してアドレスバスおよびデータ
   バスを介して内部状態情報を書き込み、前記デコーダは
   アドレス情報をデコードして前記メモリ内において内部
   状態情報を格納する番地であるかを判定し、その判定結
   果に基づいて前記メモリに対し選出された内部状態情報
   を前記ラッチに保持させると共に、前記ラッチに起動を
   かけて内部状態のモニタ出力を行わせるようにした ことを特徴とするモデム。