JPS58192468A - 電圧形インバ−タ装置 - Google Patents
電圧形インバ−タ装置Info
- Publication number
- JPS58192468A JPS58192468A JP57075835A JP7583582A JPS58192468A JP S58192468 A JPS58192468 A JP S58192468A JP 57075835 A JP57075835 A JP 57075835A JP 7583582 A JP7583582 A JP 7583582A JP S58192468 A JPS58192468 A JP S58192468A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- voltage
- signal
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
信頼性の向上を図った電圧形インバータ装置に関する。
一般に電圧形インバータの出力電圧波形は、特殊な場合
を除き、正弦波が嗜ましい。正弦波を得るために、従来
から種々の波形変換手段が提案されている。その一つに
、パルス幅変詞制御によって正弦波ｆ制された波形を出
力するインバータがある。
を除き、正弦波が嗜ましい。正弦波を得るために、従来
から種々の波形変換手段が提案されている。その一つに
、パルス幅変詞制御によって正弦波ｆ制された波形を出
力するインバータがある。
１゛１″′・０°”″”＞＝−ｐｏ＋＠ｔｍ 、、
スイッチをオン・オフするタイミング信号を得るための
制御信号を示す。正弦波の電圧基準信号Ｓと三角波の搬
送波信号Ｔとを比較し、第１Ｂ図に示したような主回路
スイッチの正調スイッチをオンさせるタイミング信号と
、第１ｃ図に示したような主回路スイッチの負側スイッ
チをオンさせるタイミング信号とを得る。これ等の信号
を用いて、主回路スイッチをオン・オフ制御することに
よシ、第ＩＤ図に示したようなパルス＋ｍ Ｋ 調され
た出力電圧が擾られる。この変―波電圧を平均的にみた
電圧は、図示点線で示す正弦波となる。このようにして
、インバータ出力として、９上記基準信号８に応じた正
弦波従来の正弦波変調方式では、前述したように、正弦
波電圧基準信号と搬送三角波信号を比較するものが一般
的に用いられている。しかし、このような方式では、正
弦波電圧基準信号は単位正弦波に電圧指令値に応じた値
を乗じることによシ得られるので、乗算（ロ）路を必要
とする。また、搬送三角波の周波数を一定にした場合、
出力周波数の増加につれて、（搬送周波数）／（出力周
波数）の比が小さくなる。その結果、出力周波数にうな
９周波数の影響が大きく現われる。これを抑制するため
、出力周波数と搬送周波数との間で同期をとる必要があ
る。さらに、広い範囲にわたる周波数制御の場合は、出
力周波数と搬送周波数との間で同期をとる必要がある。
スイッチをオン・オフするタイミング信号を得るための
制御信号を示す。正弦波の電圧基準信号Ｓと三角波の搬
送波信号Ｔとを比較し、第１Ｂ図に示したような主回路
スイッチの正調スイッチをオンさせるタイミング信号と
、第１ｃ図に示したような主回路スイッチの負側スイッ
チをオンさせるタイミング信号とを得る。これ等の信号
を用いて、主回路スイッチをオン・オフ制御することに
よシ、第ＩＤ図に示したようなパルス＋ｍ Ｋ 調され
た出力電圧が擾られる。この変―波電圧を平均的にみた
電圧は、図示点線で示す正弦波となる。このようにして
、インバータ出力として、９上記基準信号８に応じた正
弦波従来の正弦波変調方式では、前述したように、正弦
波電圧基準信号と搬送三角波信号を比較するものが一般
的に用いられている。しかし、このような方式では、正
弦波電圧基準信号は単位正弦波に電圧指令値に応じた値
を乗じることによシ得られるので、乗算（ロ）路を必要
とする。また、搬送三角波の周波数を一定にした場合、
出力周波数の増加につれて、（搬送周波数）／（出力周
波数）の比が小さくなる。その結果、出力周波数にうな
９周波数の影響が大きく現われる。これを抑制するため
、出力周波数と搬送周波数との間で同期をとる必要があ
る。さらに、広い範囲にわたる周波数制御の場合は、出
力周波数と搬送周波数との間で同期をとる必要がある。
これ咎の理由によシ、正弦波′電圧基準信号と搬送三角
波信号とを比較する従来の正弦波変調方式のインバータ
では、制御回路の構成が非常に複雑になる欠点がある。
波信号とを比較する従来の正弦波変調方式のインバータ
では、制御回路の構成が非常に複雑になる欠点がある。
また、主回路スイッチをオン・オフさせるタイミング信
号を帰るためにアナログ回路を用いているので、雑音な
どの影響を受は鵬＜、高性能および高信頼性のインバー
タを作成するのが困難であった。
号を帰るためにアナログ回路を用いているので、雑音な
どの影響を受は鵬＜、高性能および高信頼性のインバー
タを作成するのが困難であった。
本発明は、上記した欠点および田畑性を解消および軽減
するためになされたものであり、簡単な制御回路の構成
を有し、性能および信頼性の向上を図った電圧形インバ
ータ装置を提供することを目的とする。
するためになされたものであり、簡単な制御回路の構成
を有し、性能および信頼性の向上を図った電圧形インバ
ータ装置を提供することを目的とする。
本発明は、以上の目的を達成するために、出力交流電圧
波形をＦ９Ｔ足の数に等分割し、この分割区間をさらに
所定の数に等分割して所定の電気角区間を傷、谷・電気
角区間における出力交流電圧彼形の時間槓痺値に比ｆｐ
ＩＪ Ｌだ数値をデータとして各電気角区間に対応させ
てメモリ回路に予め虻１、値し、この記噂したデータを
順次続出し、時間積算用カウンタからのデータと比較す
ることによって、主回路スイッチをオン・オフ制御する
信号を侮る構成をとっている。
波形をＦ９Ｔ足の数に等分割し、この分割区間をさらに
所定の数に等分割して所定の電気角区間を傷、谷・電気
角区間における出力交流電圧彼形の時間槓痺値に比ｆｐ
ＩＪ Ｌだ数値をデータとして各電気角区間に対応させ
てメモリ回路に予め虻１、値し、この記噂したデータを
順次続出し、時間積算用カウンタからのデータと比較す
ることによって、主回路スイッチをオン・オフ制御する
信号を侮る構成をとっている。
以下、本発明に係る電圧形インバータ装置の第一実施例
を図面に基づいて説明する。本発明は電圧時間積比較制
御を基本原理としているので、まず電圧時間槓比較制＠
１について説明する。
を図面に基づいて説明する。本発明は電圧時間積比較制
御を基本原理としているので、まず電圧時間槓比較制＠
１について説明する。
変流電圧の実効値が７０１周波数がｆ。であるＩＥ弦弦
波泥流電圧１瞬時値をθ。とすればｅｏ＝ Ｅ Ｖｏｓ
ｉｎ ２πｆｏｔ ・・・・・・・・・・・・・・
・・・ （りとなる。ｅｏの電気角θＩ（ｔ＝０）から
電気角０２（ｔ＝丁、ｙ、）の電圧時間積値Ｓを求める
と、となる。ここでＶ。とｆ。との関係を一定の比率Ｋ
Ｋ保つと、すなわち、電圧対周波数の比（以下Ｖ／ｆ比
と称する）が一定の正弦波交流電圧の場合には、電圧時
間積値８は、 となる。（３）式かられかるように、電圧時間積値Ｓは
電圧や周波数に無関係に電気角θのみの関数で表わすこ
とができる。
波泥流電圧１瞬時値をθ。とすればｅｏ＝ Ｅ Ｖｏｓ
ｉｎ ２πｆｏｔ ・・・・・・・・・・・・・・
・・・ （りとなる。ｅｏの電気角θＩ（ｔ＝０）から
電気角０２（ｔ＝丁、ｙ、）の電圧時間積値Ｓを求める
と、となる。ここでＶ。とｆ。との関係を一定の比率Ｋ
Ｋ保つと、すなわち、電圧対周波数の比（以下Ｖ／ｆ比
と称する）が一定の正弦波交流電圧の場合には、電圧時
間積値８は、 となる。（３）式かられかるように、電圧時間積値Ｓは
電圧や周波数に無関係に電気角θのみの関数で表わすこ
とができる。
第２Ａ図は、ｖ／ｆの比が一定の場合において、高い電
圧ＶＨおよび高い周波数ｆＨを有した波形の１サイクル
を示したものである。第２Ｂ図は、同様のＶ／ｆ条件に
おいて、低い電圧ＶＬお 件。
圧ＶＨおよび高い周波数ｆＨを有した波形の１サイクル
を示したものである。第２Ｂ図は、同様のＶ／ｆ条件に
おいて、低い電圧ＶＬお 件。
よび低い周波数ｆＬを有した波形の１サイクルを示した
ものである。（３）式は、第２Ａおよび２Ｂ図において
任意の同一電気角θの期間の電圧時間積値である斜線部
分の面積８Ｈと８Ｌとが等しいことを慧味している。
ものである。（３）式は、第２Ａおよび２Ｂ図において
任意の同一電気角θの期間の電圧時間積値である斜線部
分の面積８Ｈと８Ｌとが等しいことを慧味している。
したがって、一定の直流電圧から主回路スイッチを適宜
オン・オフしてＶｌｆ比が一定の正弦波交流出力電圧を
得る場合、出力周波数の電気角θに応じて所定の電圧時
間積値が得られるように主回路スイッチをオン・オフ制
御すれば所望の９：５’ｆ、出力電圧波形ヲ得ることが
できる。
オン・オフしてＶｌｆ比が一定の正弦波交流出力電圧を
得る場合、出力周波数の電気角θに応じて所定の電圧時
間積値が得られるように主回路スイッチをオン・オフ制
御すれば所望の９：５’ｆ、出力電圧波形ヲ得ることが
できる。
以上の原理を土台にして、以下の説明を行う。
第３Ａおよび３Ｂ図は、本発明の第一実施例である三相
電圧形インバータの構成を示した概略ブロック１凶であ
る。
電圧形インバータの構成を示した概略ブロック１凶であ
る。
周波数設定器ＸＯは変流出力電圧の周波数を設定するも
のであり、変流出力電圧の周波数に比レリした直流電圧
を出力する。加減速制限回路１２は、周波数設定器１０
に接続され、交流出力電圧の周ｖ＃！Ｉの上昇前たは下
降の時限を設定し、負荷の加速および減速の割合を制限
するも一１ｌ−／１ａｒ のである。詳しく述べると、加減速制限回路１２の出力
は、直流電圧であり、周波数設定器１０の設定出力電圧
に対して、設定した時限で変化し、最終的に上記設定出
力電圧に比例した電圧値になる。電圧−周波数に換器（
以下Ｖ／Ｆ変換器と称する）１４は、′加減速制限回路
１２に接続され、加減速制限回路１２の直流出力電圧に
比例しだ周波数のパルスを出力し、最終的には周波数設
定器１０によって設定された周波数に比例した周波数の
パルスを出力するものである。アドレス指定用カウンタ
１６はｖ〃変換器１４に接続され、■／Ｆｆ換器１４か
らの出力パルスを計数する。アドレス指定用カウンタ１
６はバイナリ−カウンタで構成される。ＮＡＮＤゲート
１８は、アドレス指定用カウンタ１６に接続され、出力
交流電圧の電気角６０°と次の電気角６０°との境界を
決定するもので、アドレス指定用カウンタ１６が８パル
ス計数するごとに、８パルス目の立上りでｌＬルベルか
ら″Ｈｌルベルに変化する信号を出力する。６進リング
１０− カウンタ２０はＮ、ｋＮＤゲート１８に接続され、ＮＡ
ＮＤゲート１８の立上シパルスを計数する。
のであり、変流出力電圧の周波数に比レリした直流電圧
を出力する。加減速制限回路１２は、周波数設定器１０
に接続され、交流出力電圧の周ｖ＃！Ｉの上昇前たは下
降の時限を設定し、負荷の加速および減速の割合を制限
するも一１ｌ−／１ａｒ のである。詳しく述べると、加減速制限回路１２の出力
は、直流電圧であり、周波数設定器１０の設定出力電圧
に対して、設定した時限で変化し、最終的に上記設定出
力電圧に比例した電圧値になる。電圧−周波数に換器（
以下Ｖ／Ｆ変換器と称する）１４は、′加減速制限回路
１２に接続され、加減速制限回路１２の直流出力電圧に
比例しだ周波数のパルスを出力し、最終的には周波数設
定器１０によって設定された周波数に比例した周波数の
パルスを出力するものである。アドレス指定用カウンタ
１６はｖ〃変換器１４に接続され、■／Ｆｆ換器１４か
らの出力パルスを計数する。アドレス指定用カウンタ１
６はバイナリ−カウンタで構成される。ＮＡＮＤゲート
１８は、アドレス指定用カウンタ１６に接続され、出力
交流電圧の電気角６０°と次の電気角６０°との境界を
決定するもので、アドレス指定用カウンタ１６が８パル
ス計数するごとに、８パルス目の立上りでｌＬルベルか
ら″Ｈｌルベルに変化する信号を出力する。６進リング
１０− カウンタ２０はＮ、ｋＮＤゲート１８に接続され、ＮＡ
ＮＤゲート１８の立上シパルスを計数する。
リードオンリーメモリ（以下ＲＯＭと称する）２２は、
アドレス指定用カウンタ１６に接続され、このカウンタ
１６の計数値によってアドレスが指定され、そのアドレ
スのデータが読み出される。比較器２４は、ＲＯＭ２２
の上位４ビツト出力端子に接続され、比較入力Ａ１が供
給されている。比較器２６は、ＲＯＩｆ２２の下位４ビ
ツト出力端子に接続され、比較入力Ａ、が供給されてい
る。時間積、疼用カウンタ２８は発信器３０に接続され
、発信器３０から出力される一定周期のパルスを計数し
、時間を積算する。
アドレス指定用カウンタ１６に接続され、このカウンタ
１６の計数値によってアドレスが指定され、そのアドレ
スのデータが読み出される。比較器２４は、ＲＯＭ２２
の上位４ビツト出力端子に接続され、比較入力Ａ１が供
給されている。比較器２６は、ＲＯＩｆ２２の下位４ビ
ツト出力端子に接続され、比較入力Ａ、が供給されてい
る。時間積、疼用カウンタ２８は発信器３０に接続され
、発信器３０から出力される一定周期のパルスを計数し
、時間を積算する。
時間積算用カウンタ２８はバイナリカウンタで構成され
る。ワンショット回路３２は、Ｖ／Ｆｆ換器１４に接続
され、アドレス指定用カウンタ１６へ送出される立上り
信号に同期してワンショット信号を出力し、時曲槓痒用
カウンタ２８をクリアして、発信器３０からの発信パル
スの￥Ｆ数にそなえる。すなわち、時間積算用カウンタ
２８は、ＲＯＭ２２の１アドレスごとの時間Ｊａ算を行
なう。時間積算用カウンタ２８は、比較器２４，２６に
接続され、これ等の比較器２４．２６に比較入力Ｂ、お
よびＢ２を供給している。比較器ｚ４，２ｅは、比較入
力Ａ、とＢ、およびＡ、とＢ、との大小比較を行なう。
る。ワンショット回路３２は、Ｖ／Ｆｆ換器１４に接続
され、アドレス指定用カウンタ１６へ送出される立上り
信号に同期してワンショット信号を出力し、時曲槓痒用
カウンタ２８をクリアして、発信器３０からの発信パル
スの￥Ｆ数にそなえる。すなわち、時間積算用カウンタ
２８は、ＲＯＭ２２の１アドレスごとの時間Ｊａ算を行
なう。時間積算用カウンタ２８は、比較器２４，２６に
接続され、これ等の比較器２４．２６に比較入力Ｂ、お
よびＢ２を供給している。比較器ｚ４，２ｅは、比較入
力Ａ、とＢ、およびＡ、とＢ、との大小比較を行なう。
比較器２４．２６は、（ＲＯＭ２２の出力値）〉（時間
積算用カウンタ２８の積算値）すなわち（比較入力Ａの
値）〉（比較入力Ｂの値）であれば比較出力端子（Ａ〉
Ｂ）から”Ｈ“レベル、比較出力端子（Ａ＜Ｂ ）から
１Ｌルベルの信号を出力する。一方、（ＲＯＭ２２の出
力値）〈（時間積算用カウンタ２８の積算値）すなわち
（比較入力Ａの値）〈（比較入力Ｂの値）であれば、比
較器２４．２６は比較出力端子（Ａ〉Ｂ）からＩＬ“レ
ベル、比較出力端子（Ａ＜Ｂ）から１Ｈ″レベルの信号
を出力する。ＡＮＤゲート３４は、比較器２４．２６に
接続され、比較６２４０２６゜Ｌｔｆｆｌ［カ、□い。
積算用カウンタ２８の積算値）すなわち（比較入力Ａの
値）〉（比較入力Ｂの値）であれば比較出力端子（Ａ〉
Ｂ）から”Ｈ“レベル、比較出力端子（Ａ＜Ｂ ）から
１Ｌルベルの信号を出力する。一方、（ＲＯＭ２２の出
力値）〈（時間積算用カウンタ２８の積算値）すなわち
（比較入力Ａの値）〈（比較入力Ｂの値）であれば、比
較器２４．２６は比較出力端子（Ａ〉Ｂ）からＩＬ“レ
ベル、比較出力端子（Ａ＜Ｂ）から１Ｈ″レベルの信号
を出力する。ＡＮＤゲート３４は、比較器２４．２６に
接続され、比較６２４０２６゜Ｌｔｆｆｌ［カ、□い。
、ヵ１．オ ｉ。
にｗＨルベルの信号が出力されていることを検出し、こ
の検出信号で時間積算用カウンタ２８の計数停止を行な
い、ｗ［数アップを防止する。
の検出信号で時間積算用カウンタ２８の計数停止を行な
い、ｗ［数アップを防止する。
これによシ時間積算用カウンタ２８は苓から再び計数を
始めることを防いでいる。分配回路３６は、６進リング
カウンタ２０と比較器２４゜２６とに接続され、６進リ
ングカウンタ２ｏから′区気角６０°ごとにシフトする
出力信号および比較回路２４．２６から比較出力信号を
入力し、これ等の信号を組合せて分配信号を得る。第４
図は、分配回路３６の回路構成図である。図示したよう
に分配回路３６は、６進リングカウンタ２０からの出力
Ｑ１〜Ｑ６と比較回路２４゜２６からの比較出力信号と
を入力するＡＮＤゲ−ト３６． 〜３６．１と；これ等
のＡＮＤゲート３６、〜３６１からの出力と６進リング
カウンタ２０からの出力Ｑ＊ ＩＱ４ ｅＱｓ と
を入力し分配信号を出力するＯＲゲート３６１．〜３６
□。
始めることを防いでいる。分配回路３６は、６進リング
カウンタ２０と比較器２４゜２６とに接続され、６進リ
ングカウンタ２ｏから′区気角６０°ごとにシフトする
出力信号および比較回路２４．２６から比較出力信号を
入力し、これ等の信号を組合せて分配信号を得る。第４
図は、分配回路３６の回路構成図である。図示したよう
に分配回路３６は、６進リングカウンタ２０からの出力
Ｑ１〜Ｑ６と比較回路２４゜２６からの比較出力信号と
を入力するＡＮＤゲ−ト３６． 〜３６．１と；これ等
のＡＮＤゲート３６、〜３６１からの出力と６進リング
カウンタ２０からの出力Ｑ＊ ＩＱ４ ｅＱｓ と
を入力し分配信号を出力するＯＲゲート３６１．〜３６
□。
３６８．と；これ等の分配信号を反転するインバータゲ
ート３６．・、 ３６１１ ＋ ３ ’Ｉａとよりなる
。
ート３６．・、 ３６１１ ＋ ３ ’Ｉａとよりなる
。
ベース駆動回路３８．〜３８・は分配回路３６に接続さ
れ、これ等の駆動回路３８．〜３８゜に接続されたトラ
ンジスタＴ、〜Ｔ・を所定の条件でスイツチングする。
れ、これ等の駆動回路３８．〜３８゜に接続されたトラ
ンジスタＴ、〜Ｔ・を所定の条件でスイツチングする。
トランジスタＴ１〜Ｔ６は第３Ｂ図に示したようにブリ
ッジ接続され、主回路スイッチ４θを構成する。トラン
ジスタＴ、〜Ｔ、のコレクタ・エミッタ間に並列にダイ
オードＤｌ−Ｄ、が接続されている。直流電圧線４２が
主回路スイッチ４０に接続され直流電圧ｇｄを供給する
。主回路スイッチ４０は、この直流電圧をパルス幅ｆ調
して、＃導電動機４４に正弦波三相父流厄圧を供給する
。
ッジ接続され、主回路スイッチ４θを構成する。トラン
ジスタＴ、〜Ｔ、のコレクタ・エミッタ間に並列にダイ
オードＤｌ−Ｄ、が接続されている。直流電圧線４２が
主回路スイッチ４０に接続され直流電圧ｇｄを供給する
。主回路スイッチ４０は、この直流電圧をパルス幅ｆ調
して、＃導電動機４４に正弦波三相父流厄圧を供給する
。
トランジスタＴ、〜Ｔ６は表１に示したような関係でオ
ン・オフ制御される。
ン・オフ制御される。
表１
第５Ａ図は、表１の区間Ａ、 −Ｆを図で示したもので
あり、第５Ｂ−第５Ｇ図は、この区間における６進リン
グカウンタ２０の出力Ｑｌ 〜Ｑ６のタイミングチャー
トである。また、第５Ｈ〜第５Ｍ図は、第５Ｂ〜第５Ｇ
図に示したタイミングでベース駆動回路３８．〜３８６
へ入力される信号を下したものであり、表１に示した内
科と対応１７ている。
あり、第５Ｂ−第５Ｇ図は、この区間における６進リン
グカウンタ２０の出力Ｑｌ 〜Ｑ６のタイミングチャー
トである。また、第５Ｈ〜第５Ｍ図は、第５Ｂ〜第５Ｇ
図に示したタイミングでベース駆動回路３８．〜３８６
へ入力される信号を下したものであり、表１に示した内
科と対応１７ている。
第６図は、尺１の一部をグラフで示したものである。表
１において、Ａ−Ｆは、出力周波数を電気角６０°ごと
に区切った制御期間である。
１において、Ａ−Ｆは、出力周波数を電気角６０°ごと
に区切った制御期間である。
１０ Ｎ ｌはトランジスタを導通状態に固定して訃〈
ことを息味し、ＯＦＦ″はトランジスタを非転値を示す
。
ことを息味し、ＯＦＦ″はトランジスタを非転値を示す
。
たとえ、、′ｆ、区間Ａについて、トランジスタＴ１〜
Ｔ６のオン・オフ制御を説明する。トランジスタＴ、は
ＯＮで直流電源４２の負側に接続されている。トランジ
スタＴ８はＯＦＦ状態である。トランジスタＴ１は電気
角θに対して電圧時間積値８ｓ（のに等しくなるように
オン・オフ制御される。これにより、第３Ｂ因のＵ −
７間の端子゛電圧Ｖｕ−ｖがＫＫｆＯｓｉｎ（θ＋３０
０）になる・トラ７ジリトは・ °・（０）に等しくな
る 町。
Ｔ６のオン・オフ制御を説明する。トランジスタＴ、は
ＯＮで直流電源４２の負側に接続されている。トランジ
スタＴ８はＯＦＦ状態である。トランジスタＴ１は電気
角θに対して電圧時間積値８ｓ（のに等しくなるように
オン・オフ制御される。これにより、第３Ｂ因のＵ −
７間の端子゛電圧Ｖｕ−ｖがＫＫｆＯｓｉｎ（θ＋３０
０）になる・トラ７ジリトは・ °・（０）に等しくな
る 町。
ように制御されるニトランジスタＴＩｌは、電気角θに
関して、電圧時間積値Ｓ！（θ）に等しくなるようにオ
ン・オフ制御される。これによｐｗ−７間の端子電圧ｖ
ｖｒ−ｖが７”ｚｒｏｘｃ。８θになる。
関して、電圧時間積値Ｓ！（θ）に等しくなるようにオ
ン・オフ制御される。これによｐｗ−７間の端子電圧ｖ
ｖｒ−ｖが７”ｚｒｏｘｃ。８θになる。
したがってＶ−Ｗ間の端子電圧Ｖｖ−Ｗは−ｆ２−ｆ□
ｋｃｏＢθになる。トランジスタＴ・は、８宜（のに
寺しくなるように制御される。したがって、Ｗ−Ｕ間の
端子電圧ＶＷ−Ｕは Ｖｗ −ｕ ＝ −（Ｖｕ −ｖ ＋Ｖｖ−ｗ ）＝
−１１Ｅ ｆｏｋｓｌｎ（θ＋８０°：） −、ｆｉ
ｒ（、ｋｃｍＳθ）＝ −ＪＴ ｆｏｋｓｉｎ（θ−３
０°）・・・・・・・・・（４）となる。区間Ｂ−Ｆに
ついても同様のことが言える。その結、東を表２に示す
。
ｋｃｏＢθになる。トランジスタＴ・は、８宜（のに
寺しくなるように制御される。したがって、Ｗ−Ｕ間の
端子電圧ＶＷ−Ｕは Ｖｗ −ｕ ＝ −（Ｖｕ −ｖ ＋Ｖｖ−ｗ ）＝
−１１Ｅ ｆｏｋｓｌｎ（θ＋８０°：） −、ｆｉ
ｒ（、ｋｃｍＳθ）＝ −ＪＴ ｆｏｋｓｉｎ（θ−３
０°）・・・・・・・・・（４）となる。区間Ｂ−Ｆに
ついても同様のことが言える。その結、東を表２に示す
。
表２
第７図は、表２に基づして描いたグラフでめる。第７図
からインバータ出力端子に周波数に比例した電圧値をも
つ正弦波交流電圧が得られることかわかる。
からインバータ出力端子に周波数に比例した電圧値をも
つ正弦波交流電圧が得られることかわかる。
前述したＳ、（θ）およびＳｍ（のに関係したデータは
ＲＯＭ２２に記憶されている。ＲＯμ２２は少なくとも
８ビツトで構成されている。以下、８ビツトの岡で説明
する。ＲＯＭ２２の出カビ −ットは、上位４ビ
ツトと下位４ビツトに分け、上位４ビツトにＪ（θ）に
関係したデータを、下位４ビツトに８１ψ）に関係した
データを記憶する。
ＲＯＭ２２に記憶されている。ＲＯμ２２は少なくとも
８ビツトで構成されている。以下、８ビツトの岡で説明
する。ＲＯＭ２２の出カビ −ットは、上位４ビ
ツトと下位４ビツトに分け、上位４ビツトにＪ（θ）に
関係したデータを、下位４ビツトに８１ψ）に関係した
データを記憶する。
記憶するデータは８．（の、８雪（θ）そのものではな
く第８Ａおよび８Ｂ図に示したように、電気角６ｆの区
間を所定の数（本実施例では８）で等分割し、各分割区
間内での電圧時間積値に比烈した値をデータとして使用
する。第８Ａおよび８Ｂ図において、８等分された各区
間の８．（θ）誉よび８バのの値の変化分が斜線で示さ
れている。
く第８Ａおよび８Ｂ図に示したように、電気角６ｆの区
間を所定の数（本実施例では８）で等分割し、各分割区
間内での電圧時間積値に比烈した値をデータとして使用
する。第８Ａおよび８Ｂ図において、８等分された各区
間の８．（θ）誉よび８バのの値の変化分が斜線で示さ
れている。
この変化分に比例した値をデータとして使用する。なお
、ＳＩψ）ｅ ｓ＊（θ）そのものを記憶してもよいが
、ＲＯＭ２２の記憶容置が増す他に、信号処理が複雑に
なるので、変化分に比例した値をデータとして用いるの
が晴ましい。表３は、電気角６０°を８等分した場合の
実際のデータを示し、ＲＯＭ、？２のアドレスθ〜７に
は１６進数１桁が記憶される。
、ＳＩψ）ｅ ｓ＊（θ）そのものを記憶してもよいが
、ＲＯＭ２２の記憶容置が増す他に、信号処理が複雑に
なるので、変化分に比例した値をデータとして用いるの
が晴ましい。表３は、電気角６０°を８等分した場合の
実際のデータを示し、ＲＯＭ、？２のアドレスθ〜７に
は１６進数１桁が記憶される。
第３Ａおよび３Ｂ図に示した構成の第一実施例の動作を
第９人ないし９Ｂ図に基づいて説明する。なお、第９Ａ
〜９Ｒ図に示したタイムチャートは区間Ａの部分に関す
るものである。第９Ａ図は区間Ａの電気Ｐ４６０Ｐを８
等分した図である。周波数設定器１０で出力電圧の周波
数を設定すると、信号が加減速制限回路１２を介してＶ
ＦＫ換器１４に送出される。そうしてＶ／Ｆ夏換器１４
から第９Ｂ図にボしたようなパルスが出力される。アド
レス指定用カウンタ１６は、このパルスを計数して第９
Ｃ図に示したように計数値を出力する。この針数値は、
ＲＯＭ２２の各アドレスを指定する。ＲＯＭ、？２の各
アドレスが指定されると、比較器２４に第９Ｄ図に示し
たデータが送出され、比較器２６に第９Ｅ図に示したデ
ータが送出される。−万、発行器３０から第９Ｆ図に示
したようなりロックパルスが出力されている。このクロ
ックパルスは、時間積算用カウンタ２８で計数され、第
９Ｇ図Ｋ ７Ｊｅ Ｌｆｃ ′Ｉ″ｉｉ″８”６・１１
０４”″ □（り２８は、計数値がＲＯＭ２２からの
上位４ビツト又は下位４ビツトの出力データの大きい方
の値を超え九時、ＡＮＤゲート３４の出力信号によって
［！Ｐ鋏を停止する。ワンショット回路３２は、Ｖ／ｌ
ｉ’ ｆ換器Ｊ４からの立上り信号に同期して第９Ｈ図
に示したパルスを出力し、時間積分用カウンタ２８をリ
セットする。比較器２４および２６はＲ（Ｉ Ｍ ２
Ｊおよび時間積算用カウンタ２８からのデータを比較し
、第９Ｇないし９ Ｌ図に小１．たよりなパルス信号を
出力する。分配回路３６ｔ」１、比較器２４．２６から
の比ｌｅ債号と６進リングカウンタ２０からのシフト信
号に基づき、第９Ｍないし９Ｂ図に示したようなトラン
ジスタベース制御信号、８Ｇ、〜ＳＧ６をベース駆動回
路３８１〜３８−へ送出する。トランジスタベース制御
信号ＳＧ、〜Ｓ０６はベース駆動回路３８．〜３８．で
増幅された後、対応したトランジスタＴ、〜Ｔ＠に供給
される。第１ＯＡない１．ＩＯＦ図は、ベース駆動回路
３８１〜３８６から送出されるトランジスタベース制御
信号ＤＩＧ、〜Ｄ ８ Ｇ、を電気角σ〜３６σに関し
て示したものである。その結果、相間に第１１八ないし
１１０図に示したような、相間出力電圧波形が優られる
。
第９人ないし９Ｂ図に基づいて説明する。なお、第９Ａ
〜９Ｒ図に示したタイムチャートは区間Ａの部分に関す
るものである。第９Ａ図は区間Ａの電気Ｐ４６０Ｐを８
等分した図である。周波数設定器１０で出力電圧の周波
数を設定すると、信号が加減速制限回路１２を介してＶ
ＦＫ換器１４に送出される。そうしてＶ／Ｆ夏換器１４
から第９Ｂ図にボしたようなパルスが出力される。アド
レス指定用カウンタ１６は、このパルスを計数して第９
Ｃ図に示したように計数値を出力する。この針数値は、
ＲＯＭ２２の各アドレスを指定する。ＲＯＭ、？２の各
アドレスが指定されると、比較器２４に第９Ｄ図に示し
たデータが送出され、比較器２６に第９Ｅ図に示したデ
ータが送出される。−万、発行器３０から第９Ｆ図に示
したようなりロックパルスが出力されている。このクロ
ックパルスは、時間積算用カウンタ２８で計数され、第
９Ｇ図Ｋ ７Ｊｅ Ｌｆｃ ′Ｉ″ｉｉ″８”６・１１
０４”″ □（り２８は、計数値がＲＯＭ２２からの
上位４ビツト又は下位４ビツトの出力データの大きい方
の値を超え九時、ＡＮＤゲート３４の出力信号によって
［！Ｐ鋏を停止する。ワンショット回路３２は、Ｖ／ｌ
ｉ’ ｆ換器Ｊ４からの立上り信号に同期して第９Ｈ図
に示したパルスを出力し、時間積分用カウンタ２８をリ
セットする。比較器２４および２６はＲ（Ｉ Ｍ ２
Ｊおよび時間積算用カウンタ２８からのデータを比較し
、第９Ｇないし９ Ｌ図に小１．たよりなパルス信号を
出力する。分配回路３６ｔ」１、比較器２４．２６から
の比ｌｅ債号と６進リングカウンタ２０からのシフト信
号に基づき、第９Ｍないし９Ｂ図に示したようなトラン
ジスタベース制御信号、８Ｇ、〜ＳＧ６をベース駆動回
路３８１〜３８−へ送出する。トランジスタベース制御
信号ＳＧ、〜Ｓ０６はベース駆動回路３８．〜３８．で
増幅された後、対応したトランジスタＴ、〜Ｔ＠に供給
される。第１ＯＡない１．ＩＯＦ図は、ベース駆動回路
３８１〜３８６から送出されるトランジスタベース制御
信号ＤＩＧ、〜Ｄ ８ Ｇ、を電気角σ〜３６σに関し
て示したものである。その結果、相間に第１１八ないし
１１０図に示したような、相間出力電圧波形が優られる
。
第１２図は、本発明の第二実施例の構成を概略的に示し
たブロック図である。第３Ａおよび３Ｂ図に示した第一
実施例と同一箇所には同一符号を付しである。第二笑Ｉ
Ｍ同は電気角６０Ｆ’を１６等分し、アドレス指定用カ
ウンタ５２のキャリーアウト例号ＣＲにより、６進リン
グ力ウンタ２００円答ヲシフトさせるものである。
たブロック図である。第３Ａおよび３Ｂ図に示した第一
実施例と同一箇所には同一符号を付しである。第二笑Ｉ
Ｍ同は電気角６０Ｆ’を１６等分し、アドレス指定用カ
ウンタ５２のキャリーアウト例号ＣＲにより、６進リン
グ力ウンタ２００円答ヲシフトさせるものである。
第１３図は、本発明の第三実ｍ例の構成を概略的に示し
た示したブロック図である。第３Ａおよび３Ｂ図に示し
た第−実施例と同一箇所には同一符号を付しである。第
二実施例は、電気角６σを４等分し、アドレス指定用カ
ウンタ５２が４パルス計数するごとに、ＮＡＮＤゲート
５４によシ検出し、′Ｌルベルから”Ｈ”レベルに変化
する信号を出力し、この信号にょシロ進リングカウンタ
２０の内容をシフトさせるものである。
た示したブロック図である。第３Ａおよび３Ｂ図に示し
た第−実施例と同一箇所には同一符号を付しである。第
二実施例は、電気角６σを４等分し、アドレス指定用カ
ウンタ５２が４パルス計数するごとに、ＮＡＮＤゲート
５４によシ検出し、′Ｌルベルから”Ｈ”レベルに変化
する信号を出力し、この信号にょシロ進リングカウンタ
２０の内容をシフトさせるものである。
なお、本発明は前記した第一ないし第三実施例に限定さ
れるものではない。たとえば、第一ないし第三実ＩＭ例
では、電気Ｐ４６θ°を８．１６および４等分した列を
示したが、任意に等分割してもよい。この場合は、その
分割数を計数するとリセットするようにアドレス指定用
カウンタを設計する必要がある。捷だ、上記実施例の２
つ以上を組合せて、特定の出力用ｆｌ数を境いに分割数
を変更するようにしてもよい。
れるものではない。たとえば、第一ないし第三実ＩＭ例
では、電気Ｐ４６θ°を８．１６および４等分した列を
示したが、任意に等分割してもよい。この場合は、その
分割数を計数するとリセットするようにアドレス指定用
カウンタを設計する必要がある。捷だ、上記実施例の２
つ以上を組合せて、特定の出力用ｆｌ数を境いに分割数
を変更するようにしてもよい。
その他本発［ｌＩＪの快旨を逸脱しない範囲で砿々以上
説明したように、不発明によればインバータ装置の制御
回路の構成を単純化できる。制御回路は全てデジタル回
路で構成式れるので、従来のアナログ１ρ１路を汀んだ
制御回路と比べて、性能および信頼性が１ｉＪＩ １＝
する。また、試験調整が容易になり、低コストが実現で
きる。また、共通の信号で２つの関数波形の読み出し、
比較およびカウンタのリセットなどが行なわれるので、
出力電圧波形間の完全な同期がとれる。これにより、出
力波形にビートを生ずるという間油が解消される。捷だ
、回路が単純であるので専用ＩＣ化も容易であり、マイ
クロコンピュータによるソフト化も容易にできる。
説明したように、不発明によればインバータ装置の制御
回路の構成を単純化できる。制御回路は全てデジタル回
路で構成式れるので、従来のアナログ１ρ１路を汀んだ
制御回路と比べて、性能および信頼性が１ｉＪＩ １＝
する。また、試験調整が容易になり、低コストが実現で
きる。また、共通の信号で２つの関数波形の読み出し、
比較およびカウンタのリセットなどが行なわれるので、
出力電圧波形間の完全な同期がとれる。これにより、出
力波形にビートを生ずるという間油が解消される。捷だ
、回路が単純であるので専用ＩＣ化も容易であり、マイ
クロコンピュータによるソフト化も容易にできる。
第１Ａ−第１Ｄ図は、従来の電圧形インバータのｋＩＪ
作を説明するだめの凶、第２Ａおよび第２Ｂ図は、′電
圧時間積比較制御の基本原理を説明するだめの図、第３
Ａおよび第３Ｂ図は、本発明の第−実ＩＭ例の概略構成
ブロック図、第４図は、第３Ａ図に示した分配回路の回
路図、第５Ａ〜第５Ｍ図は、第４図の分配回路の分配動
作を説明するだめの図、第６図は、第３Ｂ図に示したト
ランジスタＴ１〜Ｔ６のオン・オフ制御を説明するだめ
の図、第７図は、第３Ｂ図に示したインバータ出力端子
から出力される電圧波形図、第８Ａおよび第８Ｂ図は、
第３Ａ因に示したＲＯｌｔ４に記憶されるデータを説明
するた や□↑ めの図、第９Ａ−第９Ｒ図、第１０Ａ〜第１０Ｆ図およ
び第１１Ａ〜第１１Ｃ因は、第３Ａおよび第３Ｂ図に示
した実施例の動作を説明するだめのタイムチャートおよ
び波形図、第１２図は本発明の第二実施例の概略構成ブ
ロック図、第１３図は本発明の第三実施例の概略構成ブ
ロック図である。 １４・・・和圧−周θＩ帽侯器、１６・・・アドレス指
定用カウンタ、１８・・・Ｎ Ａ Ｎ Ｄゲート、２０
・・・６進リングカウンタ、２２・・・リードオンリー
メモ９．２４，２６・・・比較器、２８・・・時間積算
用カウンタ、３６．〜３６１１・・・ＡＮＤゲート、３
６．８〜３６１．・・・ＯＲゲート、３６１６〜３６１
・・・インバータゲート、Ｊ＆、４３ｇ、・・・ベース
駆動回路、４０・・・主１ρ１ｗＩスイッチ。 出願人代理人 弁理士 鈴 江 武 彦区 ′
区 区 区 く ω ０ ０派
派 派 沃 区 ゛ 区 ｉ。 く （１） 区 図 １区 区 区 区 」 Σ ｚ ＯＣＬ ｏ α■ ■
■ ■ ■ ■ ■味 燗 暖味 糠 城
帳 ■
作を説明するだめの凶、第２Ａおよび第２Ｂ図は、′電
圧時間積比較制御の基本原理を説明するだめの図、第３
Ａおよび第３Ｂ図は、本発明の第−実ＩＭ例の概略構成
ブロック図、第４図は、第３Ａ図に示した分配回路の回
路図、第５Ａ〜第５Ｍ図は、第４図の分配回路の分配動
作を説明するだめの図、第６図は、第３Ｂ図に示したト
ランジスタＴ１〜Ｔ６のオン・オフ制御を説明するだめ
の図、第７図は、第３Ｂ図に示したインバータ出力端子
から出力される電圧波形図、第８Ａおよび第８Ｂ図は、
第３Ａ因に示したＲＯｌｔ４に記憶されるデータを説明
するた や□↑ めの図、第９Ａ−第９Ｒ図、第１０Ａ〜第１０Ｆ図およ
び第１１Ａ〜第１１Ｃ因は、第３Ａおよび第３Ｂ図に示
した実施例の動作を説明するだめのタイムチャートおよ
び波形図、第１２図は本発明の第二実施例の概略構成ブ
ロック図、第１３図は本発明の第三実施例の概略構成ブ
ロック図である。 １４・・・和圧−周θＩ帽侯器、１６・・・アドレス指
定用カウンタ、１８・・・Ｎ Ａ Ｎ Ｄゲート、２０
・・・６進リングカウンタ、２２・・・リードオンリー
メモ９．２４，２６・・・比較器、２８・・・時間積算
用カウンタ、３６．〜３６１１・・・ＡＮＤゲート、３
６．８〜３６１．・・・ＯＲゲート、３６１６〜３６１
・・・インバータゲート、Ｊ＆、４３ｇ、・・・ベース
駆動回路、４０・・・主１ρ１ｗＩスイッチ。 出願人代理人 弁理士 鈴 江 武 彦区 ′
区 区 区 く ω ０ ０派
派 派 沃 区 ゛ 区 ｉ。 く （１） 区 図 １区 区 区 区 」 Σ ｚ ＯＣＬ ｏ α■ ■
■ ■ ■ ■ ■味 燗 暖味 糠 城
帳 ■
Claims (5)
- （１）主回路スイッチをオン・オフ制御して直流電圧を
交流電圧に変換する電圧形インバータ装置において、出
力電圧の周波数を設定する回路と；この回路に接続され
、この回路から送出された電圧信号に応じて出力周波数
に比例したパルスを出力する電圧−周波数変換回路と；
この変換回路からのパルスを計数し、アドレスを指定す
る信号を送出する第１のカウンタ回路と；この第１のカ
ウンタ回路に接続され、このカウンタの計数値が出力変
流電圧の所定の電気角に対応した計数値に達するごとに
シフト信号を送出する第２のカウンタ回路と；前記第１
のカウンタ回路に接続され、このカウンタ回路からのア
ドレス信号によ八予め記憶していたデータが読出される
メモリ回路と、；クロック信号を出力する発振回路と；
この発振回路に接続され、この回路からのクロック信号
を計数して時間を積算する第３のカウンタ回路と：この
第３のカウンタ回路と前記メモリ回路とに接続され、前
記メモリ回路からのデータと前記第３のカウンタ回路か
らのデータとの大小を比較する比較回路と；この比較回
路および前記＠２のカウンタ回路に接続され、この比較
回路からの比較信号と前記第２のカウンタ回路からのシ
フト信号に基づいて、主回路スイッチをオン・オフｌｔ
Ｉ＋制御する信号を出力する分配回路と：前記電圧−周
波数ｆ僕回路と比較回路とに接続され、前記ｆ換回路か
らの信号に同期して前記第３のカウンタの自答をクリア
し、所定の電気角に付する時間槓舅に儂え、かつこの第
３のカウンタの計数値が所定の計数値に達した時計数を
停止させる計数制御回路とを具儂したことを特徴とする
電圧形インバータ装置。 - （２）メモリ回路は、交流出力電圧波形の１周期を所定
の数に等分割して所定の第１の電気角区間を得、さらに
この電気角区間を所定の数に分割して所定の第２の電気
角区間を得、この第２の電気角区間ごとに、出力電圧の
時間積算値に比例した数値を予め得、これ等の数値を第
２の電気角区間に対応したアドレスにデータとして連続
的に記憶していることを特徴としている特許請求の範囲
第（１）項記載の電圧形インバータ装置。 - （３）計数制御回路は、第３０カウンタ回路の計数値が
メモリ回路からのデータより大きくなった時、第３のカ
ウンタ回路の１１数を停止させることを特徴とする特許
請求の範囲第１１１項記載の電圧形インバータ装置。 - （４）第１の電気角区間は、出力電圧波形の１周期を６
等分し、６０°としたことを特徴とする特許請求の範囲
第（２）項記載の電圧形インバータ装置。 - （５）第２のカウンタ回路は、叱１のカウンタ回路の計
数値が電気角６０°に対応する値に達した時パルスを出
力するゲート回路と；このゲート回路に接続され、この
ゲート回路からの信号を計数して電気角６０°ごとの７
７ト信号送出する６進リングカウンタとからなることを
特徴とする特許請求の範囲第（４）項記載の電圧形イン
バータ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075835A JPH0634587B2 (ja) | 1982-05-06 | 1982-05-06 | 電圧形インバータ装置 |
| US06/488,811 US4513362A (en) | 1982-05-06 | 1983-04-26 | Voltage inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075835A JPH0634587B2 (ja) | 1982-05-06 | 1982-05-06 | 電圧形インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58192468A true JPS58192468A (ja) | 1983-11-09 |
| JPH0634587B2 JPH0634587B2 (ja) | 1994-05-02 |
Family
ID=13587639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075835A Expired - Lifetime JPH0634587B2 (ja) | 1982-05-06 | 1982-05-06 | 電圧形インバータ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4513362A (ja) |
| JP (1) | JPH0634587B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207458A (ja) * | 1984-03-30 | 1985-10-19 | Mitsubishi Electric Corp | インバ−タの制御回路 |
| JP2004023987A (ja) * | 2002-06-20 | 2004-01-22 | Lg Electronics Inc | スイッチング回路 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3333408A1 (de) * | 1983-09-15 | 1985-04-11 | Siemens Ag | Verfahren und vorrichtung zur ansteuerung der schalter eines mehrphasigen pulswechselrichters, insbesondere eines transistorwechselrichters |
| JP2510485B2 (ja) * | 1983-10-28 | 1996-06-26 | 株式会社日立製作所 | パルス幅変調インバ−タの制御装置 |
| JPS60249895A (ja) * | 1984-05-25 | 1985-12-10 | Toshiba Corp | 周波数変換装置 |
| DE3579286D1 (de) * | 1984-10-19 | 1990-09-27 | Kollmorgen Corp | Regelungssysteme fuer variable reluktanzmaschinen. |
| AU590871B2 (en) * | 1985-02-19 | 1989-11-23 | Inventio Ag | Pwm inverter |
| JPS63294266A (ja) * | 1987-05-26 | 1988-11-30 | Toshiba Corp | Ｐｗｍ制御型インバ−タの制御装置 |
| JPH0793823B2 (ja) * | 1988-02-01 | 1995-10-09 | 株式会社日立製作所 | 電圧形インバータのｐｗｍ制御装置 |
| US4879640A (en) * | 1988-06-08 | 1989-11-07 | Das Pawan K | ROM driven PWM inverter |
| US4967336A (en) * | 1990-02-26 | 1990-10-30 | Motorola, Inc. | High voltage bridge interface |
| US5168439A (en) * | 1990-11-27 | 1992-12-01 | General Electric Company | Inverter control method and apparatus |
| JPH05284775A (ja) * | 1992-02-26 | 1993-10-29 | Nec Corp | モーター駆動回路 |
| JP2768206B2 (ja) * | 1993-03-30 | 1998-06-25 | 三菱電機株式会社 | インバータ装置 |
| US5600548A (en) * | 1994-08-11 | 1997-02-04 | Sundstrand Corporation | DC content control for an inverter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150977A (en) * | 1980-04-25 | 1981-11-21 | Toshiba Corp | Voltage type inverter |
| JPS579267A (en) * | 1980-06-17 | 1982-01-18 | Toshiba Corp | Controlling system for voltage type inverter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3538420A (en) * | 1968-12-09 | 1970-11-03 | Eaton Yale & Towne | Inverter |
| US4173722A (en) * | 1978-03-14 | 1979-11-06 | Westinghouse Electric Corp. | Digital pulse generator with end-stop detection and control |
| DE2829793A1 (de) * | 1978-07-06 | 1980-01-17 | Siemens Ag | Steuersatz fuer einen stromrichter |
| JPS56107788A (en) * | 1980-01-25 | 1981-08-26 | Toshiba Corp | Voltage inverter |
| US4370702A (en) * | 1981-01-15 | 1983-01-25 | Westinghouse Electric Corp. | Microprocessor control of inverter power transistors with DC content correction |
-
1982
- 1982-05-06 JP JP57075835A patent/JPH0634587B2/ja not_active Expired - Lifetime
-
1983
- 1983-04-26 US US06/488,811 patent/US4513362A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150977A (en) * | 1980-04-25 | 1981-11-21 | Toshiba Corp | Voltage type inverter |
| JPS579267A (en) * | 1980-06-17 | 1982-01-18 | Toshiba Corp | Controlling system for voltage type inverter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207458A (ja) * | 1984-03-30 | 1985-10-19 | Mitsubishi Electric Corp | インバ−タの制御回路 |
| JP2004023987A (ja) * | 2002-06-20 | 2004-01-22 | Lg Electronics Inc | スイッチング回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0634587B2 (ja) | 1994-05-02 |
| US4513362A (en) | 1985-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58192468A (ja) | 電圧形インバ−タ装置 | |
| US4595976A (en) | Inverter control | |
| JPH10504178A (ja) | 変換器用の直流成分制御装置 | |
| KR920004905B1 (ko) | Pwm 제어장치 | |
| US4914396A (en) | PWM waveform generator | |
| US4466070A (en) | Control unit with digital addressing memory for a DC-to-AC inverter | |
| US5309079A (en) | Digital three-phase PWM signal | |
| US5177678A (en) | Inverter apparatus for preventing an overincrease of output frequency | |
| JPS6332034B2 (ja) | ||
| JPS5943912B2 (ja) | 多相交流インバ−タ | |
| US4464711A (en) | Gate pulse phase shifter | |
| JPH04364395A (ja) | 電力変換装置 | |
| JPH0559672B2 (ja) | ||
| JPS62195385U (ja) | ||
| JPH082183B2 (ja) | 直列ｎ重インバータの制御方法 | |
| JPH0447553B2 (ja) | ||
| KR930004088B1 (ko) | 3상 전원의 상회전 방향 측정회로 | |
| JPS6334427Y2 (ja) | ||
| EP0457807B1 (en) | Waveform generation and control | |
| JP2600460Y2 (ja) | インバータ装置 | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| JPS6074972A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 | |
| JPH053232B2 (ja) | ||
| JPS6035964A (ja) | 周波数変換装置 | |
| JPH07177754A (ja) | インバータの電圧検出装置 |