JPH0634719A

JPH0634719A - 半導体集積回路の試験装置

Info

Publication number: JPH0634719A
Application number: JP4185531A
Authority: JP
Inventors: Koji Shinbayashi; 幸司新林
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1992-07-13
Filing date: 1992-07-13
Publication date: 1994-02-10

Abstract

(57)【要約】【目的】半導体集積回路の試験装置に関し、安価な構成
による試験装置によって検査時間の短縮を行うことを目
的とする。【構成】基板１上に構成された内部回路２に対して電極
パッド３が設けられ、前記内部回路２と電極パッド３と
の間の信号線Ｌに静電破壊防止用の保護回路４を設けた
半導体集積回路において、前記電極パッド３に対して抵
抗５の一端を接続するとともに、該電極パッド３に対し
てダイオード６の一端を接続し、前記抵抗５の他端には
前記ダイオード６に対して順方向のバイアスとなる電圧
を印加するバイアス電源７を接続し、前記ダイオード６
の他端には逆方向のバイアスとなる電圧を印加するとと
もに、該ダイオード６に流れる電流を検出する電流検出
回路８を接続した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路の試験装
置に係り、詳しくは基板上に構成された半導体集積回路
の良否を検査する試験装置に関するものである。

【０００２】近年、良品となる半導体集積回路を確実に
製品化するため、一般にウェハー状態で各半導体集積回
路の良否の検査を行い、その後ダイシング加工により良
品となる半導体集積回路のみをパッケージ化している。
そして、パッケージ化された半導体集積回路を更に最終
検査を行い、良品となる半導体集積回路のみを製品化し
ている。従って、通常半導体集積回路の検査は２回行わ
れるが、この検査の時間をきるだけ短縮することが望ま
れている。

【０００３】

【従来の技術】従来、図１１，図１２に示すように、一
般に半導体チップ５１上に形成された内部回路５２と電
極パッド５３との間を信号線５５によって結び、この信
号線５５には静電破壊防止用の保護回路５４が接続され
ている。この保護回路５４は一対のダイオードＤ１，Ｄ
２によって構成されている。つまり、ダイオードＤ１は
アノードが低電位電源線Ｌ１に接続され、カソードが前
記内部回路５２と電極パッド５３との間の信号線５５に
接続されている。又、前記ダイオードＤ２はアノードが
信号線５５に接続され、カソードが高電圧電源ＶCCが印
加される高電位電源線Ｌ２に接続されている。そして、
前記保護回路５４のダイオードＤ１，Ｄ２が正常に接続
されているか否かを試験装置によって検査する。

【０００４】図１３にその試験装置の概略を示す。各電
極パッド５３毎に保護回路５４が接続されており、この
各電極パッド５３に試験装置５５ａに接続された複数の
プローブ５６を各電極パッド５３に接続する。そして、
半導体チップ５１に形成した接地用電極パッド５３ａを
接地する。この状態で、図示しない制御装置がリレー５
７を１個ずつ開閉制御することにより、直流電源回路５
８から電源が各電極パッド５３毎に供給される。尚、こ
のとき高電位電源線Ｌ２は０［Ｖ］にしている。この
とき、例えば図１１，図１３に示すように直流電源回路
５８から−２［Ｖ］の電源が各電極パッド５３毎に供給
されると電極パッド５３の電位が−２［Ｖ］となる。そ
のため、ダイオードＤ１から電流Ｉ1 が電極パッド５
３、プローブ５６及びリレー５７を介して直流電源回路
５８に流れる。従って、電流Ｉ1 が流れなかった場合、
ダイオードＤ１が信号線５５に正常に接続されていない
と判定することができる。

【０００５】そして、図１２，図１３に示すように、前
記直流電源回路５８から２［Ｖ］の電源がリレー５７及
びプローブ５６を介して各電極パッド５３毎に供給され
ると各電極パッド５３の電位が２［Ｖ］となる。そのた
め、電極パッド５３からダイオードＤ２を介して電流Ｉ
2 が流れる。従って、電流Ｉ2 が流れなかった場合、ダ
イオードＤ２が信号線５５との間に正常に接続されてい
ないと判定することができる。

【０００６】尚、試験装置においては、前記各プローブ
５６毎に切換スイッチ５９を介して比較器６０やドライ
バ回路６１が接続され、各電極パッド５３を介して内部
回路５２に所望の信号を入力することができるようにな
っている。

【０００７】

【発明が解決しようとする課題】しかしながら、この検
査の場合、各リレー５７を一斉にオンして直流電源回路
５８から２［Ｖ］又は−２［Ｖ］の電源を供給し、一斉
に検査を行うことが考えられるが、接続不良のダイオー
ドＤ１，Ｄ２があっても各ダイオードＤ１，Ｄ２のう
ち、１つでも信号線５５に正常に接続されていると、必
ず電流Ｉ1 ，Ｉ2 が流れてしまう。従って、各リレー５
７を一斉にオンして各ダイオードＤ１，Ｄ２の検査をし
て不良箇所に該当する電極パッド５３を探すことはでき
ない。その結果、上記の検査方法では１つの電極パッド
５３毎に検査を行わなければならず、電極パッド５３の
数が多ければ多いほど検査時間が長くなってしまう。

【０００８】この対策として、各電極パッド５３毎に直
流電源回路５８を設けることも考えられるが、試験装置
５５ａが大型化するばかりかコストが上昇してしまうと
いう問題がある。

【０００９】本発明は上記問題点を解決するためになさ
れたものであって、安価な構成による試験装置によって
検査時間の短縮を行うことができる半導体集積回路の試
験装置を提供することにある。

【００１０】

【課題を解決するための手段】図１は本発明の原理説明
図である。半導体基板１上には内部回路２が設けられ、
この内部回路２は信号線Ｌを介して半導体基板１上に設
けられた電極パッド３に接続されている。信号線Ｌには
静電破壊防止用の保護回路４が設けられている。前記電
極パッド３には抵抗５の一端が接続されている。又、前
記電極パッド３にはダイオード６の一端が接続されてい
る。そして、前記抵抗５の他端にはバイアス電源７が接
続されている。又、ダイオード６の他端には電流検出回
路８が接続されている。そして、前記バイアス電源７に
よって抵抗５の他端にはダイオード６に対して順方向の
バイアスとなる電圧が印加される。又、前記電流検出回
路８によってダイオード６の他端には逆方向のバイアス
となる電圧が印加されるとともに、該電流検出回路８に
よってダイオード６に流れる電流を検出する。

【００１１】

【作用】バイアス電源７により抵抗５の他端にはダイオ
ード６に対して順方向のバイアスとなる電圧が印加され
る。又、電流検出回路８によってダイオード６の他端に
は逆方向のバイアスとなる電圧が印加される。そして、
保護回路４が信号線Ｌに正常に接続されていれば、バイ
アス電源７から抵抗５及び電極パッド３を介して保護回
路４に電流が流れる。又、保護回路４が信号線Ｌに正常
に接続されていなければ、抵抗５の他端に印加される電
圧がダイオード６に対して順方向のバイアスとなる電圧
であるため、ダイオード６には電流が流れる。この電流
を電流検出回路８が検出する。

【００１２】従って、電流検出回路８がダイオード６に
流れる電流を検出した場合、保護回路４が信号線Ｌに正
常に接続されていないと判定することができる。

【００１３】

【実施例】

［第１実施例］以下、本発明を具体化した第１実施例に
付いて図２に基づいて説明する。

【００１４】図２に示すように、半導体集積回路を構成
する半導体基板１０上には内部回路１１が形成され、該
内部回路１１は信号線Ｌを介して電極パッド１２に接続
されている。又、前記半導体基板１０上には静電破壊防
止用のダイオード１３が形成され、そのカソードは前記
信号線Ｌに接続されるとともに、アノードは接地に等し
い低電位電源線Ｌ１に接続されている。

【００１５】前記電極パッド１２にはプローブ１４が接
離可能な状態で接続され、このプローブ１４には抵抗１
５（本実施例においては、２４［ｋΩ］）の一端が接続
されている。前記抵抗１５の他端にはバイアス電源１６
が接続されている。又、前記プローブ１４と抵抗１５と
の間にはダイオード１７のカソードが接続されている。
そして、前記ダイオード１７のアノードには電流検出回
路１８が接続されている。又、前記プローブ１４には試
験端子１９が接続され、この試験端子１９から従来と同
様の試験目的のための各種の試験信号を入出力すること
ができるようになっている。

【００１６】前記バイアス電源１６によって抵抗１５の
他端には−３［Ｖ］の電圧が印加されるようになってい
る。又、前記電流検出回路１８によってダイオード１７
のアノードには−１［Ｖ］の電圧が印加されるようにな
っている。従って、抵抗１５の他端に印加される負の電
圧はダイオード１７のアノードに印加される負の電圧よ
り低くなる。つまり、抵抗１５の他端に印加される電圧
はダイオード１７に対して順方向のバイアスとなる電圧
となる。又、該ダイオード１７のアノードに印加される
電圧は該ダイオード１７に対して逆方向のバイアスとな
る電圧となっている。

【００１７】従って、前記ダイオード１３のカソードが
信号線Ｌに正常に接続され、アノードが低電位電源線Ｌ
１に接続されているか否かを検査する場合、バイアス電
源１６によって抵抗１５の他端に−３［Ｖ］の電圧を印
加するとともに、電流検出回路１８によってダイオード
１７のアノードに−１［Ｖ］の電圧を印加する。

【００１８】そして、ダイオード１３が正常に接続され
ている場合、信号線Ｌの電位はダイオード１３の電圧降
下により−０．６［Ｖ］となるので、ダイオード１７の
アノード側よりカソード側の方が電位は高くなるため、
逆方向のバイアスとなる電圧が印加されたことになる。
従って、ダイオード１３には電流Ｉ10が流れ、ダイオー
ド１７には電流が流れない。

【００１９】又、ダイオード１３が正常に接続されてい
ない場合、信号線Ｌの電位は−０．６［Ｖ］にならな
い。従って、ダイオード１７のアノードからカソード方
向に電流Ｉ11が流れ、この電流Ｉ11は抵抗１５を介して
バイアス電源１６に出力される。

【００２０】このときの電流Ｉ11を電流検出回路１８が
検出し、この場合、電流検出回路１８はダイオード１３
が内部回路１１と電極パッド１２との間に正常に接続さ
れていないと判定することができる。

【００２１】この結果、比較的安価な抵抗１５、ダイオ
ード１７、バイアス電源１６及び電流検出回路１８によ
って試験装置を簡単に構成することができる。［第２実施例］次に、本発明の第２実施例を図３に基づ
いて説明する。尚、前記第１実施例と同一構成なる素子
及び回路については同一番号を付してその説明を省略す
る。

【００２２】この実施例においては、信号線Ｌに対して
静電破壊防止用のダイオード２０のアノードが接続され
るとともに、該ダイオード２０のカソードは高電位ＶCC
が印加される高電位電源線Ｌ２に接続されている。又、
プローブ１４と抵抗１５との間のにはダイオード２１の
アノードが接続され、該ダイオード２１のカソードには
電流検出回路１８が接続されている。

【００２３】バイアス電源１６によって抵抗１５の他端
には３［Ｖ］の電圧が印加され、電流検出回路１８によ
ってダイオード２１のカソードには１［Ｖ］の電圧が印
加されるようになっている。つまり、抵抗１５の他端印
加される電圧はダイオード２１に対して順方向のバイア
スとなり、ダイオード２１のカソードに印加される電圧
は該ダイオード２１に対して逆方向のバイアスとなるよ
うになっている。

【００２４】従って、前記ダイオード２０のアノードが
信号線Ｌに正常に接続され、カソードが高電位電源線Ｌ
２に接続されているか否かを検査する場合、高電位電源
線Ｌ２を接地（０［Ｖ］）し、バイアス電源１６によっ
て抵抗１５の他端に３［Ｖ］の電圧を印加するととも
に、電流検出回路１８によってダイオード２１のカソー
ドに１［Ｖ］の電圧を印加する。

【００２５】そして、ダイオード２１が正常に接続され
ている場合、信号線Ｌの電位はダイオード２０の電圧降
下により０．６［Ｖ］となるので、ダイオード２１のア
ノードよりカソードの方が電位は高くなるため、逆方向
のバイアスとなる電圧が印加されたことになる。従っ
て、ダイオード２０の電流Ｉ12が流れ、ダイオード２１
には電流が流れない。

【００２６】又、ダイオード２０が正常に接続されてい
ない場合、信号線Ｌ（プローブ１４）の電位は０．６
［Ｖ］とならないのでダイオード２１のアノードよりカ
ソードの方が電位は高くなる。従って、ダイオード２１
のアノードからカソードに電流Ｉ13が流れ、この電流Ｉ
13は電流検出回路１８に出力される。このときの電流Ｉ
13を電流検出回路１８が検出し、この場合、電流検出回
路１８はダイオード２０が内部回路１１と電極パッド１
２との間に正常に接続されていないと判定することがで
きる。

【００２７】この結果、比較的安価な抵抗１５、ダイオ
ード１７、バイアス電源１６及び電流検出回路１８によ
って試験装置を簡単に構成することができる。［第３実施例］次に、本発明の第３実施例を図４に基づ
いて説明する。

【００２８】第３実施例は前記第１実施例の応用であっ
て、半導体基板１０の内部回路１１に対して複数の電極
パッドＰ11〜Ｐ1n（n は自然数）が設けられている。そ
して、前記内部回路１１と電極パッドＰ11〜Ｐ1nとの間
毎には前記第１実施例と同様にダイオード１３が接続さ
れている。前記各電極パッドＰ11〜Ｐ1nにはプローブ１
４が接離可能に接続され、このプローブ１４には抵抗１
５の一端が接続されている。又、各プローブ１４と抵抗
１５との間にダイオード１７のカソードが接続されてい
る。尚、前記第１実施例と同様に前記プローブ１４毎に
試験端子１９が接続されている。

【００２９】前記各プローブ１４を介して電極パッドＰ
11〜Ｐ1n毎に接続された抵抗１５の他端は１つのバイア
ス電源１６に接続され、該プローブ１４を介して電極パ
ッドＰ11〜Ｐ1n毎に接続されたダイオード１７のアノー
ドは１つの電流検出回路１８に接続されている。

【００３０】そして、前記バイアス電源１６によって各
抵抗１５の他端には−３［Ｖ］の電圧が印加され、前記
電流検出回路１８によって各ダイオード１７のアノード
には−１［Ｖ］の電圧が印加されるようになっている。

【００３１】従って、内部回路１１と各電極パッドＰ11
〜Ｐ1nとの間の接続線Ｌ及び低電位電源線Ｌ１にダイオ
ード１３が正常に接続されているか否かの検査を行う場
合、まず各プローブ１４を各電極パッドＰ11〜Ｐ1nにそ
れぞれ接続する。この状態で、バイアス電源１６によっ
て各抵抗１５の一端に−３［Ｖ］の電圧を印加するとと
もに、電流検出回路１８によって各ダイオード１７のア
ノードに−１［Ｖ］の電圧を印加する。

【００３２】そして、内部回路１１と各電極パッドＰ11
〜Ｐ1nとの間の信号線Ｌ及び低電位電源線Ｌ１にダイオ
ード１３が全て正常に接続されている場合、電流Ｉ10が
抵抗１５を介してバイアス電源１６に流れるため、電流
検出回路１８はこの電流Ｉ10を検出しない。従って、こ
の場合の半導体集積回路は良品であると判定することが
できる。

【００３３】又、内部回路１１と各電極パッドＰ11〜Ｐ
1nとの間の接続線Ｌ及び低電位電源線Ｌ１に接続された
ダイオード１３内、１つでもダイオード１３が正常に接
続されていない場合、電流Ｉ11がダイオード１７を及び
抵抗１５を介してバイアス電源１６に流れるため、この
電流Ｉ11を電流検出回路１８が検出する。従って、この
場合半導体基板１０上のどのダイオード１３が信号線Ｌ
又は低電位電源線Ｌ１に正常に接続されていないかを判
定することはできないが、半導体基板１０そのものが不
良品であると判定することができる。

【００３４】この結果、複数の電極パッドＰ11〜Ｐ1n毎
に接続された各ダイオード１３の接続状態の良否を一度
に短時間で行うことができ、半導体集積回路の検査時間
を短縮することができる。

【００３５】更に、各電極パッドＰ11〜Ｐ1n毎にバイア
ス電源１６や電流検出回路１８を設ける必要がなく、試
験装置の大型化を防止することができるとともに、試験
装置のコストアップを抑えることができる。又、各電極
パッドＰ11〜Ｐ1nが増加する毎に抵抗１５及びダイオー
ド１７が増加するが、抵抗１５及びダイオード１７は安
価なため、試験装置のコストアップを抑えることができ
る。［第４実施例］次に、本発明の第４実施例を図５に基づ
いて説明する。

【００３６】第４実施例は前記第２実施例の応用であっ
て、内部回路１１に対して複数の電極パッドＰ11〜Ｐ1n
（n は自然数）が設けられている。そして、前記内部回
路１１と電極パッドＰ11〜Ｐ1nとの間の各信号線Ｌには
前記第２実施例と同様にダイオード２０が接続されてい
る。前記電極パッドＰ11〜Ｐ1nにはプローブ１４が接離
可能に接続され、このプローブ１４には抵抗１５の一端
が接続されている。又、前記プローブ１４と抵抗１５と
の間にダイオード２１のアノードが接続されている。
尚、前記第１実施例と同様に前記プローブ１４毎に試験
端子１９が接続されている。

【００３７】前記各プローブ１４を介して電極パッドＰ
11〜Ｐ1n毎に接続された抵抗１５の他端は１つのバイア
ス電源１６に接続され、該プローブ１４を介して電極パ
ッドＰ11〜Ｐ1n毎に接続されたダイオード２１のカソー
ドは１つの電流検出回路１８に接続されている。

【００３８】そして、前記バイアス電源１６によって各
抵抗１５の他端には３［Ｖ］の電圧が印加され、前記電
流検出回路１８によって各ダイオード２１のカソードに
は１［Ｖ］の電圧が印加されるようになっている。

【００３９】従って、内部回路１１と各電極パッドＰ11
〜Ｐ1nとの間の信号線Ｌ及び高電位電源線Ｌ２にダイオ
ード２０が正常に接続されているか否かの検査を行う場
合、まず各プローブ１４を各電極パッドＰ11〜Ｐ1nにそ
れぞれ接続する。この状態で、バイアス電源１６によっ
て各抵抗１５の一端に３［Ｖ］の電圧を印加するととも
に、電流検出回路１８によって各ダイオード１７のカソ
ードに１［Ｖ］の電圧を印加する。

【００４０】そして、内部回路１１と各電極パッドＰ11
〜Ｐ1nとの間に接続されたダイオード２０が信号線Ｌ及
び高電位電源線Ｌ２に正常に接続されている場合、電流
Ｉ12が抵抗１５及びダイオード２０を介して高電位電源
線Ｌ２に流れるため、電流検出回路１８はこの電流Ｉ12
を検出しない。従って、この場合の半導体集積回路は良
品であると判定することができる。

【００４１】又、内部回路１１と各電極パッドＰ11〜Ｐ
1nとの間の信号線Ｌ及び高電位電源線Ｌ２に接続された
ダイオード２０内、１つでもダイオード２０が正常に接
続されていない場合、電流Ｉ13が抵抗１５及びダイオー
ド２１を介して電流検出回路１８に流れるため、この電
流Ｉ13を電流検出回路１８が検出する。従って、この場
合半導体基板１０のどのダイオード２０が正常に接続さ
れていないかを判定することはできないが、半導体集積
回路そのものが不良品であると判定することができる。

【００４２】この結果、複数の電極パッドＰ11〜Ｐ1n毎
に接続された各ダイオード２０の接続状態の良否を一瞬
の内に行うことができ、半導体集積回路の検査時間を短
縮することができる。

【００４３】更に、各電極パッドＰ11〜Ｐ1n毎にバイア
ス電源１６や電流検出回路１８を設ける必要がなく、試
験装置の大型化を防止することができるとともに、試験
装置のコストアップを抑えることができる。又、各電極
パッドＰ11〜Ｐ1nが増加する毎に抵抗１５及びダイオー
ド２１が増加するが、抵抗１５及びダイオード２１は安
価なため、試験装置のコストアップを抑えることができ
る。［第５実施例］次に、本発明の第５実施例を図６にづい
て説明する。尚、上記実施例と同一構成となる部材及び
素子については同一番号を付してその詳細な説明を省略
する。

【００４４】この実施例は、内部回路１１と電極パッド
１２との間の信号線Ｌにはダイオード１３のカソードが
接続されている。このダイオード１３のアノードは低電
位電源線Ｌ１に接続されている。そして、前記接続線Ｌ
にはダイオード２０のアノードが接続されるとともに、
カソードが高電位電源線Ｌ２に接続されている。

【００４５】又、プローブ１４と抵抗１５との間にはダ
イオード１７のカソードが接続されるとともに、ダイオ
ード２１のアノードが接続されている。前記ダイオード
１７のアノード及びダイオード２１のカソードには電流
検出回路１８が接続されている。この電流検出回路１８
によってダイオード１７のアノードには−１［Ｖ］の電
圧が、ダイオード２１のカソードには１［Ｖ］の電圧が
印加されるようになっている。又、バイアス電源１６に
よって抵抗１５の他端には３［Ｖ］の電圧又は−３
［Ｖ］の電圧が印加されるようになっている。

【００４６】従って、まず電流検出回路１８によってダ
イオード１７，２０に１［Ｖ］及び−１［Ｖ］の電圧を
印加する。この状態で、ダイオード１３の検査を行いた
い場合にはバイアス電源１６によって抵抗１５の他端に
−３［Ｖ］の電圧を印加する。

【００４７】このとき、電流検出回路１８によってダイ
オード１７から抵抗１５に流れる電流Ｉ11が検出されな
かったとき、ダイオード１３は正常に内部回路１１と電
極パッド１２との間に接続されていると判定することが
できる。

【００４８】次に、ダイオード２０の検査を行いたい場
合にはバイアス電源１６によって抵抗１５の他端に３
［Ｖ］の電圧を印加する。このとき、ダイオード２１を
介して電流検出回路１８に流れる電流Ｉ13が検出されな
かったとき、ダイオード２０は正常に内部回路１１と電
極パッド１２との間の信号線Ｌ及び高電位電源線Ｌ２に
接続されていると判定することができる。

【００４９】従って、内部回路１１と電極パッド１２と
の間に設けられたダイオード１３，２０の検査は、抵抗
１５の他端に印加される電圧を切り換えによって容易に
行うことができる。

【００５０】又、図７に示すように、内部回路１１と複
数の電極パッドＰ11〜Ｐ1n毎との間に設けられたダイオ
ード１３，２０に適用することも可能である。この場
合、電流検出回路１８によってダイオード１７，２０に
１［Ｖ］及び−１［Ｖ］の電圧を印加する。この状態
で、ダイオード１３の検査を行いたい場合にはバイアス
電源１６によって抵抗１５の他端に−３［Ｖ］の電圧を
印加する。

【００５１】このとき、電流検出回路１８によって電流
Ｉ11を検出しなかった場合、内部回路１１と各電極パッ
ドＰ11〜Ｐ1n毎との間の信号線Ｌ及び低電位電源線Ｌ１
にダイオード１３が正常に接続されていると判定でき
る。

【００５２】又、バイアス電源１６によって抵抗１５の
他端に３［Ｖ］の電圧を印加する。このとき、電流検出
回路１８によって電流Ｉ13を検出しなかった場合、内部
回路１１と各電極パッドＰ11〜Ｐ1n毎との間の信号線Ｌ
及び高電位電源線Ｌ２にダイオード２０が正常に接続さ
れていると判定できる。

【００５３】従って、内部回路１１と複数の電極パッド
Ｐ11〜Ｐ1n毎との間に設けられたダイオード１３，２０
の検査を一度に短時間で検査することができる。又、図
８に示すように、ダイオード１７，２１及び抵抗１５を
リレーＲｙを介してプローブ１４に接続するように構成
することも可能である。つまり、試験端子１９に対して
抵抗１５を接続しておくのは他の試験（例えば、リーク
電流チェック）を行うのに都合が悪い。この構成にすれ
ば、リレーＲｙを開放することにより他の試験を行うこ
とができる。

【００５４】更に、本発明の応用例として、電流吐き出
し能力ＩOH、電流吸い込み能力ＩOLの測定を行うことが
考えられる。つまり、電流吐き出し能力ＩOHは入出力端
子のＨレベル出力時に電流を吐き出す能力である。又、
電流吸い込み能力ＩOLは入出力端子Ｌレベル出力時に電
流を吸い込む能力である。これら電流吸い込み能力ＩO
L、電流吐き出し能力ＩOHの測定も従来は１ピン毎に行
っていた。

【００５５】一般にＴＴＬコンパチの場合、電流吸い込
み能力ＩOLの規格は出力端子がＬレベルを出力している
とき、０．４５［Ｖ］を印加して１．６［mA］以上の電
流を吸い込むことである。

【００５６】ダイオードが電流を流し始めるのが、順方
向に０．５［Ｖ］印加したときとすると、図９の場合ダ
イオード２１のカソードに−０．０５［Ｖ］、ダイオー
ド１７のアノードに０［Ｖ］、２４［ｋΩ］の抵抗１５
に３８．８５［Ｖ］を印加する。そして、電極パッド１
２で規格値を割った場合、ダイオード２１に電流が流れ
るので、電流吸い込み能力ＩOLの測定を行うことができ
る。

【００５７】又、図７の実施例においても上記の電圧値
を適用し、電極パッドＰ11〜Ｐ1nの中で規格値を割った
場合、ダイオード２１に電流が流れるので、電流吸い込
み能力ＩOLの測定を一度に行うことができる。

【００５８】更に、一般にＴＴＬコンパチの場合、電流
吐き出し能力ＩOHの規格は出力端子がＨレベルを出力し
ているとき、２．４［Ｖ］を印加して０．４［mA］以上
の電流を吐き出すことである。従って、図１０において
ダイオード２１のカソードに５［Ｖ］、ダイオード１７
のアノードに２．９［Ｖ］、２４［ｋΩ］の抵抗１５に
−７．２［Ｖ］を印加する。

【００５９】そして、電極パッド１２で規格値を割った
場合、ダイオード１７に電流が流れるので、電流吐き出
し能力ＩOHの測定を行うことができる。尚、図７の実施
例においても上記の電圧値を適用し、電極パッドＰ11〜
Ｐ1nの中で規格値を割った場合、ダイオード１７に電流
が流れるので、電流吐き出し能力ＩOHの測定を一度に行
うことができる。

【００６０】

【発明の効果】以上詳述したように本発明によれば、安
価な構成による試験装置によって検査時間の短縮を行う
ことができる優れた効果がある。

【図面の簡単な説明】

【図１】本発明に係る半導体集積回路の試験装置の原理
図である。

【図２】本発明の半導体集積回路の試験装置の第１実施
例を示す電気回路図である。

【図３】本発明の半導体集積回路の試験装置の第２実施
例を示す電気回路図である。

【図４】本発明の半導体集積回路の試験装置の第３実施
例を示す電気回路図である。

【図５】本発明の半導体集積回路の試験装置の第４実施
例を示す電気回路図である。

【図６】本発明の半導体集積回路の試験装置の第５実施
例を示す電気回路図である。

【図７】半導体集積回路の試験装置の第５実施例の応用
例を示す電気回路図である。

【図８】半導体集積回路の試験装置の別例を示す電気回
路図である。

【図９】電流吸い込み能力の検査を行う場合の応用例を
示す電気回路図である。

【図１０】電流吐き出し能力の検査を行う場合の応用例
を示す電気回路図である。

【図１１】電極パッドに対して−２［Ｖ］の電圧を印加
した場合の電流の流れを示す電気回路図である。

【図１２】電極パッドに対して２［Ｖ］の電圧を印加し
た場合の電流の流れを示す電気回路図である。

【図１３】従来の半導体集積回路に対して試験を行う試
験装置の構成を示す電気ブロック回路図である。

【符号の説明】

１（半導体）基板２内部回路３電極パッド４保護回路５抵抗６ダイオード７バイアス電源８電流検出回路Ｌ信号線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ 27/06

Claims

【特許請求の範囲】

【請求項１】基板（１）上に構成された内部回路
（２）に対して電極パッド（３）が設けられ、前記内部
回路（２）と電極パッド（３）との間の信号線（Ｌ）に
静電破壊防止用の保護回路（４）を設けた半導体集積回
路（１）において、前記電極パッド（３）に対して抵抗（５）の一端を接続
するとともに、該電極パッド（３）に対してダイオード
（６）の一端を接続し、前記抵抗（５）の他端には前記
ダイオード（６）に対して順方向のバイアスとなる電圧
を印加するバイアス電源（７）を接続し、前記ダイオー
ド（６）の他端には逆方向のバイアスとなる電圧を印加
するとともに、該ダイオード（６）に流れる電流を検出
する電流検出回路（８）を接続したことを特徴とする半
導体集積回路の試験装置。
【請求項２】基板上に構成された内部回路（２）に対
してそれぞれの信号線（Ｌ）を介して各電極パッド
（３）が設けられ、前記内部回路（２）と各電極パッド
（３）との間の各信号線（Ｌ）に静電破壊防止用の保護
回路（４）を設けた半導体集積回路（１）において、前記前記複数の電極パッド（３）に対して抵抗（５）の
一端を接続するとともに、該電極パッド（３）に対して
ダイオード（６）の一端を接続し、前記抵抗（５）の他
端には前記ダイオード（６）に対して順方向のバイアス
となる電圧を印加するバイアス電源（７）を接続し、前
記ダイオード（６）の他端には逆方向のバイアスとなる
電圧を印加するとともに、該ダイオード（６）に流れる
電流を検出する電流検出回路（８）を接続したことを特
徴とする半導体集積回路の試験装置。
【請求項３】静電破壊防止用の保護回路（４）はダイ
オード（１３）から構成され、該ダイオード（１３）の
アノードが低電位電源線に接続されるとともに、カソー
ドが内部回路（２）と電極パッド（３）との間の信号線
（Ｌ１）に接続され、電流検出回路（８）によってダイ
オード（１３）の他端には負の電圧を印加するととも
に、バイアス電源（７）によって抵抗（５）の他端には
前記ダイオード（１３）の他端に印加される電圧より低
い負の電圧を印加することを特徴とする請求項１又は２
記載の半導体集積回路の試験装置。
【請求項４】静電破壊防止用の保護回路（４）はダイ
オード（２０）から構成され、該ダイオード（２０）の
アノードが内部回路（２）と電極パッド（３）との間の
信号線（Ｌ）に接続されるとともに、カソードが高電位
電源線（Ｌ２）に接続され、電流検出回路（８）によっ
てダイオード（２０）の他端には正の電圧を印加すると
ともに、バイアス電源（７）によって抵抗（５）の他端
には前記ダイオード（２０）の他端に印加される電圧よ
り高い正の電圧を印加することを特徴とする請求項１又
は２記載の半導体集積回路の試験装置。