JPH054034B2 - - Google Patents

Info

Publication number
JPH054034B2
JPH054034B2 JP60140767A JP14076785A JPH054034B2 JP H054034 B2 JPH054034 B2 JP H054034B2 JP 60140767 A JP60140767 A JP 60140767A JP 14076785 A JP14076785 A JP 14076785A JP H054034 B2 JPH054034 B2 JP H054034B2
Authority
JP
Japan
Prior art keywords
semiconductor integrated
switch means
integrated circuit
signal line
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60140767A
Other languages
English (en)
Other versions
JPS62876A (ja
Inventor
Yoshinari Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60140767A priority Critical patent/JPS62876A/ja
Publication of JPS62876A publication Critical patent/JPS62876A/ja
Publication of JPH054034B2 publication Critical patent/JPH054034B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路用試験装置に関する
ものである。
〔従来の技術〕
第3図は従来の半導体集積回路用試験装置を示
すものであり、図において1はプログラムに基づ
き信号線2に試験信号を印加して、信号線2に流
れ出す電流及び信号線2から流れ込む電流を測定
し、この測定値と予じめプログラムされた規格値
と比較し、被測定デバイスの良品、不良品を判別
する試験装置本体、3は一端が上記信号線2に接
続され、上記試験装置本体1のプログラムに基づ
きオン・オフ制御されるリレーからなるスイツチ
手段4を有した周辺回路、5は上記スイツチ手段
4の他端に接続されるコンタクトプローブ、6は
上記試験装置本体1と信号線2との間に設けら
れ、試験装置本体1から被測定デバイスに印加す
る電流又は電圧はモニターするモニター点、7は
被測定デバイスである半導体集積回路で、P型の
半導体基板7aとN+型の拡散層7bを有してい
るものである。
次に、この様に構成された半導体集積回路用試
験装置により半導体集積回路を試験する方法につ
いて述べる。まず、コンタクトプローブ5を拡散
層7bに接触させ、試験装置本体1を動作させる
と試験装置本体1のプログラムに基づきスイツチ
手段4がオンされるとともに、信号線2に所定電
圧が印加される。その結果、信号線2、スイツチ
手段4及びコンタクトプローブ5を介して半導体
集積回路7の拡散層7b及び半導体基板7aに電
流が流れるか、あるいは半導体集積回路7の半導
体基板7a及び拡散層7bからコンタクトプロー
ブ5、スイツチ手段4及び信号線2を介して電流
が試験装置本体1に流れ込む。これらの電流は試
験装置本体1にて測定され、その測定値と予じめ
プログラムされた規格値とを比較して半導体集積
回路7の良品、不良品を判別するものである。
また、半導体集積回路7とは別の半導体集積回
路(図示せず)を試験する場合には、半導体集積
回路7の影響をなくすため、試験装置本体1のプ
ログラムに基づきスイツチ手段4がオフされ、別
の半導体集積回路を測定するためのコンタクトプ
ローブ(図示せず)と信号線2との間に接続され
たスイツチ手段(図示せず)がオンされ、上記と
同様にして試験されることになる。
〔発明が解決しようとする問題点〕
しかるに、上記の様に構成された半導体集積回
路用試験装置にあつては、スイツチ手段4あるい
は信号線2等に何らかの原因により断線あるいは
短絡が生ずると正常な測定条件が得られず、本来
良品であるべき半導体集積回路7を不良品に、あ
るいは不良品であるべき半導体集積回路7を良品
に誤判定する危険性が大であるとともに、良品で
ある半導体集積回路7を不良品にしてしまうとい
う危険性も伴なうものであつた。特に、信号線2
に多くのスイツチ手段及びコンタクトプローブを
接続して大量に試験する場合には非常に大きな問
題となるものである。
この発明は上記した点に鑑みてなされたもので
あり、半導体集積回路を試験する前に、スイツチ
手段のチエツクが行なえ、常に正常な測定条件の
基で試験が行なえるようする半導体集積回路用試
験装置を得ることを目的とするものである。
〔問題点を解決するための手段〕
この発明に係る半導体集積回路用試験装置は、
一端に信号線が接続されるスイツチ手段の他端と
スイツチ手段の試験信号と逆極性のチエツク信号
が印加されるチエツク信号線との間にチエツク信
号を通す極性のダイオードを接続したものであ
る。
〔作用〕
この発明においては、ダイオードが半導体集積
回路の試験する前にスイツチ手段へチエツク信号
を伝達させることができ、ダイオードを通過する
チエツク信号は試験信号とは逆極性なので半導体
集積回路の試験時には何ら影響を及ぼさないよう
に作用する。
〔実施例〕
以下にこの発明の一実施例を第1図及び第2図
に基づいて説明する。第1図は半導体集積回路の
試験の前のスイツチ手段4のオフチエツクの状態
を示し、第2図はオンチエツクの状態を示し、図
において8はカソードがスイツチ手段4の他端に
接続されるダイオード、9はこのダイオードのア
ノードに接続され、試験装置本体1からプログラ
ムに基づいてチエツク信号が印加されるチエツク
信号線、10は試験装置本体1と信号線2との間
に設けられ、チエツク信号線9に現われる電流又
は電圧をモニターする第2のモニター点である。
次にこの様に構成された半導体集積回路用試験
装置におけるスイツチ手段4のチエツク方法につ
いて述べる。まず、コンタクトプローブ5を拡散
層7bに接触させ、試験装置本体1を仮試験動作
させると、試験装置本体1のプログラムに基づ
き、スイツチ手段4がオフ状態とされて第1図に
示す状態とされる。この時、試験装置本体1はダ
イオード8に対して順方向の電圧を印加する。例
えば信号線2上のモニター点6に0Vが、チエツ
ク信号線9の第2モニター点10に1Vが出力さ
れるように条件設定されるものである。すると、
スイツチ手段4が正常でありオフ状態になつてい
れば、チエツク信号線9及びダイオード8を介し
て半導体集積回路7の拡散層7b及び基板7aに
電流が流れるが、この電流は試験信号とは逆極性
で、拡散層7b及び基板7aは逆方向の接合関係
になつているため微少リーク電流でしかないもの
である。従つてモニター点6には電流は検知され
ず、第2モニター点10には微少リーク電流が検
知されることになる。一方、スイツチ手段4が何
らかの原因でシヨートされた異常状態であると、
チエツク信号線9からダイオード8及びシヨート
状態のスイツチ手段4を介して信号線2に電流が
流れることになる。この電流の値は第2モニター
点10からモニター点6までの抵抗値に依存さ
れ、スイツチ手段4の正常時の微少リーク電流よ
り大きな値となるため、第2モニター点10にお
ける電流値を測定することにより、スイツチ手段
4のオフチエツクが行なえる。
次に、試験装置本体1のプログラムに基づきス
イツチ手段4がオン状態とされて第2図の状態に
される。すると、スイツチ手段4が正常でありオ
ン状態になつていれば、チエツク信号線9からダ
イオード8及びスイツチ手段4を介して信号線2
に電流が流れ、第2モニター点10には第2モニ
ター点10からモニター点6までの抵抗値に依存
された電流値が現われる。一方、スイツチ手段4
が何らかの原因でオフ状態にされた異常状態であ
るとチエツク信号線9からダイオード8を介して
半導体集積回路7の拡散層7b及び基板7aに電
流が流れ、第2モニター点10には微少リーク電
流の値が現われる。従つて、第2モニター点10
における電流値を測定することにより、スイツチ
手段4のオンチエツクが行なえる。
そして、試験装置本体1は上記したオフチエツ
クあるいはオンチエツクのどちらか一方でスイツ
チ手段4が異常であると判定すると、次に行なわ
れる半導体集積回路7の試験を停止するようプロ
グラムされており、半導体集積回路7の誤判定及
びダメージを与えることを防止しているものであ
る。一方、オフチエツク及びオンチエツク両者に
おいて、スイツチ手段4が正常であると判定され
ると、半導体装置本体1は上記第3図に示したも
のと同様に半導体集積回路7の試験を行なうもの
である。この時、ダイオード8はスイツチ手段4
とコンタクトプローブ5との接続点に対して逆方
向に接続されているものであるから、半導体集積
回路7の試験に際して何ら影響を及ぼさないもの
である。なお、さらに正確を期す場合には、半導
体集積回路7の試験中、常にダイオード8に逆方
向の電圧が印加されるように、第2モニター点1
0に試験装置本体1から電圧を与えるようにして
も良いものである。
〔発明の効果〕
この発明は以上に述べたように、一端に信号線
が接続されたスイツチ手段の他端とスイツチ手段
の試験信号と逆極性のチエツク信号が印加される
チエツク信号線との間にダイオードを接続したも
のとしたので、半導体集積回路の試験前にスイツ
チ手段のチエツクを行なえ、半導体集積回路の誤
判定を少なくできるとともに、半導体集積回路に
ダメージを与えることを抑制できるという効果を
有するものである。
また、チエツク時には、ダイオードにより試験
信号と逆極性のチエツク信号のみが半導体集積回
路に印加されるので、チエツク信号が半導体集積
回路の試験に何等影響を与えないという効果をも
有している。
【図面の簡単な説明】
第1図及び第2図はこの発明の一実施例を示し
第1図はオフチエツク状態の要部回路図、第2図
はオンチエツク状態の要部回路図、第3図は従来
の半導体集積回路用試験装置を示す要部回路図で
ある。 図において2は信号線、4はスイツチ手段、5
はコンタクトプローブ、7は半導体集積回路、8
はダイオード、9はチエツク信号線である。 な
お、各図中同一符号は同一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体集積回路の試験信号が印加される信号
    線に一端が接続されるスイツチ手段、このスイツ
    チ手段の他端に接続されるコンタクトプローブ、
    上記スイツチ手段の他端と、上記試験信号と逆極
    性のスイツチ手段用チエツク信号が印加されるチ
    エツク信号線との間に接続され、上記チエツク信
    号を通す極性のダイオードを備えた半導体集積回
    路用試験装置。
JP60140767A 1985-06-27 1985-06-27 半導体集積回路用試験装置 Granted JPS62876A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60140767A JPS62876A (ja) 1985-06-27 1985-06-27 半導体集積回路用試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60140767A JPS62876A (ja) 1985-06-27 1985-06-27 半導体集積回路用試験装置

Publications (2)

Publication Number Publication Date
JPS62876A JPS62876A (ja) 1987-01-06
JPH054034B2 true JPH054034B2 (ja) 1993-01-19

Family

ID=15276270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60140767A Granted JPS62876A (ja) 1985-06-27 1985-06-27 半導体集積回路用試験装置

Country Status (1)

Country Link
JP (1) JPS62876A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751734B2 (ja) * 1973-12-26 1982-11-04
JPS5694965U (ja) * 1979-12-21 1981-07-28

Also Published As

Publication number Publication date
JPS62876A (ja) 1987-01-06

Similar Documents

Publication Publication Date Title
JP3546046B2 (ja) 回路基板の絶縁検査装置及び絶縁検査方法
US5909034A (en) Electronic device for testing bonding wire integrity
JPH0120700Y2 (ja)
US3975683A (en) In-circuit diode tester
JPH054034B2 (ja)
JPH0245339B2 (ja) Handotaishusekikairosochi
JPH045576A (ja) 接触抵抗の試験装置
CN113506755A (zh) 自动检测测试通道的校验图形结构及测试方法
JPH10300823A (ja) プローバの点検方法
JPH0737954A (ja) コンタクト不良検出装置
JPS6371669A (ja) 電子回路装置の検査方法
JP4477211B2 (ja) 回路基板検査装置
JPH05870Y2 (ja)
JP2836101B2 (ja) プローバのアタッチメントボード
JPS61155873A (ja) 半導体素子の測定装置
JPH0634719A (ja) 半導体集積回路の試験装置
JPH04109177A (ja) 半導体回路の電源短絡検査方法
JPH03185744A (ja) 半導体素子
JPH05273298A (ja) 半導体集積回路装置及びそのテスト方法
JPS63291430A (ja) 半導体ウェハテスト装置
JPH08226942A (ja) 試験用プローブピンの接触不良判断方法およびインサーキットテスタ
JPH04208881A (ja) 半導体集積回路
JPS5923424Y2 (ja) プロ−ブニ−ドルとパッド間の接触状態試験装置
JPS62182677A (ja) 集積回路のソケツト插入不良検知方法
JPH01257280A (ja) 回路試験装置