JPH06350090A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06350090A
JPH06350090A JP6063339A JP6333994A JPH06350090A JP H06350090 A JPH06350090 A JP H06350090A JP 6063339 A JP6063339 A JP 6063339A JP 6333994 A JP6333994 A JP 6333994A JP H06350090 A JPH06350090 A JP H06350090A
Authority
JP
Japan
Prior art keywords
region
layer
semiconductor device
manufacturing
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6063339A
Other languages
English (en)
Inventor
Keith M Hutchings
マイケル ハッチングス キース
Kenneth R Whight
ロナルド ホワイト ケニース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH06350090A publication Critical patent/JPH06350090A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 バードビーク領域を第３領域形成用マスクと
して用いることによらず、多数の並列接続セルよりなる
電力用半導体装置とする箇所のセルパック密度を増大さ
せるようにした絶縁ゲート型電界効果半導体装置を備え
た半導体装置の製造方法を提供する。 【構成】 １つの窓を形成するマスクを半導体本体１の
一主面に設け、本体をエッチングして第２領域３を経て
第１領域２内に延在する溝を形成し、その表面にゲート
絶縁膜６の薄層を形成する。可酸化導電材料のゲート導
電領域７を溝内に設けて、領域３の導電チャネル作成区
域３０により囲まれた絶縁ゲート構体８を形成し、これ
を周囲の半導体表面を越えて延在させ露出ゲート導電材
料７ａを酸化させ、露出表面全体に絶縁キャップ領域９
を形成し階段を形成する。構体表面に層１０を設け異方
性エッチングし、階段側壁に前記層の一部を残し、下側
第２領域内に第３領域１１を形成し導電層を堆積する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は絶縁ゲート電界効果装置
を具える半導体装置、特に絶縁ゲートを条溝または凹部
内に形成する絶縁ゲート電界効果装置を具える半導体装
置に関するものである。
【０００２】
【従来の技術】共通ドレイン領域を共有する極めて多数
の、一般には数万の並列接続された絶縁ゲート電界効果
装置セル（一般にソースセルと称される）より成る絶縁
ゲート電界効果トランジスタであるいわゆるトレンチパ
ワーＭＯＳＦＥＴは米国特許願US-A-4,967,245に記載さ
れている。この米国特許願US-A-4,967,245に記載されて
いる方法では一導電型、ｎチャネル装置の場合にｎ導電
型の第１領域を有する半導体本体を設け、この第１領域
はパワーＭＯＳＦＥＴの場合にドレインドリフト領域を
形成する。この第１領域は半導体本体の第１主面から反
対導電型の第２領域によって分離し、この反対導電型の
第２領域はそれ自体を第１主面から一導電型の層によっ
て分離する。この第１主面にはマスクを設けて少なくと
も１つのウインドウを設け、このウインドウを経て半導
体本体をエッチングして第２領域を貫通し第１領域内ま
で延在する条溝を画成し、これにより条溝を第２領域の
表面区域によって囲むようにする。次いで条溝の表面に
比較的薄いゲート絶縁層を設けるとともにドープされた
多結晶珪素を堆積し次いでエッチングして条溝のマスク
を露出し条溝内にゲート導電領域を画成する。
【０００３】条溝の画成に使用するマスクは前記米国特
許願US-A-4,967,245に記載されているように耐酸化材
料、窒化珪素で形成する。ゲート導電領域を形成するた
めの多結晶珪素のエッチバック後多結晶珪素の露出表面
区域を酸化してゲート導電領域全体に保護絶縁キャップ
領域を画成する。半導体技術で既知のように珪素の局部
酸化（ＬＯＣＯＳ）技術によれば耐酸化マスクの縁部
に、即ち、耐酸化マスクの縁部の下側に僅かに酸化が生
じる区域にいわゆる酸化物のバードビークが生じるよう
になる。従ってキャップ領域および隣接のバードビーク
領域をマスクとして用いて第１領域を貫通するエッチン
グを行ってバードビーク領域のすぐ下側の一導電型の第
３領域を残存させて第２領域を露出する。これら第３領
域はパワーＭＯＳＦＥＴのソース領域を形成するが、絶
縁ゲート構体に隣接する第２領域の区域はチャネル区域
を画成し、絶縁ゲートに適切な電圧を印加することによ
り反転チャネルが誘起される際に前記チャネル区域を経
て導通が生じる。次いで導電層を堆積してソース電極を
形成し、このソース電極はエッチング処理により画成さ
れるソース領域の縁部に接触させて第２領域の周縁区域
をソース領域に短絡させて寄生バイポ−ラ作用を防止し
得るようにする。
【０００４】
【発明が解決しようとする課題】かかる方法によってソ
ース領域を自己整合的に形成し、従ってセル密度を増大
させるが、バードビーク領域の正確な形状および寸法は
耐酸化マスク層の縁部の下側に酸化が生じる程度に依存
し、この酸化は例えば耐酸化マスクの第１主面への接着
度に依存し、この接着度は第１主面の表面状態および清
潔度に依存する。これがため、ＬＯＣＯＳ酸化処理が僅
かでも変化すると、バードビーク領域の寸法および形状
が変化し、従って半導体装置の特性に悪影響を及ぼすよ
うになる。さらに、ゲート絶縁層の形成中第１主面に耐
酸化マスクを設ける必要性のため、ゲート絶縁層がある
程度汚染されるようになり、これは半導体装置の性能特
性に悪影響を及ぼすようになる。
【０００５】本発明の目的は第３領域を自己整合的に形
成可能とし、従って半導体装置をいわゆるバードビーク
領域を第３領域画成のためのマスクとして用いることに
依存することなく多くの並列接続セルより成るパワー半
導体装置とする箇所のセルパック密度を増大せしめるよ
うにした絶縁ゲート電界効果半導体装置を具える半導体
装置の製造方法を提供せんとするにある。
【０００６】
【課題を解決するための手段】本発明半導体装置の製造
方法は絶縁ゲート電界効果装置を具える半導体装置を製
造するに当たり、第１および第２主面を有し、反対導電
型の第２領域によって第１主面から分離された一導電型
の第１領域を有する半導体本体を設け、一方の主面に少
なくとも１つのウインドウを画成するマスクを設け、こ
のウインドウを経て半導体本体をエッチングして第２領
域を経て第１領域内に延在する条溝を画成し、この条溝
の表面にゲート絶縁体の比較的薄い層を設け、この条溝
内に酸化し得る導電材料のゲート導電領域を設けてゲー
ト絶縁体層と相俟って第２領域の導電チャネル画成区域
により囲まれた絶縁ゲート構体を画成し、この絶縁ゲー
ト構体を周囲の半導体表面を越えて延在させて露出導電
材料を酸化させてゲート導電領域全体に亘り絶縁キャッ
プ領域を画成し、次いで前記表面構体全体に亘り層を設
けて表面構体にステップを画成し、この層を異方性エッ
チングして前記絶縁ゲート構体により画成されたステッ
プの側壁に前記層に一部分を残存させるとともにこの部
分の下側に前記第２領域内に一導電型の第３領域を画成
し、次いで前記第２および第３領域の双方に接触する導
電層を堆積することを特徴とする。
【０００７】
【作用】これがため本発明方法によれば、ゲート導電領
域の露出表面の酸化後、絶縁ゲート構体の１部分が半導
体表面を表わし、従って１つの層を堆積し、且つ異方性
エッチングして絶縁ゲート構体の側壁の露出区域に部分
またはスペーサを残存させるようにする。次いでこれら
スペーサを用いて第３領域を画成し、従ってこれら第３
領域は、これを画成する局部酸化技術を必要とすること
なく、絶縁ゲート構体に対し自己整合されるように形成
する。斯様にしてスペーサの寸法、従って第３領域の寸
法は表面構体全体に亘って設けられた層の厚さを制御す
ることにより簡単に決めるようにする。さらに、ゲート
絶縁層をその汚染の可能性が減少されるように形成する
際に第１主面に耐酸化マスクを設ける必要もない。その
上本発明半導体装置の製造方法が第３領域を画成する局
部酸化技術に依存しないため、スペーサを画成するため
にエッチバックする層は方法の多様性を増大する酸化物
とする必要はない。また、これは半導体本体を珪素のよ
うな容易に酸化し得る半導体で造る必要がないことを意
味する。
【０００８】絶縁ゲート構体を周囲の半導体表面を越え
て延在させて表面構体にステップを画成する工程にはさ
らに前記キャップ領域をマスクとして用いて前記第１主
面をエッチバックしてエッチバック面を越えて突出し露
出された絶縁ゲート構体の側壁区域を残存させるように
する。これは表面構体のステップはこれがゲート導電領
域の酸化によってのみ決まるものではなく半導体本体の
選択された厚さをエッチング除去して所望のように調整
し得ると云う利点を有する。
【０００９】前記層は絶縁層とすることができる。その
１例では、一導電型の層を形成して前記第１主面から第
２領域を分離し且つ異方性エッチングを継続して前記一
導電型の層を貫通してエッチングを行い第３領域を画成
し得るようにする。一導電型の層を形成して露出導電材
料を酸化する前または酸化した後のいずれにおいても前
記第１主面から第２領域を分離し得るようにする。半導
体表面のエッチバック後に一導電型の層を形成すること
は一導電型の層の厚さがエッチバック工程による影響を
受けない利点を有する。
【００１０】他の例では前記層は一導電型特性を呈する
不純物でドープされた層として設け、且つ前記第２領域
への異方性エッチング後に残存する層の部分をから前記
不純物を拡散して第３領域を形成し得るようにする。こ
れがため、絶縁ゲート構体のいずれの側の平面をも平坦
とし、ステップカバレージの問題を低減する。一般に、
ゲート導電領域はドープされた多結晶珪素で形成するこ
とができる。
【００１１】前記ゲート導電領域を形成する前に前記第
１主面に耐酸化層を設けることができる。これがため１
例では、前記ゲート絶縁体は前記第１主面を被覆する酸
化物層として形成するとともに窒素を導入してゲート酸
化物層の少なくとも表面領域を酸化窒素層に変換して耐
酸化層を設けるようにする。これがため、一旦形成され
た導電ゲート領域に自動的に整列された耐酸化層を形成
する比較的簡単な手段を提供することができる。耐酸化
層を用いることによりゲート導電領域の選択酸化を容易
とし、ゲート導電材料およびゲート絶縁材料を酸化し得
る速度および程度の差に依存することを防止することが
できる。
【００１２】前記第２主面に導電層を設けて半導体装置
の作動時に前記第１および第２主面間に前記第１領域を
経て主電流路が形成されるようにする、即ち、絶縁ゲー
ト電界効果装置を縦方向半導体装置とする。しかし、本
発明は横方向半導体装置および頂部ドレイン、即ち、陽
極接点縦方向半導体装置に適用することもできる。
【００１３】絶縁ゲート電界効果装置を絶縁ゲート電界
効果トランジスタまたはMOS ゲートサイリスタのような
他の任意のMOS 制御装置とすることができる。前記反対
導電型の少なくとも１／４を前記第２領域から前記第１
領域により離間して半導体装置の作動中反対導電型の電
荷キャリアを前記第１領域に注入するようにして絶縁ゲ
ート電界効果装置により絶縁ゲートバイポーラトランジ
スタを形成する。
【００１４】前記マスクにウインドウを画成して前記条
溝がグリッド状トレンチを形成し得るようにする。これ
は縦方向パワー絶縁ゲート電界効果装置の場合に特に有
利である。
【００１５】
【実施例】図は略図であり、実寸法に則したものではな
く、例えば種々の層または領域の厚さは便宜上拡大して
示してある。また図において同一部分には同一符号を付
して示す。
【００１６】図は本発明による絶縁ゲート電界効果装置
を具える半導体装置を製造する方法を示し、この方法
は、第１主面１ａおよび第２主面１ｂを有し、反対導電
型の第２領域３によって第１主面１ａから分離された一
導電型の第１領域２を有する半導体本体１を設け、一方
の主面１ａに少なくとも１つのウインドウ４ａを画成す
るマスク４を設け、このウインドウ４ａを経て半導体本
体１をエッチングして第２領域３を貫通して第１領域２
内に延在する条溝５を画成し、この条溝５の表面５ａに
ゲート絶縁体６の比較的薄い層を設け、この条溝５内に
酸化し得る導電材料のゲート導電領域７を設けてゲート
絶縁体層と相俟って第２領域３の導電チャネル画成区域
３０により囲まれた絶縁ゲート構体８を画成し、この絶
縁ゲート構体８を周囲の半導体表面を越えて延在させて
露出ゲート導電材料７ａを酸化させてゲート導電領域７
の露出表面７ａ全体に亘り絶縁キャップ領域９を画成
し、次いで前記表面構体全体に亘り層１０を設けること
により表面構体にステップ１５を画成し、この層１０を
異方性エッチングして前記絶縁ゲート構体８により画成
されたステップの側壁８ａに前記層に一部分１０ａを残
存させるとともにこの部分１０ａの下側で前記第２領域
３内に一導電型の第３領域１１を画成し、次いで前記第
２領域３および第３領域１１の双方に接触する導電層１
２を堆積するものである。
【００１７】これがため、本発明では、ゲート導電領域
７の露出表面７ａの酸化後、絶縁ゲート構体８の１部分
が半導体表面３ｂを表わし、従って１つの層１０を堆積
し、且つ異方性エッチングして絶縁ゲート構体８の側壁
８ａの露出区域８ａ′に部分即ち、スペーサ１０ａを残
存させるようにする。次いでこれらスペーサ１０ａを用
いて第３領域１１を画成し、従ってこれら第３領域１１
は、局部酸化技術により画成されたマスクを用いること
を必要とすることなく、絶縁ゲート構体８に対し自己整
合されるように形成する。斯様にしてスペーサ１０ａの
寸法、従って第３領域１１の寸法は層１０の厚さを制御
することにより簡単に決めることができる。さらに、ス
ペーサ１０ａを画成するためにエッチバックする層１０
は方法の多様性を増大する酸化物とする必要はない。ま
た、これは半導体本体１を珪素のような容易に酸化し得
る半導体で造る必要がないことを意味する。
【００１８】本発明絶縁ゲート電界効果装置は、例えば
共通ドレイン領域を有する数百の並列接続絶縁ゲート電
界効果トランジスタより成るパワーＭＯＳＦＥＴまたは
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のよう
な任意の他のＭＯＳ制御装置とすることができる。
【００１９】図１乃至８は本発明半導体装置の製造方法
の１例の諸工程を示す半導体本体１の１部分の断面を示
す。パワー装置の場合には半導体本体１内に形成される
構体は同一構成の数百個の並列接続構体より成るが、説
明の便宜上その１つのみを示す。
【００２０】半導体本体１は本例では比較的多量にドー
プされた単結晶珪素基板１３より成り、これに、１導電
型特性を呈する不純物が比較的少量ドープされたエピタ
キシャル層として第１領域２を形成する。半導体装置を
パワーＭＯＳＦＥＴとする必要がある場合には基板１３
および第１領域、即ち、エピタキシャル層２は同一導電
型、即ち、ｎチャネルＭＯＳＦＥＴに対しｎ導電型とす
るが、例えば半導体装置をＩＧＢＴとする必要がある場
合には、基板１３は反対導電型、即ち、ｎチャネルＩＧ
ＢＴの場合ｐ導電型とする。また、本発明は反対導電型
注入領域を反対導電型ドープ基板により形成しないで、
第２主面１ｂから比較的多量にドープされた一導電型の
基板内に延在する離間ドープ注入領域によって形成する
ようにした例えば米国特許願US-A-4,969,028に記載され
ているいわゆる陽極共有ＩＧＢＴに適用し得ること勿論
である。
【００２１】絶縁ゲート電界効果装置の導電チャネル領
域を画成する第２領域３は前記エピタキシャル層２上に
堆積された反対導電型の第２エピタキシャル層として形
成するか、またはエピタキシャルそ２内に反対導電型の
不純物を導入することにより形成することができる。
【００２２】図１に示すように、第１主面１ａにマスク
４を設ける。このマスク４は任意の好適な材料、例えば
感光レジストで形成することができ、且つ慣例の光食刻
技術を用いてマスクにウインドウ４ａをあけて第１主面
１ａの区域を露出する。
【００２３】次いで、露出半導体材料に異方性エッチン
グ処理を施して、第２領域３を貫通して第１領域２内に
延在する条溝５を画成する。
【００２４】マスク４を除去し、且つ通常の表面清浄化
処理を施した後、図２に示すように第１主面１ａ上にお
よび条溝５の表面５ａにゲート絶縁材料６の比較的薄い
層を設ける。通常ゲート絶縁層６は特定の炉内で実施さ
れた慣例の熱酸化処理により形成し、ゲート絶縁材料の
汚染を防止し得るようにする。これがため高純度のデー
タ酸化物を得ることができる。
【００２５】次いで慣例の堆積技術を用いて１主面上全
体には酸化し得る導電材料、本例では多量にドープされ
た、一般に燐ドープ多結晶珪素の層８０を堆積し、且つ
これをエッチバックしてゲート絶縁層６の表面が露出さ
れ条溝５内にゲート導電領域７が残存し得るようにす
る。図３に示すようにドープされた多結晶珪素は第１主
面１ａまたはこれよりも僅かに低いレベルまでエッチバ
ックする。
【００２６】ゲート導電領域７およびゲート絶縁層６の
双方によって絶縁ゲート構体８を画成する。 次いでゲ
ート導電領域７の露出表面７ａを後述する方法の１つを
用いて酸化して図４に示すようにゲート絶縁層６よりも
厚い保護キャップ酸化物領域９を形成する。
【００２７】次に、慣例のエッチング材を用いて絶縁材
料をエッチバックしてゲート絶縁層の露出領域のうちの
キャップ酸化物領域９の僅かな厚さの部分のみを図５に
示すように除去する。
【００２８】ゲート導電材料７の酸化によって表面構体
に好適なステップ１５を形成するに充分な厚さのキャッ
プ領域９を形成するも、このステップ１５の寸法は、半
導体本体１を保護キャップ酸化物領域９に対し選択的に
エッチングして第２領域３の表面区域３ａをエッチバッ
クして図５に示すように新たなエッチバック表面３ｂを
画成するようにした適切なエッチング材を用いて増大さ
せることができる。
【００２９】本例では、次いで１導電型の不純物を導入
し、一般にはイオン注入し、拡散してキャップ絶縁ゲー
ト構体を囲む１導電型の区域１１′を画成する。
【００３０】本例では酸化珪素のような絶縁材料（また
は半導体表面に対し選択的にエッチングし得る他の絶縁
材料）の層１０を表面全体に堆積して図６に示すような
構体を形成する。
【００３１】次に、絶縁層１０を表面区域３ｂが露出さ
れるまで異方性エッチングする。キャップ絶縁絶縁ゲー
ト構体８により表面構体に形成されたステップ１５によ
って図７に示すように絶縁ゲート構体８の側壁８ａの露
出区域８ａ′に絶縁材料の部分即ち、スペーサ１０ａを
残存させるようにする。表面区域３ｂのスペーサ１０ａ
の幅、即ち、横方向寸法は当業者にとって明らかなよう
に容易に相対的に制御し得る層１０の初期の厚さによっ
て決まる。
【００３２】次いで、スペーサ１０ａおよびキャップ領
域９をマスクとして用いて下側の第２領域３が露出され
るまで異方性エッチングを区域１１′を異方性エッチン
グして絶縁スペーサ１０ａのすぐ下側の第３領域１１を
画成する。次に、金属化層、一般にアルミニウムを堆積
し、且つパターニングして第３領域１１と接触しこれを
第２領域３に短絡して電位寄生バイポーラ作用を禁止す
る第１電極１２と、適切な接点ウインドウ（図示せず）
を経て絶縁ゲート構体に接触する第２ゲート電極（図示
せず）とを画成する。第２主面には他の金属化層１４を
設けて基板１３と接触する第３電極を形成する。
【００３３】半導体装置を絶縁ゲート電界効果トランジ
スタとする場合には第３領域１１によってトランジスタ
のソース領域を形成するとともに第２領域３によって絶
縁ゲート構体に隣接し導電チャネル区域３０を画成し、
この区域内で絶縁ゲート構体８に適切な電圧を印加して
ソース領域１１および第２領域３間を導電せしめるこお
とによって導電チャネルを画成しトランジスタのドレイ
ンドリフト領域を形成し得るようにする。本例では第３
電極によってドレイン電極を形成する。ＩＧＢＴに対し
てもソース電極１２およびドレイン電極１４が陰極電極
および陽極電極として既知である点を除いては上述した
所と同様である。
【００３４】図９乃至１１は本発明半導体装置の製造方
法の他の例を示す。この方法は図１乃至５につき上述し
た所と同様に実施する。しかし、本例では図９に示すよ
うに、低温堆積技術を用いて不純物ドープ材料、例えば
不純物ドープ多結晶珪素または不純物ドープ酸化物ある
いはガラスの層１０′を用いてエッチバックされた半導
体基板３ｂに設ける。
【００３５】ドープされた層１０′を異方性エッチング
して図１０に示すようにドープされたスペーサ１０′ａ
を画成し、次いで構体を例えばほぼ１０００℃に加熱し
て不純物をドープされたスペーサ１０′ａから下側の第
２領域３内に拡散して第３領域１１を画成する。所望に
応じ短いディップエッチングを行ってスペーサ１０′ａ
の画成前にドープされた層１０′から半導体表面３ａに
拡散をおこなうことによって僅かな量の不純物を除去す
ることができる。
【００３６】図１０から明らかなように、不純物の横方
向拡散によって第３領域１１をスペーサ１０′ａを越え
て延在させて、金属化層を上述したように堆積させて第
１電極およびゲート電極（図示せず）を画成する場合に
第１電極１２を第３領域１１に接触せしめるようにす
る。この方法によれば最初の方法に比べて金属化層を堆
積する平坦な表面を得ることができる利点がある。
【００３７】上述した所から明らかなように本発明はゲ
ート導電領域７全体に亘り形成される保護キャップ酸化
物領域９がゲート絶縁体よりも厚く、従ってゲート絶縁
体の露出区域が除去される際ゲート導電領域７をカプセ
ル封止したままとすることを必要とする。これは極めて
多量にドープされた、特に燐ドープされた多結晶珪素が
熱酸化物、即ち、ゲート酸化物よりも著しく迅速に酸化
されると云う事実に基づき簡単に達成されるが、かかる
方法は実際の処理状態に極めて敏感であり、特に再現性
のあるものではない。或は又ゲート絶縁層は耐酸化層に
よって被覆することができる。これがため、例えば、通
常のゲート酸化物は窒化珪素層によって被覆することが
できる。他の例としてゲート絶縁層６は酸化珪素以外の
耐酸化性材料で形成することができる。
【００３８】図１２および１３はゲート絶縁層を熱成長
酸化珪素層とする場合のゲート絶縁層６に対するドープ
された多結晶珪素の酸化割合を増大する他の手段を示
す。
【００３９】これがため、図１２に示すように、マスク
４の除去後露出珪素表面は慣例の酸化技術を用いて酸化
して熱ゲート酸化物層６を画成する。次いで、例えば窒
素をゲート酸化物層６にイオン注入することにより、ま
たは、半導体本体をアンモニア内で加熱することにより
このゲート酸化物層６に窒化処理を施す。（これらの窒
化処理技術はIEEE Electron Device Letters 第EOL.2
巻、 第10号、1981 年10月、 第244-247 頁にJ.Hui, T.Y.
Chiu, S. Wong およびW.G. Oldham が発表した論文“高
密度MOS の選択酸化技術”に記載されている。）
【００４０】この窒化処理によってゲート酸化物層６の
頂部に酸窒化物層６′（図１３に破線で示す）を形成す
る。この酸窒化物層は耐酸化層であり、従って露出ゲー
ト導電領域の次の酸化中ゲート酸化物層多量に酸化され
ず、従って図１３に示す構体を得ることができる。
【００４１】処理の残りの部分は図１−８につき説明し
た所と同様に、または図９−１１の変形例につき説明し
た所と同様に継続する。
【００４２】上述したように、半導体本体は共通ドレイ
ンドリフト領域を有する数百の並列接続ソースセルより
成るパワー半導体装置とすることができる。
【００４３】図１４は構体を示すために省略されたソー
ス電極およびドレイン電極を形成する金属化層を有する
本発明半導体装置の製造方法を用いて製造された半導体
装置の平面図である。
【００４４】図１４から明らかなように、条溝５は規則
正しい格子状トレンチとして形成し、第２領域３を多数
の規則正しい形状（例えば方形）の第２セル領域３１に
分割し、各第２セル領域は格子状トレンチまたは条溝５
により囲まれた環状第３領域１１に関連させるようにす
る。半導体装置の幾何学的形状としては好適なレイアウ
トを採用し得ること勿論である。
【００４５】パワー半導体装置は、種々の論理素子、例
えば低および／または高枝横方向トランジスタとして同
一半導体本体内に集積化して集積化論理の程度および／
または複雑性に依存してパワー集積回路、インテリジェ
ントパワースイッチまたはスマートパワー装置を形成し
得るようにすることができる。
【００４６】また、本発明は個別のパワー半導体装置並
びに横方向および縦方向電流装置に適用し得ること勿論
である。さらに本発明はパワー半導体装置以外の、ただ
一個のみまたは数個の集積化ゲート電界効果装置セルよ
り成る半導体装置にも適用することができる。
【００４７】本発明は上述した例にのみ限定されるもの
ではなく、要旨を変更しない範囲内で種々の変形または
変更を行うことができる。
【図面の簡単な説明】
【図１】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図２】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図３】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図４】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図５】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図６】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図７】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図８】本発明半導体装置の製造方法の１例の１工程の
半導体装置の一部分を示す断面図である。
【図９】本発明半導体装置の製造方法の他の例の１工程
の半導体装置の一部分を示す断面図である。
【図１０】本発明半導体装置の製造方法の他の例の１工
程の半導体装置の一部分を示す断面図である。
【図１１】本発明半導体装置の製造方法の他の例の１工
程の半導体装置の一部分を示す断面図である。
【図１２】本発明半導体装置の製造方法のさらに他の例
の１工程の半導体装置の一部分を示す断面図である。
【図１３】本発明半導体装置の製造方法のさらに他の例
の１工程の半導体装置の一部分を示す断面図である。
【図１４】本発明半導体装置の製造方法を使用して製造
され、頂部金属化を便宜上省略して示す絶縁ゲート電界
効果装置の一部分の平面図である。
【符号の説明】
１ 半導体本体 １ａ，ｂ 主面 ２ 第１領域 ３ 第２領域 ３ｂ 半導体表面 ４ マスク ４ａ ウインドウ ５ 条溝 ５ａ 表面（５） ６ ゲート絶縁体 ７ ゲート導電領域 ７ａ 露出区域 ８ 絶縁ゲート構体 ８ａ 側壁 ８ａ′露出区域 ９ 絶縁キャップ領域 １０ 層 １０ａ スペーサ １１ 環状第３領域 １２ 導電層（第１電極、ソース電極） １３ 基板 １４ ドレイン電極 １５ ステップ ３０ 導電チャネル画成区域 ３１ 第２セル領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケニース ロナルド ホワイト イギリス国 サセックス ホーシャム ザ パインス 54

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 絶縁ゲート電界効果装置を具える半導体
    装置を製造するに当たり、第１および第２主面を有し、
    反対導電型の第２領域によって第１主面から分離された
    一導電型の第１領域を有する半導体本体を設け、一方の
    主面に少なくとも１つのウインドウを画成するマスクを
    設け、このウインドウを経て半導体本体をエッチングし
    て第２領域を経て第１領域内に延在する条溝を画成し、
    この条溝の表面にゲート絶縁体の比較的薄い層を設け、
    この条溝内に酸化し得る導電材料のゲート導電領域を設
    けてゲート絶縁体層と相俟って第２領域の導電チャネル
    画成区域により囲まれた絶縁ゲート構体を画成し、この
    絶縁ゲート構体を周囲の半導体表面を越えて延在させて
    露出導電材料を酸化させゲート導電領域全体に亘り絶縁
    キャップ領域を画成し、次いで前記表面構体全体に亘り
    層を設けて表面構体にステップを画成し、この層を異方
    性エッチングして前記絶縁ゲート構体により画成された
    ステップの側壁に前記層に一部分を残存させるとともに
    この部分の下側で前記第２領域内に一導電型の第３領域
    を画成し、次いで前記第２および第３領域の双方に接触
    する導電層を堆積することを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 絶縁ゲート構体を周囲の半導体表面を越
    えて延在させて表面構体にステップを画成する工程には
    さらに前記キャップ領域をマスクとして用いて前記第１
    主面をエッチバックしてエッチバック面を越えて突出し
    露出された絶縁ゲート構体の側壁区域を残存させるよう
    にしたことを特徴とする請求項１に記載の半導体装置の
    製造方法。
  3. 【請求項３】 前記層を絶縁層として設けることを特徴
    とする請求項１または２に記載の半導体装置の製造方
    法。
  4. 【請求項４】 一導電型の層を形成して前記第１主面か
    ら第２領域を分離し且つ異方性エッチングを継続して前
    記一導電型の層を貫通してエッチングを行い第３領域を
    画成することを特徴とする請求項１、２または３に記載
    の半導体装置の製造方法。
  5. 【請求項５】 一導電型の層を形成して露出導電材料を
    酸化した後前記第１主面から第２領域を分離することを
    特徴とする請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記層は一導電型特性を呈する不純物で
    ドープされた層として設け、且つ前記第２領域への異方
    性エッチング後に残存する層の部分をから前記不純物を
    拡散して第３領域を形成するようにしたことを特徴とす
    る請求項１または２に記載の半導体装置の製造方法。
  7. 【請求項７】 ドープされた多結晶珪素のゲート導電領
    域を形成するようにしたことを特徴とする請求項１〜６
    の何れかの項に記載の半導体装置の製造方法。
  8. 【請求項８】 前記ゲート導電領域を形成する前に前記
    第１主面に耐酸化層を設けるようにしたことを特徴とす
    る請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記ゲート絶縁体は前記第１主面を被覆
    する酸化物層として形成するとともに窒素を導入してゲ
    ート酸化物層の少なくとも表面領域を酸化窒素層に変換
    して耐酸化層を設けるようにしたことを特徴とする請求
    項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記第２主面に導電層を設けて半導体
    装置の作動時に前記第１および第２主面間に前記第１領
    域を経て主電流路が形成されるようにしたことを特徴と
    する請求項１〜９の何れかの項に記載の半導体装置の製
    造方法。
  11. 【請求項１１】 前記反対導電型の少なくとも１／４を
    前記第２領域から前記第１領域により離間して半導体装
    置の作動中反対導電型の電荷キャリアを前記第１領域に
    注入するようにしたことを特徴とする請求項１〜１０の
    何れかの項に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記マスクにウインドウを画成して前
    記条溝がグリッド状トレンチを形成するようにしたこと
    を特徴とする請求項１〜１１の何れかの項に記載の半導
    体装置の製造方法。
JP6063339A 1993-04-01 1994-03-31 半導体装置の製造方法 Pending JPH06350090A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB939306895A GB9306895D0 (en) 1993-04-01 1993-04-01 A method of manufacturing a semiconductor device comprising an insulated gate field effect device
GB9306895:5 1993-04-01

Publications (1)

Publication Number Publication Date
JPH06350090A true JPH06350090A (ja) 1994-12-22

Family

ID=10733222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6063339A Pending JPH06350090A (ja) 1993-04-01 1994-03-31 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5378655A (ja)
EP (2) EP0918353A1 (ja)
JP (1) JPH06350090A (ja)
KR (1) KR100296805B1 (ja)
DE (1) DE69434948D1 (ja)
GB (1) GB9306895D0 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158354A (ja) * 2000-11-17 2002-05-31 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2002246596A (ja) * 2001-02-19 2002-08-30 Hitachi Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2003515954A (ja) * 1999-11-30 2003-05-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置の製造
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
JP2006013487A (ja) * 2004-06-15 2006-01-12 Vishay-Siliconix 半導体装置におけるセルフアラインドコンタクトを形成する製造方法
JP2010534921A (ja) * 2007-04-03 2010-11-11 ビシャイ‐シリコニックス 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
JP2012231187A (ja) * 2012-08-29 2012-11-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8476701B2 (en) 2010-05-19 2013-07-02 Renesas Electronics Corporation Semiconductor device with gate electrode including a concave portion
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US9111754B2 (en) 2005-07-26 2015-08-18 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance
US9431550B2 (en) 2005-12-28 2016-08-30 Vishay-Siliconix Trench polysilicon diode
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10546750B2 (en) 2009-09-03 2020-01-28 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5583065A (en) * 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
JP3319215B2 (ja) * 1995-03-31 2002-08-26 株式会社豊田中央研究所 絶縁ゲート型半導体装置およびその製造方法
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5648670A (en) * 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
JPH11204782A (ja) * 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US6225659B1 (en) 1998-03-30 2001-05-01 Advanced Micro Devices, Inc. Trenched gate semiconductor device and method for low power applications
US6285054B1 (en) 1998-03-30 2001-09-04 Advanced Micro Devices, Inc. Trenched gate non-volatile semiconductor device with the source/drain regions spaced from the trench by sidewall dopings
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
GB9808234D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of trench-gate semiconductor devices
GB9808237D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of field-effect semiconductor devices
GB9815021D0 (en) 1998-07-11 1998-09-09 Koninkl Philips Electronics Nv Semiconductor power device manufacture
EP0981166A3 (en) * 1998-08-17 2000-04-19 ELMOS Semiconductor AG JFET transistor
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
GB9906247D0 (en) 1999-03-18 1999-05-12 Koninkl Philips Electronics Nv An electronic device comprising a trench gate field effect device
GB9907184D0 (en) * 1999-03-30 1999-05-26 Philips Electronics Nv A method of manufacturing a semiconductor device
US6373098B1 (en) * 1999-05-25 2002-04-16 Fairchild Semiconductor Corporation Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
GB9922764D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US6921939B2 (en) * 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
GB0101695D0 (en) * 2001-01-23 2001-03-07 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100511590B1 (ko) * 2003-01-30 2005-09-02 동부아남반도체 주식회사 반도체 소자 및 그의 제조 방법
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US8093651B2 (en) 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7488647B1 (en) * 2005-08-11 2009-02-10 National Semiconductor Corporation System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
DE102006030631B4 (de) * 2006-07-03 2011-01-05 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit einem Leistungsbauelement und einem Logikbauelement
DE102006047244B4 (de) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
US7531888B2 (en) * 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
TWI360864B (en) * 2006-12-06 2012-03-21 Promos Technologies Inc Gate structure and method of fabriacting the same,
US20080296673A1 (en) * 2007-05-29 2008-12-04 Alpha & Omega Semiconductor, Ltd Double gate manufactured with locos techniques
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US20090242973A1 (en) 2008-03-31 2009-10-01 Alpha & Omega Semiconductor, Ltd. Source and body contact structure for trench-dmos devices using polysilicon
US7867852B2 (en) * 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method
US8426275B2 (en) * 2009-01-09 2013-04-23 Niko Semiconductor Co., Ltd. Fabrication method of trenched power MOSFET
JP5472862B2 (ja) * 2009-03-17 2014-04-16 三菱電機株式会社 電力用半導体装置の製造方法
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
CN103367145A (zh) * 2012-03-27 2013-10-23 北大方正集团有限公司 一种沟槽型vdmos器件及其制造方法
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9455253B2 (en) * 2014-07-23 2016-09-27 Stmicroelectronics (Tours) Sas Bidirectional switch
CN106898549A (zh) * 2015-12-21 2017-06-27 株洲南车时代电气股份有限公司 沟槽栅igbt及沟槽栅igbt制作方法
CN114093768A (zh) * 2022-01-20 2022-02-25 威海银创微电子技术有限公司 Trench VDMOS中Gate的保护方法、装置、电子设备及介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
JPH023980A (ja) * 1988-06-22 1990-01-09 Nissan Motor Co Ltd 縦型電界効果トランジスタ
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
JP2837014B2 (ja) * 1992-02-17 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5275965A (en) * 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603173B1 (en) 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
JP2003515954A (ja) * 1999-11-30 2003-05-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチゲート半導体装置の製造
JP2002158354A (ja) * 2000-11-17 2002-05-31 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
US8278708B2 (en) 2001-02-19 2012-10-02 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
US9793342B2 (en) 2001-02-19 2017-10-17 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
US8148224B2 (en) 2001-02-19 2012-04-03 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
US8168498B2 (en) 2001-02-19 2012-05-01 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
US8642401B2 (en) 2001-02-19 2014-02-04 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
US9246000B2 (en) 2001-02-19 2016-01-26 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
US8377775B2 (en) 2001-02-19 2013-02-19 Renesas Electronics Corporation Insulated gate type semiconductor device and method for fabricating the same
JP2002246596A (ja) * 2001-02-19 2002-08-30 Hitachi Ltd 絶縁ゲート型半導体装置及びその製造方法
US8080459B2 (en) 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
JP2006013487A (ja) * 2004-06-15 2006-01-12 Vishay-Siliconix 半導体装置におけるセルフアラインドコンタクトを形成する製造方法
US9111754B2 (en) 2005-07-26 2015-08-18 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance
US9431550B2 (en) 2005-12-28 2016-08-30 Vishay-Siliconix Trench polysilicon diode
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP2010534921A (ja) * 2007-04-03 2010-11-11 ビシャイ‐シリコニックス 自己整合トレンチｍｏｓｆｅｔ及びその製造方法
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9761696B2 (en) 2007-04-03 2017-09-12 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US10546750B2 (en) 2009-09-03 2020-01-28 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US8871592B2 (en) 2010-05-19 2014-10-28 Renesas Electronics Corporation Method of manufacturing a semiconductor device including concave portion
US8476701B2 (en) 2010-05-19 2013-07-02 Renesas Electronics Corporation Semiconductor device with gate electrode including a concave portion
JP2012231187A (ja) * 2012-08-29 2012-11-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET

Also Published As

Publication number Publication date
EP0918353A1 (en) 1999-05-26
DE69434948D1 (de) 2007-05-24
EP0620588B1 (en) 2007-04-11
KR100296805B1 (ko) 2001-11-30
US5378655A (en) 1995-01-03
EP0620588A2 (en) 1994-10-19
EP0620588A3 (en) 1996-08-14
GB9306895D0 (en) 1993-05-26

Similar Documents

Publication Publication Date Title
JPH06350090A (ja) 半導体装置の製造方法
US5482871A (en) Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate
US6498071B2 (en) Manufacture of trench-gate semiconductor devices
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
KR0159075B1 (ko) 트렌치 dmos장치 및 그의 제조방법
US6528355B2 (en) Method for fabricating a trench MOS power transistor
US4486943A (en) Zero drain overlap and self aligned contact method for MOS devices
JP2001085685A (ja) トランジスタ
JPH0574806A (ja) 半導体装置及びその製造方法
US6087224A (en) Manufacture of trench-gate semiconductor devices
US6693018B2 (en) Method for fabricating DRAM cell transistor having trench isolation structure
JPH10107267A (ja) 電界効果トランジスタ及びその製造方法
JPS63155768A (ja) 半導体デバイスの製造方法
JPH09181311A (ja) 電界効果トランジスタおよびその製造方法
JP2782781B2 (ja) 半導体装置の製造方法
JPH04103127A (ja) 半導体装置の素子の分離方法
JPH10154809A (ja) 半導体装置及び半導体装置の製造方法
JPS62285468A (ja) Ｌｄｄ電界効果トランジスタの製造方法
JPS63227059A (ja) 半導体装置およびその製造方法
JP2531688B2 (ja) 半導体装置の製造方法
JP2625741B2 (ja) バイポーラトランジスタの製造方法
JPH05226466A (ja) 半導体装置の製造方法
JPH03211883A (ja) 半導体装置およびその製造方法
JP3146554B2 (ja) 素子分離方法
JPH0571191B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070406

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070525