JPH06350197A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06350197A JPH06350197A JP13556693A JP13556693A JPH06350197A JP H06350197 A JPH06350197 A JP H06350197A JP 13556693 A JP13556693 A JP 13556693A JP 13556693 A JP13556693 A JP 13556693A JP H06350197 A JPH06350197 A JP H06350197A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal layer
- mesa
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 狭メサ上の絶縁膜に、セルフアラインで電極
コンタクトをとるための開口部を形成することができ
る、狭メサ構造を有する半導体装置の製造方法を提供す
る。 【構成】 半導体積層構造層のコンタクト層４１上に第
１の結晶層８，第２の結晶層９を形成した後、狭メサス
トライプ構造を形成し、第１の結晶層８を所定の位置ま
で選択的にサイドエッチングして凹部を形成した後、こ
の凹部の第１の結晶層８が露出するように、メサストラ
イプ表面に絶縁膜１１を形成し、第１の結晶層８のみを
選択エッチングにより除去することにより、第２の結晶
層９とその上部の絶縁膜１１をリフトオフする。
コンタクトをとるための開口部を形成することができ
る、狭メサ構造を有する半導体装置の製造方法を提供す
る。 【構成】 半導体積層構造層のコンタクト層４１上に第
１の結晶層８，第２の結晶層９を形成した後、狭メサス
トライプ構造を形成し、第１の結晶層８を所定の位置ま
で選択的にサイドエッチングして凹部を形成した後、こ
の凹部の第１の結晶層８が露出するように、メサストラ
イプ表面に絶縁膜１１を形成し、第１の結晶層８のみを
選択エッチングにより除去することにより、第２の結晶
層９とその上部の絶縁膜１１をリフトオフする。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に狭メサストライプ構造を有する半導体レー
ザ装置を容易に製造できる半導体装置の製造方法に関す
るものである。
に関し、特に狭メサストライプ構造を有する半導体レー
ザ装置を容易に製造できる半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】図３は、従来のメサ型半導体レーザ装置
を示す断面図であり、図において、１０１はｎ−ＩｎＰ
基板、１０２はｎ−ＩｎＰ下クラッド層、１０３はＩｎ
ＧａＡｓＰ活性層、１４０はｐ−ＩｎＰ上クラッド層、
１０６はｐ−ＩｎＰブロック層、１０７はｎ−ＩｎＰブ
ロック層、１４１はｐ−ＩｎＰコンタクト層、１１０は
絶縁膜で、コンタクト層１４１上部には電極コンタクト
をとるための開口部が設けられている。また、１１１は
ｐ側電極、１１２はｎ側電極である。ここで、下クラッ
ド層１０２，活性層１０３，上クラッド層１４０はメサ
ストライプ状に成形されており、また、この半導体レー
ザ装置全体もメサストライプ状に成形されている。
を示す断面図であり、図において、１０１はｎ−ＩｎＰ
基板、１０２はｎ−ＩｎＰ下クラッド層、１０３はＩｎ
ＧａＡｓＰ活性層、１４０はｐ−ＩｎＰ上クラッド層、
１０６はｐ−ＩｎＰブロック層、１０７はｎ−ＩｎＰブ
ロック層、１４１はｐ−ＩｎＰコンタクト層、１１０は
絶縁膜で、コンタクト層１４１上部には電極コンタクト
をとるための開口部が設けられている。また、１１１は
ｐ側電極、１１２はｎ側電極である。ここで、下クラッ
ド層１０２，活性層１０３，上クラッド層１４０はメサ
ストライプ状に成形されており、また、この半導体レー
ザ装置全体もメサストライプ状に成形されている。
【０００３】次に動作について説明する。図３に示した
半導体レーザ装置において、ｐ側電極１１１に正
（＋），ｎ側電極１１２に負（−）の電圧を印加する
と、電流が、ｐ−ＩｎＰコンタクト層１４１からｐ−Ｉ
ｎＰ上クラッド層１４０，ＩｎＧａＡｓＰ活性層１０
３，ｎ−ＩｎＰ下クラッド層１０２を通って、ｎ−Ｉｎ
Ｐ基板１０１へ流れる。この時、ＩｎＧａＡｓＰ活性層
１０３内にはｐｎ接合が形成されており、ここにｐ−Ｉ
ｎＰ上クラッド層１４０からホールが、ｎ−ＩｎＰ下ク
ラッド層１０２から電子がそれぞれ注入され、電流を発
振閾値以上になるように充分増加させると、レーザ発振
が生じる。なお、この半導体装置においては、上記電流
はｐ−ＩｎＰコンタクト層１４１，ｎ−ＩｎＰブロック
層１０７，ｐ−ＩｎＰブロック層１０６，及びｎ−Ｉｎ
Ｐ下クラッド層１０２によって形成されるｐｎｐｎ逆バ
イアス接合によって電流狭窄される。
半導体レーザ装置において、ｐ側電極１１１に正
（＋），ｎ側電極１１２に負（−）の電圧を印加する
と、電流が、ｐ−ＩｎＰコンタクト層１４１からｐ−Ｉ
ｎＰ上クラッド層１４０，ＩｎＧａＡｓＰ活性層１０
３，ｎ−ＩｎＰ下クラッド層１０２を通って、ｎ−Ｉｎ
Ｐ基板１０１へ流れる。この時、ＩｎＧａＡｓＰ活性層
１０３内にはｐｎ接合が形成されており、ここにｐ−Ｉ
ｎＰ上クラッド層１４０からホールが、ｎ−ＩｎＰ下ク
ラッド層１０２から電子がそれぞれ注入され、電流を発
振閾値以上になるように充分増加させると、レーザ発振
が生じる。なお、この半導体装置においては、上記電流
はｐ−ＩｎＰコンタクト層１４１，ｎ−ＩｎＰブロック
層１０７，ｐ−ＩｎＰブロック層１０６，及びｎ−Ｉｎ
Ｐ下クラッド層１０２によって形成されるｐｎｐｎ逆バ
イアス接合によって電流狭窄される。
【０００４】ところで、光デバイスの高速化のために
は、光デバイスの低容量化が必要である。そのために
は、図３に示したようなｐｎｐｎ逆バイアス接合による
電流狭窄構造を有する半導体レーザの場合、電流狭窄構
造により発生する容量を減らすために、狭メサストライ
プ形状に成形する必要がある。例えば、狭メサ構造によ
って寄生容量を約０．２ｐＦ以下にするためには、メサ
幅が約２μｍ、深さが約６μｍの狭メサを形成しなけれ
ばならない。
は、光デバイスの低容量化が必要である。そのために
は、図３に示したようなｐｎｐｎ逆バイアス接合による
電流狭窄構造を有する半導体レーザの場合、電流狭窄構
造により発生する容量を減らすために、狭メサストライ
プ形状に成形する必要がある。例えば、狭メサ構造によ
って寄生容量を約０．２ｐＦ以下にするためには、メサ
幅が約２μｍ、深さが約６μｍの狭メサを形成しなけれ
ばならない。
【０００５】図４(a) 〜(h) は、メサ型半導体レーザ装
置の従来の製造方法を示す断面図であり、図において、
図３と同一の符合は同一又は相当する部分を示し、１０
５は絶縁膜、１１３はフォトレジストである。
置の従来の製造方法を示す断面図であり、図において、
図３と同一の符合は同一又は相当する部分を示し、１０
５は絶縁膜、１１３はフォトレジストである。
【０００６】次に製造方法を図４について説明する。ま
ず、図４(a) に示すように、ｎ−ＩｎＰ基板１０１上に
ｎ−ＩｎＰ下クラッド層１０２，ＩｎＧａＡｓＰ活性層
１０３，ｐ−ＩｎＰ上クラッド層１４０を順次エピタキ
シャル成長により形成する。次に、図４(b) に示すよう
に、例えばＳｉＯ2 のような絶縁膜マスク１０５を用い
て、活性層１０３の幅が約１．３μｍで、ｎ−ＩｎＰ下
クラッド層１０２の途中に底部を有するようなメサスト
ライプを形成する。次に、図４(c) に示すように、メサ
ストライプの形成に用いた絶縁膜マスク１０５をそのま
ま選択成長マスクとして、メサストライプの側面をｐ−
ＩｎＰ層１０６とｎ−ＩｎＰ層１０７で連続的に埋め込
む。その後、図４(d) に示すように、絶縁膜マスク１０
５を除去した後、表面にｐ−ＩｎＰコンタクト層１４１
を成長させる。しかる後に、図４(e) に示すように、通
常の写真製版とエッチングにより狭メサストライプ形状
を形成する。この時、狭メサの幅は約２μｍ，深さは約
６μｍとなるようにする。次に、図４(f) に示すよう
に、上記狭メサを被覆するように、ＳｉＮ，ＳｉＯ2等
の絶縁膜１１０を形成する。次に図４(g) に示すよう
に、上記絶縁膜１１０で被覆された狭メサ上にフォトレ
ジスト１１３を配置したのち、これに通常の写真製版を
用いて、狭メサの幅よりもさらに幅の狭いストライプ状
のパターニングを行った後、このフォトレジスト１１３
をマスクとして、絶縁膜１１０をエッチング除去するこ
とにより、ストライプ状の開口部を形成する。その後に
図４(h) に示すように、フォトレジスト１１３を除去し
てｐ側電極１１１，ｎ側電極１１２を形成することによ
り、メサ型半導体レーザ装置が完成する。
ず、図４(a) に示すように、ｎ−ＩｎＰ基板１０１上に
ｎ−ＩｎＰ下クラッド層１０２，ＩｎＧａＡｓＰ活性層
１０３，ｐ−ＩｎＰ上クラッド層１４０を順次エピタキ
シャル成長により形成する。次に、図４(b) に示すよう
に、例えばＳｉＯ2 のような絶縁膜マスク１０５を用い
て、活性層１０３の幅が約１．３μｍで、ｎ−ＩｎＰ下
クラッド層１０２の途中に底部を有するようなメサスト
ライプを形成する。次に、図４(c) に示すように、メサ
ストライプの形成に用いた絶縁膜マスク１０５をそのま
ま選択成長マスクとして、メサストライプの側面をｐ−
ＩｎＰ層１０６とｎ−ＩｎＰ層１０７で連続的に埋め込
む。その後、図４(d) に示すように、絶縁膜マスク１０
５を除去した後、表面にｐ−ＩｎＰコンタクト層１４１
を成長させる。しかる後に、図４(e) に示すように、通
常の写真製版とエッチングにより狭メサストライプ形状
を形成する。この時、狭メサの幅は約２μｍ，深さは約
６μｍとなるようにする。次に、図４(f) に示すよう
に、上記狭メサを被覆するように、ＳｉＮ，ＳｉＯ2等
の絶縁膜１１０を形成する。次に図４(g) に示すよう
に、上記絶縁膜１１０で被覆された狭メサ上にフォトレ
ジスト１１３を配置したのち、これに通常の写真製版を
用いて、狭メサの幅よりもさらに幅の狭いストライプ状
のパターニングを行った後、このフォトレジスト１１３
をマスクとして、絶縁膜１１０をエッチング除去するこ
とにより、ストライプ状の開口部を形成する。その後に
図４(h) に示すように、フォトレジスト１１３を除去し
てｐ側電極１１１，ｎ側電極１１２を形成することによ
り、メサ型半導体レーザ装置が完成する。
【０００７】
【発明が解決しようとする課題】以上のような従来の半
導体レーザ装置の製造方法においては、狭メサ上の絶縁
膜に電極形成のためのストライプ状開口部を形成する際
に、幅が約２μｍの狭メサ上に、この狭メサの幅よりも
さらに幅の狭いパターニングを行う必要がある。しかし
ながら、２μｍ幅の狭メサ上の絶縁膜１１０に、ストラ
イプ状開口部を位置合わせして形成するのは非常に困難
であるため、メサ幅を２μｍまで狭くした半導体レーザ
装置を容易には得ることができず、これが半導体レーザ
装置の低容量化を妨げる問題となっていた。
導体レーザ装置の製造方法においては、狭メサ上の絶縁
膜に電極形成のためのストライプ状開口部を形成する際
に、幅が約２μｍの狭メサ上に、この狭メサの幅よりも
さらに幅の狭いパターニングを行う必要がある。しかし
ながら、２μｍ幅の狭メサ上の絶縁膜１１０に、ストラ
イプ状開口部を位置合わせして形成するのは非常に困難
であるため、メサ幅を２μｍまで狭くした半導体レーザ
装置を容易には得ることができず、これが半導体レーザ
装置の低容量化を妨げる問題となっていた。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、セルフアラインで、狭メサ上の
絶縁膜に電極コンタクトを取るための開口部を形成する
ことができる、狭メサ構造を有する半導体装置の製造方
法を提供することを目的とする。
ためになされたもので、セルフアラインで、狭メサ上の
絶縁膜に電極コンタクトを取るための開口部を形成する
ことができる、狭メサ構造を有する半導体装置の製造方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、最表面に電極コンタクトをとるための
コンタクト層を有する半導体積層構造の上記コンタクト
層上に、第１の結晶層と第２の結晶層を順次形成し、上
記半導体積層構造を上記第１の結晶層と上記第２の結晶
層を含んでメサ形状となるように成形した後、上記第１
の結晶層のメサ側面部を、所定の位置まで選択的にサイ
ドエッチングして、メサ側面に凹部を形成し、その後、
該凹部において、上記第１の結晶層が露出するように、
メサ表面に絶縁膜を形成し、さらに上記凹部の第１の結
晶層を選択的にエッチング除去することにより、上記第
２の結晶層と、この第２の結晶層上の上記絶縁膜をリフ
トオフして、メサ上の絶縁膜に電極コンタクトを取るた
めの開口部を形成するようにしたものである。
置の製造方法は、最表面に電極コンタクトをとるための
コンタクト層を有する半導体積層構造の上記コンタクト
層上に、第１の結晶層と第２の結晶層を順次形成し、上
記半導体積層構造を上記第１の結晶層と上記第２の結晶
層を含んでメサ形状となるように成形した後、上記第１
の結晶層のメサ側面部を、所定の位置まで選択的にサイ
ドエッチングして、メサ側面に凹部を形成し、その後、
該凹部において、上記第１の結晶層が露出するように、
メサ表面に絶縁膜を形成し、さらに上記凹部の第１の結
晶層を選択的にエッチング除去することにより、上記第
２の結晶層と、この第２の結晶層上の上記絶縁膜をリフ
トオフして、メサ上の絶縁膜に電極コンタクトを取るた
めの開口部を形成するようにしたものである。
【００１０】
【作用】この発明においては、最表面に電極コンタクト
をとるためのコンタクト層を有する半導体積層構造に、
第１，第２の結晶層を順次形成し、上記半導体積層構造
を上記第１，第２の結晶層を含んでメサ形状となるよう
成形した後、上記第１の結晶層を選択的に所定量サイド
エッチングし、メサ形状部表面に絶縁膜を上記サイドエ
ッチングによる凹部において上記第１の結晶層が露出す
るよう形成し、上記凹部内の第１の結晶層のエッチング
除去により、上記第２の結晶層及びその上の絶縁膜をリ
フトオフして、メサ形状部表面上に、電極コンタクトを
取るための絶縁膜開口部を形成するようにしたので、セ
ルフアラインで、狭メサ上の絶縁膜に電極コンタクトを
取るための開口部を形成することができ、狭メサ構造を
有する半導体装置を容易に得ることができる。
をとるためのコンタクト層を有する半導体積層構造に、
第１，第２の結晶層を順次形成し、上記半導体積層構造
を上記第１，第２の結晶層を含んでメサ形状となるよう
成形した後、上記第１の結晶層を選択的に所定量サイド
エッチングし、メサ形状部表面に絶縁膜を上記サイドエ
ッチングによる凹部において上記第１の結晶層が露出す
るよう形成し、上記凹部内の第１の結晶層のエッチング
除去により、上記第２の結晶層及びその上の絶縁膜をリ
フトオフして、メサ形状部表面上に、電極コンタクトを
取るための絶縁膜開口部を形成するようにしたので、セ
ルフアラインで、狭メサ上の絶縁膜に電極コンタクトを
取るための開口部を形成することができ、狭メサ構造を
有する半導体装置を容易に得ることができる。
【００１１】
【実施例】実施例１．図１は本発明の第１の実施例によ
る半導体レーザ装置を示す断面図であり、図において、
１はｎ−ＩｎＰ基板、２はｎ−ＩｎＰ下クラッド層、３
はＩｎＧａＡｓＰ活性層、４０はｐ−ＩｎＰ上クラッド
層，６はｐ−ＩｎＰブロック層、７はｎ−ＩｎＰブロッ
ク層、４１はｐ−ＩｎＰコンタクト層、１０は絶縁膜、
１１はｐ側電極、１２はｎ側電極である。ここで、下ク
ラッド層２，活性層３，及び上クラッド層４０はメサス
トライプ状に成形されており、また、この半導体レーザ
装置全体もメサストライプ状に成形されている。
る半導体レーザ装置を示す断面図であり、図において、
１はｎ−ＩｎＰ基板、２はｎ−ＩｎＰ下クラッド層、３
はＩｎＧａＡｓＰ活性層、４０はｐ−ＩｎＰ上クラッド
層，６はｐ−ＩｎＰブロック層、７はｎ−ＩｎＰブロッ
ク層、４１はｐ−ＩｎＰコンタクト層、１０は絶縁膜、
１１はｐ側電極、１２はｎ側電極である。ここで、下ク
ラッド層２，活性層３，及び上クラッド層４０はメサス
トライプ状に成形されており、また、この半導体レーザ
装置全体もメサストライプ状に成形されている。
【００１２】また、図２(a) 〜(h) は、本発明による半
導体レーザ装置の製造方法をしめす断面であり、図にお
いて、図１と同一符合は同一又は相当する部分を示し、
５は絶縁膜、８は上記コンタクト層４１上に配置された
ＩｎＧａＡｓＰ層、９はＩｎＧａＡｓＰ層８上に配置さ
れたＩｎＰ層である。
導体レーザ装置の製造方法をしめす断面であり、図にお
いて、図１と同一符合は同一又は相当する部分を示し、
５は絶縁膜、８は上記コンタクト層４１上に配置された
ＩｎＧａＡｓＰ層、９はＩｎＧａＡｓＰ層８上に配置さ
れたＩｎＰ層である。
【００１３】次に製造方法について説明する。まず図２
(a) に示すように、ｎ−ＩｎＰ基板１上にｎ−ＩｎＰ下
クラッド層２，ＩｎＧａＡｓＰ活性層３，ｐ−ＩｎＰ上
クラッド層４０を連続してエピタキシャル成長により形
成する。次に、図２(b) に示すように、例えばＳｉＯ2
のような絶縁膜マスク５を用いて、活性層３の幅が約
１．３μｍで、ｎ−ＩｎＰ下クラッド層２の途中に底部
を有するようなメサストライプ形状を形成する。次に、
図１(c) に示すように、メサストライプ成形に用いた絶
縁膜マスク５をそのまま選択成長マスクとして、メサス
トライプの側面をｐ−ＩｎＰ層６とｎ−ＩｎＰ層７で連
続的に埋め込む。次に、図１(d) に示すように絶縁膜マ
スク５を除去した後、ｎ−ＩｎＰ層７，及びｐ−ＩｎＰ
上クラッド層４０上にｐ−ＩｎＰコンタクト層４１，Ｉ
ｎＧａＡｓＰ層８，ＩｎＰ層９を順次成長する。しかる
後に、図１(e) に示すように、通常の写真製版とエッチ
ングにより、幅約２μｍ，深さ約６μｍの狭メサを形成
する。次に、図１(f) に示すように、ＩｎＰに対してＩ
ｎＧａＡｓＰが選択的にエッチングされるようなエッチ
ング液、例えば濃硝酸や硫酸系エッチング液を用いて、
ＩｎＧａＡｓＰ層８をメサストライプ側面から所定の位
置まで選択的にサイドエッチングし、メサストライプ表
面に凹部を形成する。次に、図１(g) に示すように、全
面に厚さが約２０００オングストロームであるＳｉＯ2
，ＳｉＮ等の絶縁膜１０を形成する。絶縁膜１０の形
成には、例えば、スパッタ等のように方向性のある形成
方法を用いることによって、ＩｎＧａＡｓＰ層８の選択
エッチングにより露出した面に絶縁膜１０が付着しない
ようにする。その後、図１(h) に示すように、ＩｎＧａ
ＡｓＰ層８の残存部を、上記同様にＩｎＧａＡｓＰのみ
が選択的にエッチングされるエッチング液で完全に除去
し、ＩｎＰ層９とＩｎＰ層９上の絶縁膜１０をリフトオ
フすることにより、狭メサ上のｐ−ＩｎＰコンタクト層
４１上に絶縁膜１０で覆われていない露出部を形成す
る。その後、ｐ側電極１１，ｎ側電極１２を形成して、
半導体レーザ装置が完成する。
(a) に示すように、ｎ−ＩｎＰ基板１上にｎ−ＩｎＰ下
クラッド層２，ＩｎＧａＡｓＰ活性層３，ｐ−ＩｎＰ上
クラッド層４０を連続してエピタキシャル成長により形
成する。次に、図２(b) に示すように、例えばＳｉＯ2
のような絶縁膜マスク５を用いて、活性層３の幅が約
１．３μｍで、ｎ−ＩｎＰ下クラッド層２の途中に底部
を有するようなメサストライプ形状を形成する。次に、
図１(c) に示すように、メサストライプ成形に用いた絶
縁膜マスク５をそのまま選択成長マスクとして、メサス
トライプの側面をｐ−ＩｎＰ層６とｎ−ＩｎＰ層７で連
続的に埋め込む。次に、図１(d) に示すように絶縁膜マ
スク５を除去した後、ｎ−ＩｎＰ層７，及びｐ−ＩｎＰ
上クラッド層４０上にｐ−ＩｎＰコンタクト層４１，Ｉ
ｎＧａＡｓＰ層８，ＩｎＰ層９を順次成長する。しかる
後に、図１(e) に示すように、通常の写真製版とエッチ
ングにより、幅約２μｍ，深さ約６μｍの狭メサを形成
する。次に、図１(f) に示すように、ＩｎＰに対してＩ
ｎＧａＡｓＰが選択的にエッチングされるようなエッチ
ング液、例えば濃硝酸や硫酸系エッチング液を用いて、
ＩｎＧａＡｓＰ層８をメサストライプ側面から所定の位
置まで選択的にサイドエッチングし、メサストライプ表
面に凹部を形成する。次に、図１(g) に示すように、全
面に厚さが約２０００オングストロームであるＳｉＯ2
，ＳｉＮ等の絶縁膜１０を形成する。絶縁膜１０の形
成には、例えば、スパッタ等のように方向性のある形成
方法を用いることによって、ＩｎＧａＡｓＰ層８の選択
エッチングにより露出した面に絶縁膜１０が付着しない
ようにする。その後、図１(h) に示すように、ＩｎＧａ
ＡｓＰ層８の残存部を、上記同様にＩｎＧａＡｓＰのみ
が選択的にエッチングされるエッチング液で完全に除去
し、ＩｎＰ層９とＩｎＰ層９上の絶縁膜１０をリフトオ
フすることにより、狭メサ上のｐ−ＩｎＰコンタクト層
４１上に絶縁膜１０で覆われていない露出部を形成す
る。その後、ｐ側電極１１，ｎ側電極１２を形成して、
半導体レーザ装置が完成する。
【００１４】このように本実施例においては、従来のよ
うに狭メサ上の絶縁膜をパターニングにより開口する必
要がなく、コンタクト層４１上の第１の結晶層８を選択
的なエッチングにより除去し、これにより、上記第２の
結晶層９と、この第２の結晶層上の絶縁膜１０をリフト
オフして、狭メサ上の絶縁膜のみをセルフアラインで除
去して、電極コンタクトをとるための開口部を設けるよ
うにしたので、半導体レーザの低容量化を図るためにメ
サ幅を狭くした場合においても、確実にメサ上に電極コ
ンタクトをとることができるので、高性能の狭メサ構造
を有する半導体レーザ装置を容易に得ることができる。
うに狭メサ上の絶縁膜をパターニングにより開口する必
要がなく、コンタクト層４１上の第１の結晶層８を選択
的なエッチングにより除去し、これにより、上記第２の
結晶層９と、この第２の結晶層上の絶縁膜１０をリフト
オフして、狭メサ上の絶縁膜のみをセルフアラインで除
去して、電極コンタクトをとるための開口部を設けるよ
うにしたので、半導体レーザの低容量化を図るためにメ
サ幅を狭くした場合においても、確実にメサ上に電極コ
ンタクトをとることができるので、高性能の狭メサ構造
を有する半導体レーザ装置を容易に得ることができる。
【００１５】実施例２．上記第１の実施例では、ＩｎＰ
系レーザの場合の製造方法についてのみ説明したが、本
発明はＧａＡｓ系レーザの場合にも適用することができ
る。この場合は、ｐ−ＧａＡｓコンタクト層の上にＡｌ
ＧａＡｓ層と、ＧａＡｓ層を順次形成し、ＡｌＧａＡｓ
層のみをフッ酸系エッチング液を用いて選択的にエッチ
ングすることにより、上記実施例と同様の効果を奏す
る。
系レーザの場合の製造方法についてのみ説明したが、本
発明はＧａＡｓ系レーザの場合にも適用することができ
る。この場合は、ｐ−ＧａＡｓコンタクト層の上にＡｌ
ＧａＡｓ層と、ＧａＡｓ層を順次形成し、ＡｌＧａＡｓ
層のみをフッ酸系エッチング液を用いて選択的にエッチ
ングすることにより、上記実施例と同様の効果を奏す
る。
【００１６】また、上記実施例では半導体基板の導電型
がｎ型の場合についてのみ説明したが、本発明はｐ型基
板上に形成された半導体レーザ装置にも適用することが
でき、上記実施例と同様の効果を奏する。
がｎ型の場合についてのみ説明したが、本発明はｐ型基
板上に形成された半導体レーザ装置にも適用することが
でき、上記実施例と同様の効果を奏する。
【００１７】また、上記実施例では、メサ型半導体レー
ザを製造する方法について説明したが、本発明はメサ形
状に成形された半導体層の該メサ頂上のみに電極コンタ
クトをとる構造の半導体装置を製造する場合一般に適用
することができ、微細なメサの頂上のみにセルフアライ
ンで電極コンタクトをとることができるものである。
ザを製造する方法について説明したが、本発明はメサ形
状に成形された半導体層の該メサ頂上のみに電極コンタ
クトをとる構造の半導体装置を製造する場合一般に適用
することができ、微細なメサの頂上のみにセルフアライ
ンで電極コンタクトをとることができるものである。
【００１８】
【発明の効果】以上のようにこの発明によれば、最表面
に電極コンタクトをとるためのコンタクト層を有する半
導体積層構造に、第１，第２の結晶層を順次形成し、上
記半導体積層構造を上記第１，第２の結晶層を含んでメ
サ形状となるよう成形した後、上記第１の結晶層を選択
的に所定量サイドエッチングし、メサ表面に絶縁膜を上
記サイドエッチングによる凹部において上記第１の結晶
層が露出するよう形成し、上記凹部内の第１の結晶層エ
ッチング除去により、上記第２の結晶層及びその上の絶
縁膜をリフトオフして、メサ形状部表面上に、電極コン
タクトを取るための絶縁膜開口部を形成するようにした
ので、微細なメサの頂上のみに、セルフアラインで、電
極コンタクトをとることができる効果がある。
に電極コンタクトをとるためのコンタクト層を有する半
導体積層構造に、第１，第２の結晶層を順次形成し、上
記半導体積層構造を上記第１，第２の結晶層を含んでメ
サ形状となるよう成形した後、上記第１の結晶層を選択
的に所定量サイドエッチングし、メサ表面に絶縁膜を上
記サイドエッチングによる凹部において上記第１の結晶
層が露出するよう形成し、上記凹部内の第１の結晶層エ
ッチング除去により、上記第２の結晶層及びその上の絶
縁膜をリフトオフして、メサ形状部表面上に、電極コン
タクトを取るための絶縁膜開口部を形成するようにした
ので、微細なメサの頂上のみに、セルフアラインで、電
極コンタクトをとることができる効果がある。
【図１】この発明の第１の実施例による半導体装置の構
造を示す断面図である。
造を示す断面図である。
【図２】この発明の第１の実施例による半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図３】従来のメサ型半導体装置の構造を示す断面図で
ある。
ある。
【図４】従来のメサ型半導体装置の製造方法を示す断面
図である。
図である。
１ ｎ−ＩｎＰ基板 ２ ｎ−ＩｎＰ下クラッド層 ３ ＩｎＧａＡｓＰ活性層 ５ 絶縁膜マスク ６ ｐ−ＩｎＰ層 ７ ｎ−ＩｎＰ層 ８ ＩｎＧａＡｓＰ層 ９ ＩｎＰ層 １０ 絶縁膜 １１ ｐ側電極 １２ ｎ側電極 ４０ ｐ−ＩｎＰ上クラッド層 ４１ ｐ−ＩｎＰコンタクト層 １０１ ｎ−ＩｎＰ基板 １０２ ｎ−ＩｎＰ下クラッド層 １０３ ＩｎＧａＡｓＰ活性層 １０５ 絶縁膜マスク １０６ ｐ−ＩｎＰ層 １０７ ｎ−ＩｎＰ層 １１０ 絶縁膜 １１１ ｐ側電極 １１２ ｎ側電極 １１３ フォトレジスト １４０ ｐ−ＩｎＰ上クラッド層 １４１ ｐ−ＩｎＰコンタクト層
Claims (6)
- 【請求項１】 最上層に電極コンタクトをとるためのコ
ンタクト層を有する半導体積層構造を形成する工程と、 上記コンタクト層上に第１，第２の結晶層を順次形成し
た後、上記半導体積層構造を上記第１，第２の結晶層を
含んでメサ形状となるよう成形する工程と、 上記第１の結晶層を選択的にメサ形状部側面から所定量
サイドエッチングして、上記メサ形状部側面に凹部を形
成する工程と、 上記メサ形状部表面上に絶縁膜を上記凹部内において上
記第１の結晶層が露出するよう形成する工程と、 上記凹部内に露出する第１の結晶膜のエッチング除去に
より、上記第２の結晶層及びその上の絶縁膜をリフトオ
フする工程と、 上記メサ形状部表面上に電極を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 コンタクト層の材料がＩｎＰ，第１の結晶層の材料がＩ
ｎＧａＡｓＰ，第２の結晶層の材料がＩｎＰであり、上
記選択エッチングは濃硝酸又は硫酸系エッチング液で行
われるものであることを特徴とする半導体装置の製造方
法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 コンタクト層の材料がＧａＡｓ，第１の結晶層の材料が
ＡｌＧａＡｓ，第２の結晶層の材料がＧａＡｓであり、
上記選択エッチングはフッ酸系エッチング液で行われる
ものであることを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体レーザ装置を製造する方法におい
て、 第１導電形の半導体基板上に、第１導電形の下クラッド
層，活性層，第２導電形上クラッド層を順次形成し、こ
れをメサストライプ形状となるよう成形する工程と、 該メサストライプ形状部を埋め込むように電流ブロック
層を形成する工程と、 該電流ブロック層及び上記上クラッド層上に、第２導電
形のコンタクト層，第１，第２の結晶層を順次形成し、
これをメサストライプ形状となるよう成形する工程と、 上記第１の結晶層を選択的にメサストライプ形状部側面
から、所定量サイドエッチングして、上記メサストライ
プ形状部側面に凹部を形成する工程と、 上記メサストライプ形状部表面上に絶縁膜を上記凹部内
において上記第１の結晶層が露出するよう形成する工程
と、 上記凹部内に露出する第１の結晶膜のエッチング除去に
より、上記第２の結晶層及びその上の絶縁膜をリフトオ
フする工程と、 上記メサストライプ形状部表面上に電極を形成する工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 コンタクト層の材料がＩｎＰ，第１の結晶層の材料がＩ
ｎＧａＡｓＰ，第２の結晶層の材料がＩｎＰであり、上
記選択エッチングは濃硝酸又は硫酸系エッチング液で行
われるものであることを特徴とする半導体装置の製造方
法。 - 【請求項６】 請求項４記載の半導体装置の製造方法に
おいて、 コンタクト層の材料がＧａＡｓ，第１の結晶層の材料が
ＡｌＧａＡｓ，第２の結晶層の材料がＧａＡｓであり、
上記選択エッチングはフッ酸系エッチング液で行われる
ものであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13556693A JPH06350197A (ja) | 1993-06-07 | 1993-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13556693A JPH06350197A (ja) | 1993-06-07 | 1993-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350197A true JPH06350197A (ja) | 1994-12-22 |
Family
ID=15154815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13556693A Pending JPH06350197A (ja) | 1993-06-07 | 1993-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350197A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014216598A (ja) * | 2013-04-30 | 2014-11-17 | ローム株式会社 | 半導体発光素子 |
| WO2023275161A1 (en) * | 2021-07-02 | 2023-01-05 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor device, array of optoelectronic semiconductor devices and method of manufacturing an optoelectronic semiconductor device |
| WO2024052295A1 (en) * | 2022-09-05 | 2024-03-14 | Ams-Osram International Gmbh | Optoelectronic device and method for processing the same |
-
1993
- 1993-06-07 JP JP13556693A patent/JPH06350197A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014216598A (ja) * | 2013-04-30 | 2014-11-17 | ローム株式会社 | 半導体発光素子 |
| WO2023275161A1 (en) * | 2021-07-02 | 2023-01-05 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor device, array of optoelectronic semiconductor devices and method of manufacturing an optoelectronic semiconductor device |
| WO2024052295A1 (en) * | 2022-09-05 | 2024-03-14 | Ams-Osram International Gmbh | Optoelectronic device and method for processing the same |
| JP2025527547A (ja) * | 2022-09-05 | 2025-08-22 | エイエムエス－オスラム インターナショナル ゲーエムベーハー | 光電子デバイスおよびその処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH06350197A (ja) | 半導体装置の製造方法 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH08139411A (ja) | 半導体レーザの製造方法 | |
| JP2554852B2 (ja) | 半導体発光素子 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0637394A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2911270B2 (ja) | 可視光レーザダイオード及びその製造方法 | |
| KR100281919B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
| JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
| KR100281917B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH0629618A (ja) | マルチビーム半導体レーザ及びその製造方法 | |
| JPH10163560A (ja) | 半導体レーザ装置の製造方法 | |
| US20050271103A1 (en) | Optical semiconductor device and method for fabricating the same | |
| JPH0380589A (ja) | 半導体レーザ素子の製造方法 | |
| JPH04293286A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0697603A (ja) | 半導体レーザ及びその製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| KR960043379A (ko) | 화합물 반도체 레이저 다이오드 및 그 제조방법 | |
| JPH0362582A (ja) | 半導体装置の製造方法 |