JPH06350445A - Ａｐｃ回路 - Google Patents
Ａｐｃ回路Info
- Publication number
- JPH06350445A JPH06350445A JP5133304A JP13330493A JPH06350445A JP H06350445 A JPH06350445 A JP H06350445A JP 5133304 A JP5133304 A JP 5133304A JP 13330493 A JP13330493 A JP 13330493A JP H06350445 A JPH06350445 A JP H06350445A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation
- signal
- voltage
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/14—Preventing false-lock or pseudo-lock of the PLL
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 論理回路を設けることなく、サイドロック現
象を抑制することができるＡＰＣ回路を得ることを目的
とする。 【構成】 電圧制御発振器６は、発振中心周波数から、
位相比較出力電圧Ｖ３に基づく第１の変動量で変動した
発振周波数のＶＣＯ出力信号Ｓ６を出力する。第１の変
動量は、周波数変換器１、バンドパスフィルタ２、バー
ストゲート１０、位相比較器３及び電圧制御発振器６に
より成るＡＰＣループがサイドロックしないように、充
分狭い範囲に設定される。また、電圧制御発振器６の発
振中心周波数は、ＡＦＣループ構成する位相比較器１１
の比較出力電圧Ｖ１１に基づく第２の変動量で変動す
る。この第２の変動量は、入力信号Ｓ０に追従可能な充
分広い制御範囲に設定される。
象を抑制することができるＡＰＣ回路を得ることを目的
とする。 【構成】 電圧制御発振器６は、発振中心周波数から、
位相比較出力電圧Ｖ３に基づく第１の変動量で変動した
発振周波数のＶＣＯ出力信号Ｓ６を出力する。第１の変
動量は、周波数変換器１、バンドパスフィルタ２、バー
ストゲート１０、位相比較器３及び電圧制御発振器６に
より成るＡＰＣループがサイドロックしないように、充
分狭い範囲に設定される。また、電圧制御発振器６の発
振中心周波数は、ＡＦＣループ構成する位相比較器１１
の比較出力電圧Ｖ１１に基づく第２の変動量で変動す
る。この第２の変動量は、入力信号Ｓ０に追従可能な充
分広い制御範囲に設定される。
Description
【０００１】
【産業上の利用分野】この発明は、色信号等の制御対象
の出力位相を自動的に制御するＡＰＣ（自動位相制御）
回路に関し、特にサイドロックの防止に関する。
の出力位相を自動的に制御するＡＰＣ（自動位相制御）
回路に関し、特にサイドロックの防止に関する。
【０００２】
【従来の技術】図５は、サイドロック防止機能を有する
従来のＡＰＣ回路の構成を示すブロック図である。同図
に示すように、周波数変換器（ＢＭ）１は低域変換色信
号である入力信号Ｓ０を受け、電圧制御発振器（ＶＣ
Ｏ）６のＶＣＯ出力信号Ｓ６を用いて、入力信号Ｓ０を
高域に周波数変換して高域信号Ｓ１をバンドパスフィル
タ（ＢＰＦ）２に出力する。
従来のＡＰＣ回路の構成を示すブロック図である。同図
に示すように、周波数変換器（ＢＭ）１は低域変換色信
号である入力信号Ｓ０を受け、電圧制御発振器（ＶＣ
Ｏ）６のＶＣＯ出力信号Ｓ６を用いて、入力信号Ｓ０を
高域に周波数変換して高域信号Ｓ１をバンドパスフィル
タ（ＢＰＦ）２に出力する。
【０００３】バンドパスフィルタ２は、高域信号Ｓ１か
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＤＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＤＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
【０００４】位相比較器３は、クリスタル発振器（Ｘ
Ｏ）４の発振信号Ｓ４を取り込み、バーストＢＳと発振
信号Ｓ４との位相比較を行い、その比較結果に基づく位
相比較出力電圧Ｖ３を加算器５に出力する。
Ｏ）４の発振信号Ｓ４を取り込み、バーストＢＳと発振
信号Ｓ４との位相比較を行い、その比較結果に基づく位
相比較出力電圧Ｖ３を加算器５に出力する。
【０００５】加算器５は、後述するサイドロック判別部
９内の判別回路８の判別電圧Ｖ８と、位相比較出力電圧
Ｖ３とを加算して得られる制御電圧Ｖ５を電圧制御発振
器６に出力する。
９内の判別回路８の判別電圧Ｖ８と、位相比較出力電圧
Ｖ３とを加算して得られる制御電圧Ｖ５を電圧制御発振
器６に出力する。
【０００６】電圧制御発振器６は、制御電圧Ｖ５に基づ
く発振周波数のＶＣＯ出力信号Ｓ６を周波数変換器１に
出力する。
く発振周波数のＶＣＯ出力信号Ｓ６を周波数変換器１に
出力する。
【０００７】このように、サイドロック防止機能付きの
従来のＡＰＣ回路は、周波数変換器１、バンドパスフィ
ルタ２、バーストゲート１０、位相比較器３、加算器５
及び電圧制御発振器６によりＡＰＣループを構成するこ
とにより、搬送色信号ＣＣＳのバーストＢＳとクリスタ
ル発振器４の発振信号Ｓ４との位相差が一定の関係とな
るように位相制御する。
従来のＡＰＣ回路は、周波数変換器１、バンドパスフィ
ルタ２、バーストゲート１０、位相比較器３、加算器５
及び電圧制御発振器６によりＡＰＣループを構成するこ
とにより、搬送色信号ＣＣＳのバーストＢＳとクリスタ
ル発振器４の発振信号Ｓ４との位相差が一定の関係とな
るように位相制御する。
【０００８】一般に、電圧制御発振器６は、ＶＴＲのヘ
ッドの回転ムラによるジッタ成分や特殊再生等による入
力信号Ｓ０の入力周波数変動に追従できるよう充分広い
制御範囲を有している。
ッドの回転ムラによるジッタ成分や特殊再生等による入
力信号Ｓ０の入力周波数変動に追従できるよう充分広い
制御範囲を有している。
【０００９】このため、ＡＰＣループによる搬送色信号
ＣＣＳの搬送色信号周波数ｆscより±ｍｆH （ｍは整
数，ｆH は水平同期周波数）だけ、ズレた周波数で搬送
色信号周波数ｆscがロックされるというサイドロック現
象が生じてしまう可能性を有している。
ＣＣＳの搬送色信号周波数ｆscより±ｍｆH （ｍは整
数，ｆH は水平同期周波数）だけ、ズレた周波数で搬送
色信号周波数ｆscがロックされるというサイドロック現
象が生じてしまう可能性を有している。
【００１０】上記サイドロック現象の防止をはかるた
め、図５に示すように、ＡＰＣ回路には、カウンタ７及
び判別回路８からなるサイドロック判別部９が付加され
ている。
め、図５に示すように、ＡＰＣ回路には、カウンタ７及
び判別回路８からなるサイドロック判別部９が付加され
ている。
【００１１】カウンタ７は、入力信号Ｓ０内の水平同期
周信号ＳＨを受け、１／（ｍ・ｆH）の期間（ｍは４〜
８程度、ｆH は水平同期周波数）、ＶＣＯ出力信号Ｓ６
の発振出力数をカウントしてカウント信号Ｓ７を判別回
路８に出力する。判別回路８はカウント信号Ｓ７に基づ
き、サイドロック現象が起きているか否かを判別し、判
別結果に基づく判別電圧Ｖ８を加算器５に出力する。
周信号ＳＨを受け、１／（ｍ・ｆH）の期間（ｍは４〜
８程度、ｆH は水平同期周波数）、ＶＣＯ出力信号Ｓ６
の発振出力数をカウントしてカウント信号Ｓ７を判別回
路８に出力する。判別回路８はカウント信号Ｓ７に基づ
き、サイドロック現象が起きているか否かを判別し、判
別結果に基づく判別電圧Ｖ８を加算器５に出力する。
【００１２】すなわち、判別回路８は、サイドロック現
象が起きていると判別した場合、位相比較出力電圧Ｖ３
を補正してサイドロック現象を正常状態に戻すレベルの
判別電圧Ｖ８を加算器５に出力し、サイドロック現象が
起きていないと判別した場合、０レベルの判別電圧Ｖ８
を加算器５に出力する。
象が起きていると判別した場合、位相比較出力電圧Ｖ３
を補正してサイドロック現象を正常状態に戻すレベルの
判別電圧Ｖ８を加算器５に出力し、サイドロック現象が
起きていないと判別した場合、０レベルの判別電圧Ｖ８
を加算器５に出力する。
【００１３】このように、サイドロック防止機能を有す
る従来のＡＰＣ回路は、サイドロック現象を引き起こし
ても、サイドロック判別部９により、サイドロック現象
を正常レベルに補正している。
る従来のＡＰＣ回路は、サイドロック現象を引き起こし
ても、サイドロック判別部９により、サイドロック現象
を正常レベルに補正している。
【００１４】
【発明が解決しようとする課題】サイドロック防止機能
を有する従来のＡＰＣ回路は以上のように構成されてお
り、１／（ｍ・ｆH ）の期間、電圧制御発振器６のＶＣ
Ｏ出力信号Ｓ６の発振数をカウントする必要があった。
を有する従来のＡＰＣ回路は以上のように構成されてお
り、１／（ｍ・ｆH ）の期間、電圧制御発振器６のＶＣ
Ｏ出力信号Ｓ６の発振数をカウントする必要があった。
【００１５】カウンタ７による必要カウント数は、１０
００〜５０００にも及ぶため、カウンタ７は数百ゲート
に及び大規模な論理回路で構成しなければならないとい
う問題点があった。また、論理回路であるカウンタ７を
ＩＣ内部に構成するためには、Ｂｉ−ＣＭＯＳ、ＩＩＬ
等のデバイスが必要となり、その分コストがかかりすぎ
るという問題点があった。
００〜５０００にも及ぶため、カウンタ７は数百ゲート
に及び大規模な論理回路で構成しなければならないとい
う問題点があった。また、論理回路であるカウンタ７を
ＩＣ内部に構成するためには、Ｂｉ−ＣＭＯＳ、ＩＩＬ
等のデバイスが必要となり、その分コストがかかりすぎ
るという問題点があった。
【００１６】この発明は上記問題点を解決するためにな
されたもので、カウンタ等の論理回路を設けることな
く、サイドロック現象を抑制することができるＡＰＣ回
路を得ることを目的とする。
されたもので、カウンタ等の論理回路を設けることな
く、サイドロック現象を抑制することができるＡＰＣ回
路を得ることを目的とする。
【００１７】
【課題を解決するための手段】この発明にかかる請求項
１記載のＡＰＣ回路は、色信号である入力信号を受け、
該入力信号を周波数変換用信号に基づき周波数変換して
周波数変換色信号を出力する周波数変換手段と、前記周
波数変換色信号を受け、該周波数変換色信号から搬送色
信号を抽出する搬送色信号抽出手段と、前記搬送色信号
を受け、該搬送色信号からバーストを抽出するバースト
抽出手段と、所定の周波数の基準信号を発生する基準信
号発生手段と、前記基準信号と前記バーストとの位相比
較を行い、位相比較結果に基づき第１の位相比較出力電
圧を出力する第１の位相比較手段と、前記第１の位相比
較出力電圧を受け、第１の発振中心周波数から前記第１
の位相比較出力電圧に基づく比較的狭い第１の変動量で
変動した発振周波数で前記周波数変換用信号を出力する
第１の電圧制御発振手段とを備え、前記周波数変換手
段、前記搬送色信号抽出手段、前記バースト抽出手段、
前記第１の位相比較手段及び前記第１の電圧制御発振手
段によりＡＰＣ（自動位相制御）ループを構成し、前記
入力信号中の水平同期信号を受け、前記水平同期信号と
周波数制御用信号との位相比較を行い、位相比較結果に
基づき第２の位相比較出力電圧を出力する第２の位相比
較手段と、水平同期周波数の整数倍の周波数を第２の発
振中心周波数とし、該第２の発振中心周波数から前記第
２の位相比較出力電圧に基づく変動量で変動した発振周
波数で前記周波数制御用信号を出力する第２の電圧制御
発振手段とさらに備え、前記第２の位相比較手段と前記
第２の電圧制御発振手段とによりＡＦＣ（自動周波数制
御）ループを構成し、前記第１の電圧制御発振手段は、
前記第２の位相比較出力電圧をさらに受け、前記第２の
位相比較出力電圧に基づき、前記入力信号の変動に追従
可能な比較的広い第２の変動量で前記第１の発振中心周
波数を変動させている。
１記載のＡＰＣ回路は、色信号である入力信号を受け、
該入力信号を周波数変換用信号に基づき周波数変換して
周波数変換色信号を出力する周波数変換手段と、前記周
波数変換色信号を受け、該周波数変換色信号から搬送色
信号を抽出する搬送色信号抽出手段と、前記搬送色信号
を受け、該搬送色信号からバーストを抽出するバースト
抽出手段と、所定の周波数の基準信号を発生する基準信
号発生手段と、前記基準信号と前記バーストとの位相比
較を行い、位相比較結果に基づき第１の位相比較出力電
圧を出力する第１の位相比較手段と、前記第１の位相比
較出力電圧を受け、第１の発振中心周波数から前記第１
の位相比較出力電圧に基づく比較的狭い第１の変動量で
変動した発振周波数で前記周波数変換用信号を出力する
第１の電圧制御発振手段とを備え、前記周波数変換手
段、前記搬送色信号抽出手段、前記バースト抽出手段、
前記第１の位相比較手段及び前記第１の電圧制御発振手
段によりＡＰＣ（自動位相制御）ループを構成し、前記
入力信号中の水平同期信号を受け、前記水平同期信号と
周波数制御用信号との位相比較を行い、位相比較結果に
基づき第２の位相比較出力電圧を出力する第２の位相比
較手段と、水平同期周波数の整数倍の周波数を第２の発
振中心周波数とし、該第２の発振中心周波数から前記第
２の位相比較出力電圧に基づく変動量で変動した発振周
波数で前記周波数制御用信号を出力する第２の電圧制御
発振手段とさらに備え、前記第２の位相比較手段と前記
第２の電圧制御発振手段とによりＡＦＣ（自動周波数制
御）ループを構成し、前記第１の電圧制御発振手段は、
前記第２の位相比較出力電圧をさらに受け、前記第２の
位相比較出力電圧に基づき、前記入力信号の変動に追従
可能な比較的広い第２の変動量で前記第１の発振中心周
波数を変動させている。
【００１８】望ましくは、請求項２記載のＡＰＣ回路の
ように、前記第１の変動量は、前記ＡＰＣループが正規
の周波数以外でロックするサイドロック現象を生じさせ
ない程度の変動量である。
ように、前記第１の変動量は、前記ＡＰＣループが正規
の周波数以外でロックするサイドロック現象を生じさせ
ない程度の変動量である。
【００１９】望ましくは、請求項３記載のＡＰＣ回路の
ように、前記第２の電圧制御発振手段は、前記水平同期
周波数を前記第２の発振中心周波数とし、前記第２の発
振中心周波数から前記第２の位相比較出力電圧に基づく
変動量で変動した発振周波数で前記周波数制御用信号と
なる発振信号を出力する電圧制御発振器を備える。
ように、前記第２の電圧制御発振手段は、前記水平同期
周波数を前記第２の発振中心周波数とし、前記第２の発
振中心周波数から前記第２の位相比較出力電圧に基づく
変動量で変動した発振周波数で前記周波数制御用信号と
なる発振信号を出力する電圧制御発振器を備える。
【００２０】望ましくは、請求項４記載のＡＰＣ回路の
ように、前記第２の電圧制御発振手段は、前記第１の発
振中心周波数に比較的近い周波数を前記第２の発振中心
周波数とし、前記第２の発振中心周波数から前記第２の
位相比較出力電圧に基づく変動量で変動した発振周波数
で発振信号を出力する電圧制御発振器と、前記発振信号
を受け、前記発振信号を分周して前記周波数制御用信号
を出力する分周器とを備える。
ように、前記第２の電圧制御発振手段は、前記第１の発
振中心周波数に比較的近い周波数を前記第２の発振中心
周波数とし、前記第２の発振中心周波数から前記第２の
位相比較出力電圧に基づく変動量で変動した発振周波数
で発振信号を出力する電圧制御発振器と、前記発振信号
を受け、前記発振信号を分周して前記周波数制御用信号
を出力する分周器とを備える。
【００２１】望ましくは、請求項５記載のＡＰＣ回路の
ように、前記第１の電圧制御発振手段及び前記第２の電
圧発振制御手段のうち、少なくとも一方の電圧発振制御
手段は、発振源として水晶発振子あるいはセラロック発
振子を備える。
ように、前記第１の電圧制御発振手段及び前記第２の電
圧発振制御手段のうち、少なくとも一方の電圧発振制御
手段は、発振源として水晶発振子あるいはセラロック発
振子を備える。
【００２２】
【作用】この発明における請求項１ないし請求項５記載
のＡＰＣ回路は、周波数変換手段、搬送色信号抽出手
段、バースト抽出手段、第１の位相比較手段及び第１の
電圧制御発振手段によりＡＰＣループを構成し、第２の
位相比較手段と第２の電圧制御発振手段とによりＡＦＣ
ループを構成している。
のＡＰＣ回路は、周波数変換手段、搬送色信号抽出手
段、バースト抽出手段、第１の位相比較手段及び第１の
電圧制御発振手段によりＡＰＣループを構成し、第２の
位相比較手段と第２の電圧制御発振手段とによりＡＦＣ
ループを構成している。
【００２３】そして、第１の電圧制御発振手段は、第１
の位相比較出力電圧を受け、第１の発振中心周波数から
第１の位相比較出力電圧に基づく比較的狭い第１の変動
量で変動した発振周波数で周波数変換用信号を出力する
とともに、第２の位相比較出力電圧をさらに受け、第２
の位相比較出力電圧に基づき、入力信号の変動に追従可
能な比較的広い第２の変動量で第１の発振中心周波数を
変動させている。
の位相比較出力電圧を受け、第１の発振中心周波数から
第１の位相比較出力電圧に基づく比較的狭い第１の変動
量で変動した発振周波数で周波数変換用信号を出力する
とともに、第２の位相比較出力電圧をさらに受け、第２
の位相比較出力電圧に基づき、入力信号の変動に追従可
能な比較的広い第２の変動量で第１の発振中心周波数を
変動させている。
【００２４】したがって、第１の電圧制御発振手段の周
波数変換用信号の全体の周波数変動量は、第１の変動量
を第２の変動量とを足し合わせた変動量となるため、入
力信号の変動に追従可能な比較的広い変動量となる。一
方、ＡＰＣループによる周波数変換用信号の周波数変動
量は、比較的狭い第１の変動量ですむ。
波数変換用信号の全体の周波数変動量は、第１の変動量
を第２の変動量とを足し合わせた変動量となるため、入
力信号の変動に追従可能な比較的広い変動量となる。一
方、ＡＰＣループによる周波数変換用信号の周波数変動
量は、比較的狭い第１の変動量ですむ。
【００２５】
【実施例】＜第１の実施例＞図１はこの発明の第１の実
施例であるＡＰＣ回路の構成を示すブロック図である。
同図に示すように、周波数変換器（ＢＭ）１は低域変換
色信号である入力信号Ｓ０を受け、電圧制御発振器（Ｖ
ＣＯ）６のＶＣＯ出力信号Ｓ６を用いて、入力信号Ｓ０
を高域に周波数変換して高域信号Ｓ１をバンドパスフィ
ルタ（ＢＰＦ）２に出力する。
施例であるＡＰＣ回路の構成を示すブロック図である。
同図に示すように、周波数変換器（ＢＭ）１は低域変換
色信号である入力信号Ｓ０を受け、電圧制御発振器（Ｖ
ＣＯ）６のＶＣＯ出力信号Ｓ６を用いて、入力信号Ｓ０
を高域に周波数変換して高域信号Ｓ１をバンドパスフィ
ルタ（ＢＰＦ）２に出力する。
【００２６】バンドパスフィルタ２は、高域信号Ｓ１か
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＤＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＤＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
【００２７】位相比較器３は、クリスタル発振器（Ｘ
Ｏ）４の発振信号Ｓ４を取り込み、バーストＢＳと発振
信号Ｓ４との位相比較を行い、その比較結果に基づく位
相比較出力電圧Ｖ３を電圧制御発振器６に出力する。
Ｏ）４の発振信号Ｓ４を取り込み、バーストＢＳと発振
信号Ｓ４との位相比較を行い、その比較結果に基づく位
相比較出力電圧Ｖ３を電圧制御発振器６に出力する。
【００２８】電圧制御発振器６は、発振中心周波数か
ら、位相比較出力電圧Ｖ３に基づく第１の変動量で変動
した発振周波数のＶＣＯ出力信号Ｓ６を周波数変換器１
に出力する。電圧制御発振器６の第１の変動量は、周波
数変換器１、バンドパスフィルタ２、バーストゲート１
０、位相比較器３及び電圧制御発振器６により成るＡＰ
Ｃループがサイドロックしないように、充分狭い範囲に
設定される。
ら、位相比較出力電圧Ｖ３に基づく第１の変動量で変動
した発振周波数のＶＣＯ出力信号Ｓ６を周波数変換器１
に出力する。電圧制御発振器６の第１の変動量は、周波
数変換器１、バンドパスフィルタ２、バーストゲート１
０、位相比較器３及び電圧制御発振器６により成るＡＰ
Ｃループがサイドロックしないように、充分狭い範囲に
設定される。
【００２９】また、電圧制御発振器６の発振中心周波数
は位相比較器１１の位相比較出力電圧Ｖ１１により可変
制御される。すなわち、電圧制御発振器６の発振中心周
波数は、比較出力電圧Ｖ１１がセンターレベルの発振中
心周波数（フリーラン周波数）を中心とし、比較出力電
圧Ｖ１１に基づく第２の変動量で変動する。電圧制御発
振器６の第２の変動量は、ＶＴＲのヘッドの回転ムラに
よるジッタ成分や特殊再生等による入力信号Ｓ０の入力
周波数変動に充分追従できるよう広い制御範囲に設定さ
れる。
は位相比較器１１の位相比較出力電圧Ｖ１１により可変
制御される。すなわち、電圧制御発振器６の発振中心周
波数は、比較出力電圧Ｖ１１がセンターレベルの発振中
心周波数（フリーラン周波数）を中心とし、比較出力電
圧Ｖ１１に基づく第２の変動量で変動する。電圧制御発
振器６の第２の変動量は、ＶＴＲのヘッドの回転ムラに
よるジッタ成分や特殊再生等による入力信号Ｓ０の入力
周波数変動に充分追従できるよう広い制御範囲に設定さ
れる。
【００３０】位相比較器１１は入力信号Ｓ０中の水平同
期周信号ＳＨ及び電圧制御発振器１２のＶＣＯ出力信号
Ｓ１２を受け、水平同期周信号ＳＨとＶＣＯ出力信号Ｓ
１２との位相比較を行い、その比較結果に基づく位相比
較出力電圧Ｖ１１を電圧制御発振器６及び電圧制御発振
器１２に出力する。
期周信号ＳＨ及び電圧制御発振器１２のＶＣＯ出力信号
Ｓ１２を受け、水平同期周信号ＳＨとＶＣＯ出力信号Ｓ
１２との位相比較を行い、その比較結果に基づく位相比
較出力電圧Ｖ１１を電圧制御発振器６及び電圧制御発振
器１２に出力する。
【００３１】電圧制御発振器１２は、水平同期周波数ｆ
H を中心周波数とし、位相比較出力電圧Ｖ１１に基づく
変動量で変動する発振周波数のＶＣＯ出力信号Ｓ１２を
位相比較器１１に出力する。
H を中心周波数とし、位相比較出力電圧Ｖ１１に基づく
変動量で変動する発振周波数のＶＣＯ出力信号Ｓ１２を
位相比較器１１に出力する。
【００３２】このように、第１の実施例のＡＰＣ回路
は、周波数変換器１、バンドパスフィルタ２、バースト
ゲート１０、位相比較器３及び電圧制御発振器６により
ＡＰＣループを構成することにより、搬送色信号ＣＣＳ
のバーストＢＳとクリスタル発振器４の発振信号Ｓ４と
の位相差が一定の関係となるように位相制御する。
は、周波数変換器１、バンドパスフィルタ２、バースト
ゲート１０、位相比較器３及び電圧制御発振器６により
ＡＰＣループを構成することにより、搬送色信号ＣＣＳ
のバーストＢＳとクリスタル発振器４の発振信号Ｓ４と
の位相差が一定の関係となるように位相制御する。
【００３３】同時に、位相比較器１１は、電圧制御発振
器１２とによりＡＦＣ（自動周波数制御）ループを構成
することにより、水平同期周信号ＳＨの変動に応じて位
相比較出力電圧Ｖ１１を出力することができる。
器１２とによりＡＦＣ（自動周波数制御）ループを構成
することにより、水平同期周信号ＳＨの変動に応じて位
相比較出力電圧Ｖ１１を出力することができる。
【００３４】水平同期周信号ＳＨには、ジッタ、特殊再
生等による入力信号Ｓ０の周波数変動成分を含んでいる
ため、位相比較器１１の位相比較出力電圧Ｖ１１は、こ
の周波数変動成分に基づき変化する。
生等による入力信号Ｓ０の周波数変動成分を含んでいる
ため、位相比較器１１の位相比較出力電圧Ｖ１１は、こ
の周波数変動成分に基づき変化する。
【００３５】したがって、電圧制御発振器６の発振中心
周波数は、位相比較出力電圧Ｖ１１の制御下で、入力信
号Ｓ０（水平同期周信号ＳＨ）の入力周波数変動に追従
して変化する。
周波数は、位相比較出力電圧Ｖ１１の制御下で、入力信
号Ｓ０（水平同期周信号ＳＨ）の入力周波数変動に追従
して変化する。
【００３６】図２は、第１の実施例のＡＰＣ回路の制御
範囲を示すグラフである。図２は、電圧制御発振器６の
発振中心周波数ＦＣは（ｆsc＋４０ｆH ）に設定されて
いる場合を例示している。同図に示すように、電圧制御
発振器６の発振中心周波数ＦＣの第２の変動量ΔＦＣ
は、ＶＴＲのヘッドの回転ムラによるジッタ成分や特殊
再生等による入力信号Ｓ０の入力周波数変動に追従でき
るよう充分広い制御範囲に設定される。
範囲を示すグラフである。図２は、電圧制御発振器６の
発振中心周波数ＦＣは（ｆsc＋４０ｆH ）に設定されて
いる場合を例示している。同図に示すように、電圧制御
発振器６の発振中心周波数ＦＣの第２の変動量ΔＦＣ
は、ＶＴＲのヘッドの回転ムラによるジッタ成分や特殊
再生等による入力信号Ｓ０の入力周波数変動に追従でき
るよう充分広い制御範囲に設定される。
【００３７】一方、位相比較出力電圧Ｖ３により変化す
る電圧制御発振器６の第１の変動量ΔＦＰは、ＦＣ±Δ
ｆH でサイドロックしないように、充分狭い制御範囲に
設定される。
る電圧制御発振器６の第１の変動量ΔＦＰは、ＦＣ±Δ
ｆH でサイドロックしないように、充分狭い制御範囲に
設定される。
【００３８】このように第１の実施例のＡＰＣ回路は、
ＡＰＣループを構成する電圧制御発振器６の発振信号Ｓ
６の周波数制御を、比較的広い制御範囲の第２の変動量
で行う発振中心周波数ＦＣ自体のＡＦＣループによる周
波数制御と、比較的狭い制御範囲の第１の変動量で行う
発振中心周波数ＦＣを中心としたＡＰＣループによる周
波数制御とを組み合わせて行っている。
ＡＰＣループを構成する電圧制御発振器６の発振信号Ｓ
６の周波数制御を、比較的広い制御範囲の第２の変動量
で行う発振中心周波数ＦＣ自体のＡＦＣループによる周
波数制御と、比較的狭い制御範囲の第１の変動量で行う
発振中心周波数ＦＣを中心としたＡＰＣループによる周
波数制御とを組み合わせて行っている。
【００３９】したがって、電圧制御発振器６の発振信号
Ｓ６の制御範囲は、従来同様、ＶＴＲのヘッドの回転ム
ラによるジッタ成分や特殊再生等による入力信号Ｓ０の
入力周波数変動に追従できるよう充分広い範囲を保持し
つつ、ＡＰＣループによる制御範囲である第１の変動量
を、ＡＰＣループがサイドロックしないように、充分狭
い範囲に設定して、サイドロック現象を生じないように
している。
Ｓ６の制御範囲は、従来同様、ＶＴＲのヘッドの回転ム
ラによるジッタ成分や特殊再生等による入力信号Ｓ０の
入力周波数変動に追従できるよう充分広い範囲を保持し
つつ、ＡＰＣループによる制御範囲である第１の変動量
を、ＡＰＣループがサイドロックしないように、充分狭
い範囲に設定して、サイドロック現象を生じないように
している。
【００４０】その結果、第１の実施例のＡＰＣ回路は、
カウンタを設けることなく、サイドロックを防止するこ
とができる効果を奏する。
カウンタを設けることなく、サイドロックを防止するこ
とができる効果を奏する。
【００４１】ところで、通常の搬送色信号周波数ｆscは
４ＭＨｚ程度であり、水平同期周波数ｆH は１５ＫＨｚ
程度である。
４ＭＨｚ程度であり、水平同期周波数ｆH は１５ＫＨｚ
程度である。
【００４２】したがって、電圧制御発振器６のＶＣＯ出
力信号Ｓ６の発振周波数と、電圧制御発振器１２のＶＣ
Ｏ出力信号Ｓ１２の発振周波数との間には大きな違いが
生じるため、電圧制御発振器６と電圧制御発振器１２と
の回路構成も異なったものとなる。
力信号Ｓ６の発振周波数と、電圧制御発振器１２のＶＣ
Ｏ出力信号Ｓ１２の発振周波数との間には大きな違いが
生じるため、電圧制御発振器６と電圧制御発振器１２と
の回路構成も異なったものとなる。
【００４３】このため、これらの電圧制御発振器６及び
電圧制御発振器１２を一つの半導体集積回路内部に構成
した時の半導体集積回路の製造時に生じる、電圧制御発
振器６及び電圧制御発振器１２それぞれのフリーラン周
波数のバラツキが異なって発生してしまい、ＡＰＣ回路
の位相制御精度の悪化を招く危険性がある。
電圧制御発振器１２を一つの半導体集積回路内部に構成
した時の半導体集積回路の製造時に生じる、電圧制御発
振器６及び電圧制御発振器１２それぞれのフリーラン周
波数のバラツキが異なって発生してしまい、ＡＰＣ回路
の位相制御精度の悪化を招く危険性がある。
【００４４】この危険性を補うため、電圧制御発振器６
及び電圧制御発振器１２それぞれにはフリーラン周波数
の調整を行う調整器６ａ及び１２ａを設け、製造後に調
整器６ａ及び調整器１２ａより電圧制御発振器６及び電
圧制御発振器１２それぞれのフリーラン周波数のバラツ
キを調整できるようにしている。
及び電圧制御発振器１２それぞれにはフリーラン周波数
の調整を行う調整器６ａ及び１２ａを設け、製造後に調
整器６ａ及び調整器１２ａより電圧制御発振器６及び電
圧制御発振器１２それぞれのフリーラン周波数のバラツ
キを調整できるようにしている。
【００４５】調整器６ａ及び調整器１２ａにより、フリ
ーラン周波数のバラツキの調整が一度完了すれば、上記
製造時に生じる電圧制御発振器６及び電圧制御発振器１
２の制御感度のバラツキは、同様の比率で発生するた
め、ＡＰＣ回路の位相制御精度は所定の水準を維持する
ことができる。
ーラン周波数のバラツキの調整が一度完了すれば、上記
製造時に生じる電圧制御発振器６及び電圧制御発振器１
２の制御感度のバラツキは、同様の比率で発生するた
め、ＡＰＣ回路の位相制御精度は所定の水準を維持する
ことができる。
【００４６】＜第２の実施例＞図３はこの発明の第２の
実施例であるＡＰＣ回路の構成を示すブロック図であ
る。同図に示すように、位相比較器１１は、入力信号Ｓ
０中の水平同期周信号ＳＨ及び１／ｎ分周器（１／ｎ）
１３の分周信号Ｓ１３を受け、水平同期周信号ＳＨと分
周信号Ｓ１３との位相比較を行い、その比較結果に基づ
く位相比較出力電圧Ｖ１１を電圧制御発振器６及び電圧
制御発振器１４に出力する。
実施例であるＡＰＣ回路の構成を示すブロック図であ
る。同図に示すように、位相比較器１１は、入力信号Ｓ
０中の水平同期周信号ＳＨ及び１／ｎ分周器（１／ｎ）
１３の分周信号Ｓ１３を受け、水平同期周信号ＳＨと分
周信号Ｓ１３との位相比較を行い、その比較結果に基づ
く位相比較出力電圧Ｖ１１を電圧制御発振器６及び電圧
制御発振器１４に出力する。
【００４７】電圧制御発振器１４は、ｎ・ｆH を発振中
心周波数とし、位相比較出力電圧Ｖ１１に基づく変動量
で変動した発振周波数のＶＣＯ出力信号Ｓ１４を１／ｎ
分周器１３に出力する。なお、ｎは数十〜数百に設定さ
れる。
心周波数とし、位相比較出力電圧Ｖ１１に基づく変動量
で変動した発振周波数のＶＣＯ出力信号Ｓ１４を１／ｎ
分周器１３に出力する。なお、ｎは数十〜数百に設定さ
れる。
【００４８】１／ｎ分周器１３は、ＶＣＯ出力信号Ｓ１
４を１／ｎに分周して分周信号Ｓ１３を位相比較器１１
に出力する。なお、他の構成は、調整器６ａが省略され
た点を除いて第１の実施例と同様であるため、説明は省
略する。
４を１／ｎに分周して分周信号Ｓ１３を位相比較器１１
に出力する。なお、他の構成は、調整器６ａが省略され
た点を除いて第１の実施例と同様であるため、説明は省
略する。
【００４９】第２の実施例のＡＰＣ回路は、第１の実施
例同様、周波数変換器１、バンドパスフィルタ２、バー
ストゲート１０、位相比較器３及び電圧制御発振器６に
よりＡＰＣループを構成することにより、搬送色信号Ｃ
ＣＳのバーストＢＳとクリスタル発振器４の発振信号Ｓ
４との位相差が一定の関係となるように位相制御する。
例同様、周波数変換器１、バンドパスフィルタ２、バー
ストゲート１０、位相比較器３及び電圧制御発振器６に
よりＡＰＣループを構成することにより、搬送色信号Ｃ
ＣＳのバーストＢＳとクリスタル発振器４の発振信号Ｓ
４との位相差が一定の関係となるように位相制御する。
【００５０】同時に、位相比較器１１は、１／ｎ分周器
１３及び電圧制御発振器１４とによりＡＦＣループを構
成することにより、水平同期周信号ＳＨの変動に応じて
位相比較出力電圧Ｖ１１を出力する。
１３及び電圧制御発振器１４とによりＡＦＣループを構
成することにより、水平同期周信号ＳＨの変動に応じて
位相比較出力電圧Ｖ１１を出力する。
【００５１】したがって、第２の実施例のＡＰＣ回路
は、第１の実施例同様、電圧制御発振器６の発振信号Ｓ
６の制御範囲は、従来同様、ＶＴＲのヘッドの回転ムラ
によるジッタ成分や特殊再生等による入力信号Ｓ０の入
力周波数変動に追従できるよう充分広い範囲を保持しつ
つ、ＡＰＣループによる制御範囲である第１の変動量
を、ＡＰＣループがサイドロックしないように、充分狭
い範囲に設定して、サイドロック現象を生じなくしてい
る。
は、第１の実施例同様、電圧制御発振器６の発振信号Ｓ
６の制御範囲は、従来同様、ＶＴＲのヘッドの回転ムラ
によるジッタ成分や特殊再生等による入力信号Ｓ０の入
力周波数変動に追従できるよう充分広い範囲を保持しつ
つ、ＡＰＣループによる制御範囲である第１の変動量
を、ＡＰＣループがサイドロックしないように、充分狭
い範囲に設定して、サイドロック現象を生じなくしてい
る。
【００５２】その結果、第２の実施例のＡＰＣ回路は、
カウンタを設けることなく、サイドロックを防止するこ
とができる効果を奏する。加えて、以下に示す事項にお
いて、第１の実施例に優る特徴を有している。
カウンタを設けることなく、サイドロックを防止するこ
とができる効果を奏する。加えて、以下に示す事項にお
いて、第１の実施例に優る特徴を有している。
【００５３】前述したように、通常の搬送色信号周波数
ｆscは４ＭＨｚ程度であり、水平同期周波数ｆH は１５
ＫＨｚ程度である。また、ｎは数十〜数百である。
ｆscは４ＭＨｚ程度であり、水平同期周波数ｆH は１５
ＫＨｚ程度である。また、ｎは数十〜数百である。
【００５４】したがって、電圧制御発振器６のＶＣＯ出
力信号Ｓ６の発振周波数と、電圧制御発振器１４のＶＣ
Ｏ出力信号Ｓ１４の発振周波数のレンジはほぼ同レンジ
となるため、電圧制御発振器６と電圧制御発振器１４と
の回路構成も同様なものとなる。
力信号Ｓ６の発振周波数と、電圧制御発振器１４のＶＣ
Ｏ出力信号Ｓ１４の発振周波数のレンジはほぼ同レンジ
となるため、電圧制御発振器６と電圧制御発振器１４と
の回路構成も同様なものとなる。
【００５５】これらの電圧制御発振器６及び電圧制御発
振器１４を一つの半導体集積回路内部に構成した時の半
導体集積回路の製造時に、電圧制御発振器６及び電圧制
御発振器１４それぞれのフリーラン周波数に互いに同様
の比率でバラツキが生じる。同様に、電圧制御発振器６
及び電圧制御発振器１４の制御感度の互いに同様な比率
でバラツキが生じる。
振器１４を一つの半導体集積回路内部に構成した時の半
導体集積回路の製造時に、電圧制御発振器６及び電圧制
御発振器１４それぞれのフリーラン周波数に互いに同様
の比率でバラツキが生じる。同様に、電圧制御発振器６
及び電圧制御発振器１４の制御感度の互いに同様な比率
でバラツキが生じる。
【００５６】その結果、製造後に電圧制御発振器６及び
電圧制御発振器１４それぞれのフリーラン周波数を調整
することなく、ＡＰＣ回路は位相制御精度は所定の水準
を維持することができるため、上記製造時に生じるバラ
ツキを考慮して、第１の実施例のように、製造後に電圧
制御発振器６及び電圧制御発振器１４それぞれにフリー
ラン周波数の調整を行う調整器を別途設ける必要はな
い。
電圧制御発振器１４それぞれのフリーラン周波数を調整
することなく、ＡＰＣ回路は位相制御精度は所定の水準
を維持することができるため、上記製造時に生じるバラ
ツキを考慮して、第１の実施例のように、製造後に電圧
制御発振器６及び電圧制御発振器１４それぞれにフリー
ラン周波数の調整を行う調整器を別途設ける必要はな
い。
【００５７】このように、第２の実施例のＡＰＣ回路
は、電圧制御発振器６及び電圧制御発振器１４に、フリ
ーラン周波数の調整手段を設けることなく、所定の水準
の位置制御精度を維持することができる。
は、電圧制御発振器６及び電圧制御発振器１４に、フリ
ーラン周波数の調整手段を設けることなく、所定の水準
の位置制御精度を維持することができる。
【００５８】＜第３の実施例＞図４はこの発明の第３の
実施例であるＡＰＣ回路の構成を示すブロック図であ
る。同図に示すように、電圧制御発振器６は、第１及び
第２の実施例と異なり、セラロック発振子６ｃを発振源
とし、電圧制御発振器１４はセラロック発振子１４ｃを
発振源としている。
実施例であるＡＰＣ回路の構成を示すブロック図であ
る。同図に示すように、電圧制御発振器６は、第１及び
第２の実施例と異なり、セラロック発振子６ｃを発振源
とし、電圧制御発振器１４はセラロック発振子１４ｃを
発振源としている。
【００５９】位相比較器１１は、入力信号Ｓ０中の水平
同期周信号ＳＨ及び１／ｎ分周器１３の分周信号Ｓ１３
を受け、水平同期周信号ＳＨと分周信号Ｓ１３との位相
比較を行い、その比較結果に基づく位相比較出力電圧Ｖ
１１を電圧制御発振器６及び電圧制御発振器１４に出力
する。
同期周信号ＳＨ及び１／ｎ分周器１３の分周信号Ｓ１３
を受け、水平同期周信号ＳＨと分周信号Ｓ１３との位相
比較を行い、その比較結果に基づく位相比較出力電圧Ｖ
１１を電圧制御発振器６及び電圧制御発振器１４に出力
する。
【００６０】電圧制御発振器１４は、セラロック発振子
１４ｃを発振源として、ｎ・ｆH を発振中心周波数と
し、位相比較出力電圧Ｖ１１に基づく変動量で変動した
発振周波数のＶＣＯ出力信号Ｓ１４を１／ｎ分周器１３
に出力する。
１４ｃを発振源として、ｎ・ｆH を発振中心周波数と
し、位相比較出力電圧Ｖ１１に基づく変動量で変動した
発振周波数のＶＣＯ出力信号Ｓ１４を１／ｎ分周器１３
に出力する。
【００６１】１／ｎ分周器１３は、ＶＣＯ出力信号Ｓ１
４を１／ｎに分周して分周信号Ｓ１３を位相比較器１１
に出力する。なお、他の構成は第２の実施例と同様であ
るため、説明は省略する。
４を１／ｎに分周して分周信号Ｓ１３を位相比較器１１
に出力する。なお、他の構成は第２の実施例と同様であ
るため、説明は省略する。
【００６２】このように構成することにより、第３の実
施例のＡＰＣ回路は、第１及び第２の実施例同様、カウ
ンタを設けることなく、サイドロックを防止することが
できる効果を奏する。
施例のＡＰＣ回路は、第１及び第２の実施例同様、カウ
ンタを設けることなく、サイドロックを防止することが
できる効果を奏する。
【００６３】また、電圧制御発振器６及び電圧制御発振
器１４は、それぞれの発振源として、セラロック発振子
６ｃ及びセラロック発振子１４ｃを用いているため、電
圧制御発振器６及び電圧制御発振器１２それぞれのフリ
ーラン周波数は、バラツキが生じることなく、常に精度
よく設定できる。
器１４は、それぞれの発振源として、セラロック発振子
６ｃ及びセラロック発振子１４ｃを用いているため、電
圧制御発振器６及び電圧制御発振器１２それぞれのフリ
ーラン周波数は、バラツキが生じることなく、常に精度
よく設定できる。
【００６４】したがって、第１の実施例のＡＰＣ回路の
ように、製造時に生じるバラツキを考慮して、製造後に
電圧制御発振器６及び電圧制御発振器１４それぞれのフ
リーラン周波数の調整を行う調整器６ａ及び１２ａを設
ける必要はない。
ように、製造時に生じるバラツキを考慮して、製造後に
電圧制御発振器６及び電圧制御発振器１４それぞれのフ
リーラン周波数の調整を行う調整器６ａ及び１２ａを設
ける必要はない。
【００６５】もちろん、電圧制御発振器６及び電圧制御
発振器１４それぞれの製造時に生じる制御感度のバラツ
キは、互いに同様の比率で生じるため、ＡＰＣ回路は位
置制御精度は所定の水準を維持することができる。
発振器１４それぞれの製造時に生じる制御感度のバラツ
キは、互いに同様の比率で生じるため、ＡＰＣ回路は位
置制御精度は所定の水準を維持することができる。
【００６６】なお、第３の実施例では、電圧制御発振器
６及び電圧制御発振器１４の発振源として、セラロック
発振子を用いたが、セラロック発振子の代わりに水晶発
振子を用いても同様の効果を得ることができる。
６及び電圧制御発振器１４の発振源として、セラロック
発振子を用いたが、セラロック発振子の代わりに水晶発
振子を用いても同様の効果を得ることができる。
【００６７】また、電圧制御発振器６及び電圧制御発振
器１４のうち、少なくとも一方の電圧制御発振器の発振
源としてセラロック発振子（水晶発振子）を用いれば、
セラロック発振子（水晶発振子）を用いた電圧制御発振
器のフリーラン周波数の調整を行う必要がないという効
果を奏する。
器１４のうち、少なくとも一方の電圧制御発振器の発振
源としてセラロック発振子（水晶発振子）を用いれば、
セラロック発振子（水晶発振子）を用いた電圧制御発振
器のフリーラン周波数の調整を行う必要がないという効
果を奏する。
【００６８】＜その他＞第１の実施例のＡＰＣ回路の電
圧制御発振器６及び電圧制御発振器１２双方の発振源と
してセラロック発振子（水晶発振子）を用いても、第３
の実施例と同様の効果を奏する。
圧制御発振器６及び電圧制御発振器１２双方の発振源と
してセラロック発振子（水晶発振子）を用いても、第３
の実施例と同様の効果を奏する。
【００６９】また、第１の実施例のＡＰＣ回路の電圧制
御発振器６及び電圧制御発振器１２のうち、少なくとも
一方の電圧制御発振器の発振源としてセラロック発振子
（水晶発振子）を用いれば、セラロック発振子（水晶発
振子）を用いた電圧制御発振器のフリーラン周波数の調
整を行う必要がないという効果を奏する。
御発振器６及び電圧制御発振器１２のうち、少なくとも
一方の電圧制御発振器の発振源としてセラロック発振子
（水晶発振子）を用いれば、セラロック発振子（水晶発
振子）を用いた電圧制御発振器のフリーラン周波数の調
整を行う必要がないという効果を奏する。
【００７０】
【発明の効果】以上説明したように、この発明における
請求項１ないし請求項５記載のＡＰＣ回路は、ＡＰＣル
ープを構成する第１の電圧制御発振手段は、第１の位相
比較出力電圧を受け、第１の発振中心周波数から第１の
位相比較出力電圧に基づく比較的狭い第１の変動量で変
動した発振周波数で周波数変換用信号を出力するととも
に、第２の位相比較出力電圧をさらに受け、第２の位相
比較出力電圧に基づき、入力信号の変動に充分追従可能
な比較的広い第２の変動量で第１の発振中心周波数を変
動させている。
請求項１ないし請求項５記載のＡＰＣ回路は、ＡＰＣル
ープを構成する第１の電圧制御発振手段は、第１の位相
比較出力電圧を受け、第１の発振中心周波数から第１の
位相比較出力電圧に基づく比較的狭い第１の変動量で変
動した発振周波数で周波数変換用信号を出力するととも
に、第２の位相比較出力電圧をさらに受け、第２の位相
比較出力電圧に基づき、入力信号の変動に充分追従可能
な比較的広い第２の変動量で第１の発振中心周波数を変
動させている。
【００７１】したがって、第１の電圧制御発振手段の周
波数変換用信号の全体の周波数変動量は、第１の変動量
と第２の変動量とを足し合わせた変動量となるため、比
較的広い変動量となる。一方、ＡＰＣループによる周波
数変換用信号の周波数変動量は、比較的狭い第１の変動
量ですむ。
波数変換用信号の全体の周波数変動量は、第１の変動量
と第２の変動量とを足し合わせた変動量となるため、比
較的広い変動量となる。一方、ＡＰＣループによる周波
数変換用信号の周波数変動量は、比較的狭い第１の変動
量ですむ。
【００７２】その結果、ＡＰＣループを構成する第１の
電圧制御発振手段の全体の周波数変動量は第２の変動量
以上であるため、入力信号の変動に追従可能なレベルを
維持することができ、第１の変動量が比較的狭いため、
ＡＰＣループによりサイドロック現象を抑制することが
できる効果を奏する。しかも、カウンタ等の論理回路を
必要としない。
電圧制御発振手段の全体の周波数変動量は第２の変動量
以上であるため、入力信号の変動に追従可能なレベルを
維持することができ、第１の変動量が比較的狭いため、
ＡＰＣループによりサイドロック現象を抑制することが
できる効果を奏する。しかも、カウンタ等の論理回路を
必要としない。
【００７３】また、請求項２記載のＡＰＣ回路は、第１
の変動量を、ＡＰＣループがサイドロック現象を生じさ
せない程度の変動量に抑えることにより、確実にサイド
ロック現象を抑制することができる。
の変動量を、ＡＰＣループがサイドロック現象を生じさ
せない程度の変動量に抑えることにより、確実にサイド
ロック現象を抑制することができる。
【００７４】さらに、請求項４記載のＡＰＣ回路の第２
の電圧制御発振手段は、第１の発振中心周波数に比較的
近い周波数を第２の発振中心周波数とし、第２の発振中
心周波数から第２の位相比較出力電圧に基づく変動量で
変動した発振周波数で発振信号を出力する電圧制御発振
器を備えることにより、第１の電圧制御発振手段と第２
の電圧制御発振手段とを同様な回路構成で形成可能にし
ている。
の電圧制御発振手段は、第１の発振中心周波数に比較的
近い周波数を第２の発振中心周波数とし、第２の発振中
心周波数から第２の位相比較出力電圧に基づく変動量で
変動した発振周波数で発振信号を出力する電圧制御発振
器を備えることにより、第１の電圧制御発振手段と第２
の電圧制御発振手段とを同様な回路構成で形成可能にし
ている。
【００７５】その結果、第１及び第２の電圧制御発振手
段を同一の半導体集積回路として製造しても、製造時に
生じるフリーラン周波数のバラツキは、互いに同様な比
率で生じるため、製造後に第１及び第２の電圧制御発振
手段それぞれのフリーラン周波数を調整することなく、
位置制御精度を所定の水準で維持することができる。
段を同一の半導体集積回路として製造しても、製造時に
生じるフリーラン周波数のバラツキは、互いに同様な比
率で生じるため、製造後に第１及び第２の電圧制御発振
手段それぞれのフリーラン周波数を調整することなく、
位置制御精度を所定の水準で維持することができる。
【００７６】また、請求項５記載のＡＰＣ回路は、第１
の電圧制御発振手段及び第２の電圧発振制御手段のう
ち、少なくとも一方の電圧発振制御手段は、発振源とし
て水晶発振子あるいはセラロック発振子を備えている。
の電圧制御発振手段及び第２の電圧発振制御手段のう
ち、少なくとも一方の電圧発振制御手段は、発振源とし
て水晶発振子あるいはセラロック発振子を備えている。
【００７７】このため、、第１及び第２の電圧制御発振
手段を同一の半導体集積回路として製造しても、水晶発
振子あるいはセラロック発振子を備えた電圧発振制御手
段のフリーラン周波数にバラツキは生じることはなく、
製造後に調整する必要はない。
手段を同一の半導体集積回路として製造しても、水晶発
振子あるいはセラロック発振子を備えた電圧発振制御手
段のフリーラン周波数にバラツキは生じることはなく、
製造後に調整する必要はない。
【図面の簡単な説明】
【図１】この発明の第１の実施例であるＡＰＣ回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】第１の実施例のＡＰＣ回路における電圧制御発
振器の制御範囲を示すグラフである。
振器の制御範囲を示すグラフである。
【図３】この発明の第２の実施例であるＡＰＣ回路の構
成を示すブロック図である。
成を示すブロック図である。
【図４】この発明の第３の実施例であるＡＰＣ回路の構
成を示すブロック図である。
成を示すブロック図である。
【図５】従来のＡＰＣ回路の構成を示すブロック図であ
る。
る。
１ 周波数変換器（ＢＭ） ２ バンドパスフィルタ（ＢＰＦ） ３ 位相比較器（ＡＤＣＤＥＴ） ４ クリスタル発振器（ＸＯ） ６ 電圧制御発振器（ＶＣＯ） ６ｃ セラロック発振子 １１ 位相比較器（ＡＤＣＤＥＴ） １２ 電圧制御発振器（ＶＣＯ） １３ １／ｎ分周器（１／ｎ） １４ 電圧制御発振器（ＶＣＯ） １４ｃ セラロック発振子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】バンドパスフィルタ２は、高域信号Ｓ１か
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＰＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＰＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】バンドパスフィルタ２は、高域信号Ｓ１か
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＰＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
ら搬送色信号成分を取り出して搬送色信号ＣＣＳを出力
する。搬送色信号ＣＣＳは外部に出力されるとともに、
バーストゲート１０を介して位相比較器（ＡＰＣＤＥ
Ｔ）３にも出力される。搬送色信号ＣＣＳがバーストゲ
ート１０を通過することにより、搬送色信号ＣＣＳのバ
ーストＢＳが抽出され、その結果、バーストＢＳが位相
比較器３に取り込まれる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】一方、位相比較出力電圧Ｖ３により変化す
る電圧制御発振器６の第１の変動量ΔＦＰは、ＦＣ±ｍ
ｆH でサイドロックしないように、充分狭い制御範囲に
設定される。
る電圧制御発振器６の第１の変動量ΔＦＰは、ＦＣ±ｍ
ｆH でサイドロックしないように、充分狭い制御範囲に
設定される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ 周波数変換器（ＢＭ） ２ バンドパスフィルタ（ＢＰＦ） ３ 位相比較器（ＡＰＣＤＥＴ） ４ クリスタル発振器（ＸＯ） ６ 電圧制御発振器（ＶＣＯ） ６ｃ セラロック発振子 １１ 位相比較器（ＡＰＣＤＥＴ） １２ 電圧制御発振器（ＶＣＯ） １３ １／ｎ分周器（１／ｎ） １４ 電圧制御発振器（ＶＣＯ） １４ｃ セラロック発振子
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
Claims (5)
- 【請求項１】 色信号である入力信号を受け、該入力信
号を周波数変換用信号に基づき周波数変換して周波数変
換色信号を出力する周波数変換手段と、 前記周波数変換色信号を受け、該周波数変換色信号から
搬送色信号を抽出する搬送色信号抽出手段と、 前記搬送色信号を受け、該搬送色信号からバーストを抽
出するバースト抽出手段と、 所定の周波数の基準信号を発生する基準信号発生手段
と、 前記基準信号と前記バーストとの位相比較を行い、位相
比較結果に基づき第１の位相比較出力電圧を出力する第
１の位相比較手段と、 前記第１の位相比較出力電圧を受け、第１の発振中心周
波数から前記第１の位相比較出力電圧に基づく比較的狭
い第１の変動量で変動した発振周波数で前記周波数変換
用信号を出力する第１の電圧制御発振手段とを備え、前
記周波数変換手段、前記搬送色信号抽出手段、前記バー
スト抽出手段、前記第１の位相比較手段及び前記第１の
電圧制御発振手段によりＡＰＣ（自動位相制御）ループ
を構成し、 前記入力信号中の水平同期信号を受け、前記水平同期信
号と周波数制御用信号との位相比較を行い、位相比較結
果に基づき第２の位相比較出力電圧を出力する第２の位
相比較手段と、 水平同期周波数の整数倍の周波数を第２の発振中心周波
数とし、該第２の発振中心周波数から前記第２の位相比
較出力電圧に基づく変動量で変動した発振周波数で前記
周波数制御用信号を出力する第２の電圧制御発振手段と
さらに備え、前記第２の位相比較手段と前記第２の電圧
制御発振手段とによりＡＦＣ（自動周波数制御）ループ
を構成し、 前記第１の電圧制御発振手段は、前記第２の位相比較出
力電圧をさらに受け、前記第２の位相比較出力電圧に基
づき、前記入力信号の変動に追従可能な比較的広い第２
の変動量で前記第１の発振中心周波数を変動させること
を特徴とするＡＰＣ回路。 - 【請求項２】 前記第１の変動量は、前記ＡＰＣループ
が正規の周波数以外でロックするサイドロック現象を生
じさせない程度の変動量である請求項１記載のＡＰＣ回
路。 - 【請求項３】 前記第２の電圧制御発振手段は、 前記水平同期周波数を前記第２の発振中心周波数とし、
前記第２の発振中心周波数から前記第２の位相比較出力
電圧に基づく変動量で変動した発振周波数で前記周波数
制御用信号となる発振信号を出力する電圧制御発振器を
備える請求項２記載のＡＰＣ回路。 - 【請求項４】 前記第２の電圧制御発振手段は、 前記第１の発振中心周波数に比較的近い周波数を前記第
２の発振中心周波数とし、前記第２の発振中心周波数か
ら前記第２の位相比較出力電圧に基づく変動量で変動し
た発振周波数で発振信号を出力する電圧制御発振器と、 前記発振信号を受け、前記発振信号を分周して前記周波
数制御用信号を出力する分周器とを備える請求項２記載
のＡＰＣ回路。 - 【請求項５】 前記第１の電圧制御発振手段及び前記第
２の電圧発振制御手段のうち、少なくとも一方の電圧発
振制御手段は、発振源として水晶発振子あるいはセラロ
ック発振子を備える請求項２記載のＡＰＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133304A JPH06350445A (ja) | 1993-06-03 | 1993-06-03 | Ａｐｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133304A JPH06350445A (ja) | 1993-06-03 | 1993-06-03 | Ａｐｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350445A true JPH06350445A (ja) | 1994-12-22 |
Family
ID=15101540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133304A Pending JPH06350445A (ja) | 1993-06-03 | 1993-06-03 | Ａｐｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350445A (ja) |
-
1993
- 1993-06-03 JP JP5133304A patent/JPH06350445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| US5107522A (en) | Automatic frequency control circuit | |
| US4764737A (en) | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication | |
| EP1039640B1 (en) | PLL circuit | |
| US6037814A (en) | PLL circuit of display monitor | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| JPH06350445A (ja) | Ａｐｃ回路 | |
| JPH0918796A (ja) | テレビジョン信号受信装置 | |
| EP0176703B1 (en) | Intermediate frequency signal processing circuit | |
| US6683920B1 (en) | Dual-loop system and method for frequency acquisition and tracking | |
| KR100360958B1 (ko) | Hout 위치 제어 회로 및 멀티 싱크 모니터 | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| US7050520B2 (en) | PLL (Phase-Locked Loop) circuit | |
| US7308066B2 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0314826Y2 (ja) | ||
| JP2798702B2 (ja) | 位相同期回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH08307259A (ja) | 周波数シンセサイザ | |
| JP3617918B2 (ja) | 自動周波数同調回路 | |
| JPS62237884A (ja) | Ｖｃｏの周波数変動補正装置 | |
| JPH03112205A (ja) | Ｆｍ復調器 | |
| JPH0528829Y2 (ja) | ||
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| JPH05145413A (ja) | 位相同期回路 |