JPH0314826Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は受信機やトランシーバー等に用いて最
適なPLL（フエーズロツクドループ）回路に関す
る。

（従来技術） 近年、受信機やトランシーバー等の可変周波数
発振器として所謂PLL回路が用いられている。
第１図はこのPLL回路の一般的な構成例であり、
VCO（電圧制御発振器）１の発振信号f_Vと局部発
振器２の発振信号f_Hとがミクサ３で混合され、混
合後の信号（｜f_V±f_H｜）はローパスフイルタ４
を経て不要周波数がカツトされて信号｜f_V±f_H｜
としてデバイダ５に入力されるようになつてい
る。デバイダ５によつて分周された信号は位相比
較器６において基準信号発生部７と位相比較さ
れ、その差分はローパスフイルタ８を介して上記
VCO１の周波数制御端９に入力されてVCO１の
発振周波が所定の値に補正されるようになつてい
る。

ところが、この種PLL回路は一般にアンロツ
ク状態（発振周波数が所期のものと異なつたり発
振が停止する状態）になり易いという問題があつ
た。

即ち、本来ロツク時にはf_V＞f_Hの関係が保持さ
れるのであるが、電源投入時にはローパスフイル
タ４からの出力は略零であるためVCO１の発振
周波数はロツク時（正常動作時）よりも低くな
る。ここで、もしVCO１の発振周波数（f_V）と
局部発振器２の発振周波数（f_H）との関係がf_V＜
f_Hになるとデバイダ５の出力はf_H−f_Vとなるが、
位相比較器６にはf_V＞f_Hの状態とf_H＞f_Vの状態と
を判別する機能はないためこの異常時の周波数
（f_H−f_V）／Ｎ（Ｎは分周比）を正常時の周波数
（f_V−f_H）／Ｎと同様に基準信号発生部７からの
信号に対して位相が進んでいるものと誤認して、
ローパスフイルタ８からはVCO１の出力周波数
（f_V）を下げるべき信号が出力されることとなる。
しかし斯る異常時においては、本来、VCO１か
らの出力周波数（f_V）を上げて補正しなければな
らないのであるから、上記状態ではアンロツク状
態が維持され、PLL回路としての作用を永久に
なさないこととなる。

そこで従来はローパスフイルタ８の出力電圧を
バンドエツジで可能な限り低く設定することによ
り上記した不都合を防止するようにしていたが、
斯る方式においては温度変化によつてアンロツク
状態になり易く、また、VCO１の発振電圧を高
くして安定化した場合においてはVCO１内の可
変容量ダイオードに整流作用が発生しＣ／Ｎ（キ
ヤリアレベル対ノイズの比）が悪化するという問
題があつた。

（考案の目的） 本考案は上記した点に鑑みてなされたものであ
り、その目的は、アンロツク状態が生ずる虞れが
ないようにしたPLL回路を提供することにある。

（考案の構成） 本考案に係るPLL回路は、ループ内に周波数
混合器が含まれていると共にVCO周波数が局部
発振器の周波数に対して高いか低いかのいずれか
一方の範囲内において可変されるようになつてい
る電圧制御発振器（VCO）と、該電圧制御発振
器の発振信号と前記局部発振器の発振信号とを混
合するミクサと、該ミクサの出力信号中の不要周
波数をカツトするローパスフイルタと、該ローパ
スフイルタの出力信号を分周するデバイダと、分
周された信号と基準信号発生部の出力とを比較す
る位相比較器と、これらの各ブロツクへ供給する
電源とからなるPLL回路において、前記局部発
振器、電圧制御発振器、ミクサ、ローパスフイル
タ及びデバイダのいずれかのブロツクの回路と前
記電源との間に遅延回路を設け、VCO周波数と
前記局部発振器との周波数関係が正規となる時間
をおいて前記いずれかの各ブロツクの回路へ電源
を供給するように構成したものである。

（実施例） 本考案に係るPLL回路の実施例を第２図に基
づいて説明する。

図中、ＡはPLL回路全体を示し、１はVCO、
２は局部発振器、３はミクサ、４，８はローパス
フイルタ、５はデバイダ、６は位相比較器、７は
基準信号発生部を夫々示し、これらは第１図に示
す従来例と同様に構成されている。１０は遅延回
路であつて、実施例では局部発振器２と電源Ｐと
の間に設けられており、電源投入後所定時間をお
いて局部発振器２に電源を供給するようになつて
いる。上記遅延回路１０は上記VCO１の発振周
波数と局部発振器２の発振周波数との関係が正規
（例えばf_V＞f_Hの関係）となるに充分な遅延時間
（時定数）に設定されておりその遅延時間に至る
までは局部発振器２をオフ状態とすることができ
るようになつている。

即ち、上記遅延時間に至るまでは位相比較器６
の出力は直流となりローパスフイルタ８はVCO
１の発振周波数を上げるべく作用し、さらに位相
比較器６の出力電圧は正規の極性（負又は正）と
なる。この状態においては依然アンロツク状態に
あるが、上記時定数に至ると同時に局部発振器２
の動作が開始し、直ちにPLL回路Ａをロツク状
態とすることができる。

なお、実施例においては局部発振器２の動作を
遅延させるようにしたが、この例に限らず、
VCO１、ミクサ３、ローパスフイルタ４及びデ
バイダ５のうちいずれかのブロツクへの電源供給
を遅延させても同様の効果を得ることができる。

（考案の効果） 本考案に係るPLL回路によれば、VCO周波数
と局部発振器との周波数関係が正規となる時間を
おいて、局部発振器、電圧制御発振器、ミクサ、
ローパスフイルタ及びデバイダのいずれかのブロ
ツクの回路へ電源を供給するようになつている遅
延回路が設けられているから、PLL内における
周波数関係が反転することに起因するアンロツク
状態が生ずる虞れはなく安定した発振信号を得る
ことができる。

しかも、強制的に所期状態に設定することがで
きるから、温度変化に伴う半導体の特性変化によ
つて悪影響を受けることはなく、また、VCOの
出力を高く設定してもＣ／Ｎ比を低下させる虞も
ない等の優れた効果がある。

【図面の簡単な説明】

第１図は従来のPLL回路を示すブロツク図、
第２図は本考案に係るPLL回路の実施例を示す
ブロツク図である。 １：VCO、２：局部発振器、３：ミクサ、
４：ローパスフイルタ、５：デバイダ、６：位相
比較器、７：基準信号発生部、８：ローパスフイ
ルタ、１０：遅延回路。

Claims (1)

1. 【実用新案登録請求の範囲】 ループ内に周波数混合器が含まれていると共に
   VCO周波数が局部発振器の周波数に対して高い
   か低いかのいずれか一方の範囲内において可変さ
   れるようになつている電圧制御発振器（VCO）
   と、該電圧制御発振器の発振信号と前記局部発振
   器の発振信号とを混合するミクサと、該ミクサの
   出力信号中の不要周波数をカツトするローパスフ
   イルタと、該ローパスフイルタの出力信号を分周
   するデバイダと、分周された信号と基準信号発生
   部の出力とを比較する位相比較器と、これらの各
   ブロツクへ供給する電源とからなるPLL回路に
   おいて、 前記局部発振器、電圧制御発振器、ミクサ、ロ
   ーパスフイルタ及びデバイダのいずれかのブロツ
   クの回路と前記電源との間に遅延回路を設け、
   VCO周波数と前記局部発振器との周波数関係が
   正規となる時間をおいて前記いずれかの各ブロツ
   クの回路へ電源を供給するように構成したことを
   特徴とするPLL回路。