JPH06350454A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】 【目的】ダイナミックレンジの小さな信号についてもこ
れを十分に高い分解能をもってＡ／Ｄ変換することがで
きるとともに、データ収集システムとしての信頼性並び
に柔軟性を大幅に高めることのできるＡ／Ｄ変換装置を
提供する。 【構成】入力アナログ信号と参照信号との大小を比較す
る比較器と、この比較器の出力に基づき逐次比較用のデ
ィジタル信号を出力する逐次比較レジスタと、このディ
ジタル信号に基づき基準電圧をＤ／Ａ変換し、該変換し
た信号を前記参照信号として前記比較器に与えるＤ／Ａ
変換器とを具える逐次比較型のＡ／Ｄ変換装置を対象と
して、前記Ｄ／Ａ変換器から出力される参照信号を１／
ｎ増幅（ｎは１より大きい実数）する１／ｎ増幅手段
と、適宜のレンジ切替え指令に基づき前記Ｄ／Ａ変換器
から出力される参照信号とこの１／ｎ増幅された参照信
号との何れかを選択して前記比較器に与えるスイッチ手
段とを具える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ収集システム
等にあって、各種センサから検出信号として出力される
アナログ信号をマイクロコンピュータ等に取り込むため
にこれを所定の分解能にてＡ／Ｄ変換するＡ／Ｄ変換装
置に関し、特に、上記アナログ信号を逐次比較方式にて
Ａ／Ｄ変換する装置の改良に関する。

【０００２】

【従来の技術】例えば、マイクロコンピュータによる内
燃機関の燃料噴射制御システムなどにあって、その燃料
噴射量を内燃機関の状態に応じて常に好適に制御すべ
く、水温センサ、空気温センサ、負圧センサ、酸素濃度
（Ｏ2 ）センサ等々の各種センサを通じて内燃機関各部
の状態をマイクロコンピュータに取り込むようにしてい
ることはよく知られている。

【０００３】またその際、上記各種センサから検出信号
として出力されるアナログ信号は、マイクロコンピュー
タに直接取り込むことができないため、通常は、マイク
ロコンピュータの入力ポート等に配されるＡ／Ｄ変換装
置を通じて、このアナログ信号を所定ビットのディジタ
ル信号に変換するようにしていることもよく知られてい
る。

【０００４】ところで、上記アナログ信号をＡ／Ｄ変換
する場合、その分解能は、同アナログ信号のダイナミッ
クレンジによって決まる。例えば上述した燃料噴射制御
システムに用いられているセンサのうち、水温センサな
どは０〜５Ｖのダイナミックレンジを有するアナログ信
号をその検出信号として出力するようになっている。も
っともこの水温センサなどの場合、その出力特性は一般
に図５に示されるように、検出対象となる冷却水の水温
が約０℃を超える領域では、０〜１Ｖのダイナミックレ
ンジしかもたないため、通常は適宜の増幅回路によって
この０〜１Ｖのダイナミックレンジを０〜５Ｖに拡大
し、これを別途のＡ／Ｄ変換チャンネルを通じてＡ／Ｄ
変換するようにしている。これによって、上記ダイナミ
ックレンジの小さな領域についても十分な分解能が確保
されるようになる。また同燃料噴射制御システムにおい
て、酸素濃度センサ（通常、電圧発生器が用いられる）
などは、０〜１Ｖのダイナミックレンジを有するアナロ
グ信号をその検出信号として出力する。このようなダイ
ナミックレンジの小さなアナログ信号についても高い分
解能をもつデータとして上記マイクロコンピュータに取
り込むためには、適宜の増幅回路によってそのダイナミ
ックレンジを０〜５Ｖ程度に拡大した後Ａ／Ｄ変換を行
う必要がある。図６に、このようなセンサデータの収集
システム、及び同システムに用いられているＡ／Ｄ変換
装置の一例を示す。

【０００５】すなわち図６において、Ｓ１は上記水温セ
ンサ等を想定した温度センサであり、その検出される温
度に応じて０〜５Ｖのダイナミックレンジを有して出力
されるアナログ信号は、一方では、増幅回路Ａ１を介し
てその０〜１Ｖの領域が０〜５Ｖに増幅された後、信号
線１を通じてＡ／Ｄ変換装置１０に入力され、また他方
では、信号線２によってバイパスされ、該信号線２を通
じて直接、同Ａ／Ｄ変換装置１０に入力される。

【０００６】また同図６において、Ｓ２は上記酸素濃度
センサ等を想定した電圧発生器であり、その検出値に応
じて０〜１Ｖのダイナミックレンジを有して発生される
とするアナログ信号は、増幅回路Ａ２を介してそのダイ
ナミックレンジが０〜５Ｖに増幅された後、信号線３を
通じてＡ／Ｄ変換装置１０に入力される。

【０００７】Ａ／Ｄ変換装置１０は、その基本構成とし
て、比較器１１、逐次比較レジスタ１２、及び８ビット
Ｄ／Ａ変換器１３からなる逐次比較ループを具える８ビ
ット逐次比較型のＡ／Ｄ変換装置である。

【０００８】また、このＡ／Ｄ変換装置１０において、
シリアルデータ読み込みレジスタ１４は、ＣＰＵ（マイ
クロコンピュータ）２０からクロックＣＬＫに基づきシ
リアルデータＳＩＮとして与えられるＡ／Ｄ変換指令や
チャンネル指定データＣＨなど、該Ａ／Ｄ変換装置１０
としての動作に必要な制御データが読み込まれる部分で
あり、アナログマルチプレクサ１５は、このレジスタ１
４に読み込まれたチャンネル指定データＣＨに基づい
て、上記信号線１〜３を含む複数の入力信号線（入力チ
ャンネル）のうちの１つを選択する部分である。上記比
較器１１の一方入力端（−端子）には、このアナログマ
ルチプレクサ１５によって選択されたチャンネルのアナ
ログ信号が入力されることとなる。また制御クロック発
生回路１６は、比較器１１に対し、その−端子に入力さ
れているアナログ信号の当該サンプル点についての量子
化（Ａ／Ｄ変換処理）が終了されるまで、そのアナログ
レベルをホールドするよう指令するとともに、上記逐次
比較レジスタ１２による逐次比較用ディジタル信号の出
力を制御する部分である。逐次比較により確定されたＡ
／Ｄ変換信号は、出力制御部１７を通じてシリアルデー
タＳＯＵＴとしてＣＰＵ２０に送られるようになる。例
えば上述した燃料噴射制御システムでは、図７（ａ）に
示すように、４ｍ秒の周期にて、ＣＰＵ２０から上記チ
ャンネル指定データＣＨによるチャンネル指定を伴う
「Ａ／Ｄ変換」指令が発せられる。そして図７（ｂ）に
示すように、上記Ａ／Ｄ変換信号に基づき構築され、送
出されるシリアルデータＳＯＵＴによって（正確には、
Ａ／Ｄ変換終了を示す論理「０」ビットからなるスター
トビットによって）ＣＰＵ２０に対する信号入力割り込
み（ＳＩＮ割り込み）がかけられ、この割り込み処理と
して、ＣＰＵ２０は該シリアルデータＳＯＵＴとして送
られたＡ／Ｄ変換値を読み込むようになる。

【０００９】また、比較器１１、逐次比較レジスタ１
２、及び８ビットＤ／Ａ変換器１３からなる上記逐次比
較ループにおいては、これもよく知られているように概
ね以下に列記する態様にて、上記選択入力され、比較器
１１にホールドされているアナログ信号についてのＡ／
Ｄ変換処理を実行する。 ( 1)まず、逐次比較レジスタ１２から８ビットのディジ
タル値２＾8 ／２＾1 （ただし" ＾ "はべき乗を示
す）、すなわちＭＳＢ（最上位ビット）のみを「１」と
する値「１０００００００」をＤ／Ａ変換器１３に送
る。これによりＤ／Ａ変換器１３では、その基準電圧で
ある電圧「Ｖref+」及び電圧「Ｖref-」間の電圧をこの
ディジタル値「１０００００００」に基づきＤ／Ａ変換
し、その得られたアナログ値（電圧「Ｖref+」及び電圧
「Ｖref-」がそれぞれ「５」Ｖ及び「０」Ｖであるとす
れば、ほぼ「２．５」Ｖに相当）を参照値として比較器
１１の＋端子に与えるようになる。また比較器１１で
は、この与えられた参照値と上記入力アナログ値との大
小を比較する。 ( 2)この比較の結果、入力アナログ値の方が大きけれ
ば、逐次比較レジスタ１２は次いで、ディジタル値（２
＾8 ／２＾1 ＋２＾8 ／２＾2 ）、すなわち値「１１０
０００００」をＤ／Ａ変換器１３に送って、比較器１１
を通じた上記同様の比較を実施する。また逆に、入力ア
ナログ値の方が小さければ、逐次比較レジスタ１２はデ
ィジタル値（２＾8 ／２＾1 −２＾8 ／２＾2 ）、すな
わち値「０１００００００」をＤ／Ａ変換器１３に送っ
て、比較器１１を通じた上記同様の比較を実施する。 ( 3)以上の比較処理を、上記８ビットのディジタル値の
ＬＳＢ（最下位ビット）が定まるまで順次繰り返す。

【００１０】これにより、上記指定チャンネルの信号と
して選択入力されたアナログ信号についての８ビットデ
ィジタル値が求まることとなる。そしてここで、同図６
に示すように、Ｄ／Ａ変換にかかる基準電圧「Ｖref+」
及び「Ｖref-」がそれぞれ「５」Ｖ及び「０」Ｖである
とすると、上記信号線２を介してダイナミックレンジ０
〜５Ｖのアナログ信号が直接入力されるものについて
は、 ＬＳＢ＝（５−０）／２＾8 ／１０＾3 ≒２０ｍＶ の分解能が得られることがわかる。また、上記増幅回路
Ａ１或いはＡ２によってダイナミックレンジが０〜１Ｖ
から０〜５Ｖに拡大され、それぞれ信号線１或いは３を
介して入力されるアナログ信号については、 ＬＳＢ＝（５−０）／２＾8 ／５／１０＾3 ≒４ｍＶ の分解能が得られることがわかる。

【００１１】

【発明が解決しようとする課題】このように、上記従来
のＡ／Ｄ変換装置にあっては、ダイナミックレンジが０
〜１Ｖのアナログ信号、若しくはそのような領域につい
ても、十分に高い分解能をもってこれをＡ／Ｄ変換する
ことは確かにできる。しかし、そのようなアナログ信号
若しくは領域についてこれを該Ａ／Ｄ変換装置に入力す
るためには、それら領域に対応する別途のＡ／Ｄ変換チ
ャンネルの増設、並びに上述した増幅回路の追加等、そ
の周辺回路を含めたデータ収集システムとしての回路規
模の拡大が必須となる。これは、該データ収集システム
としての信頼性、或いは柔軟性等を考えると、決して好
ましいことではない。

【００１２】この発明は、こうした実情に鑑みてなされ
たものであり、上記データ収集システムをより小規模な
回路として構成することができて且つ、ダイナミックレ
ンジの小さな信号についてもこれを十分に高い分解能を
もってＡ／Ｄ変換することのできるＡ／Ｄ変換装置を提
供することを目的とする。

【００１３】またこの発明は、上記に加えて更に、任意
のＡ／Ｄ変換チャンネルの信号についてそれらの分解能
を選択的に高めることができたり、同一のＡ／Ｄ変換チ
ャンネルの信号についてもその分解能を任意に切り替え
ることができるなど、データ収集システムとしての柔軟
性をも大幅に高めることのできるＡ／Ｄ変換装置を提供
することを目的とする。

【００１４】

【課題を解決するための手段】こうした目的を達成する
ため、この発明では、入力アナログ信号と参照信号との
大小を比較する比較器と、この比較器の出力に基づき逐
次比較用のｍビット（ｍは２以上の自然数）ディジタル
信号を出力する逐次比較レジスタと、このｍビットディ
ジタル信号に基づき基準電圧をＤ／Ａ変換し、該変換し
た信号を前記参照信号として前記比較器に与えるｍビッ
トＤ／Ａ変換器とを具え、前記ｍビットディジタル信号
の最上位ビットから最下位ビットまでの逐次比較により
決定されるディジタル信号を前記入力アナログ信号に対
するｍビットＡ／Ｄ変換信号とする逐次比較型のＡ／Ｄ
変換装置において、前記Ｄ／Ａ変換器から出力される参
照信号を１／ｎ増幅（ｎは１より大きい実数）して前記
比較器に与える１／ｎ増幅手段を具えるようにする。

【００１５】またこの発明では、同逐次比較型のＡ／Ｄ
変換装置において、前記Ｄ／Ａ変換器から出力される参
照信号を１／ｎ増幅（ｎは１より大きい実数）する１／
ｎ増幅手段と、適宜のレンジ切替え指令に基づき、前記
Ｄ／Ａ変換器から出力される参照信号とこの１／ｎ増幅
された参照信号との何れかを選択して前記比較器に与え
るスイッチ手段とを具えるようにする。

【００１６】

【作用】上記のように、Ｄ／Ａ変換器から出力される参
照信号を１／ｎ増幅して比較器に与える１／ｎ増幅手段
を具えることで、前記入力アナログ信号のダイナミック
レンジの０〜（１／ｎ）領域に対してｎ倍の高い分解能
が得られるようになる。このため、例えば前述したよう
なダイナミックレンジ０〜５Ｖのうちの０〜１Ｖの領域
に対してこれを０〜５Ｖのダイナミックレンジに拡大
し、その領域でのアナログ信号変化を高い分解能にて監
視したいような場合、或いはそもそもが０〜１Ｖ程度に
小さいダイナミックレンジにて変化するアナログ信号を
高い分解能にて監視したい場合でも、これに上記構成を
有するＡ／Ｄ変換装置を用いるようにすれば（この場
合、ｎ＝５となる）、前述した増幅回路などを別途付加
せずとも、それら領域或いは信号に対する分解能は高く
維持されるようになる。

【００１７】また、こうした１／ｎ増幅手段に加えて更
に、上記スイッチ手段を併せ具えるようにすれば、同一
のＡ／Ｄ変換チャンネルに入力される１つのアナログ信
号について、その信号レベルに応じた分解能の切替えな
ども可能となる。このため、例えば上記０〜５Ｖ程度の
ダイナミックレンジを有するアナログ信号について、そ
の０〜１Ｖの領域に関しては高い分解能にて監視するも
のの、それ以外は通常の分解能での監視で十分、といっ
たシステムにあって、この１／ｎ増幅手段及びスイッチ
手段を具えるＡ／Ｄ変換装置を用いるようにすれば、前
述した増幅回路などの付加が不要であることは勿論、上
記スイッチ手段の切替えのみで簡単に、その所望とされ
る分解能を切り替えることができるようになる。

【００１８】なお、これらＡ／Ｄ変換装置の何れも、上
記１／ｎ増幅器による１／ｎ増幅によって分解能が高め
られるダイナミックレンジは０〜（１／ｎ）Ｖの領域と
なるが、これに更に、前記基準電圧より小さいオフセッ
ト電圧を発生する電圧発生手段と、この発生されたオフ
セット電圧を前記１／ｎ増幅された参照信号に加算する
加算手段とを具えるようにすることで、入力アナログ信
号のダイナミックレンジの任意の１／ｎ領域に対してｎ
倍の分解能を得ることができるようになる。

【００１９】

【実施例】図１に、この発明にかかるＡ／Ｄ変換装置の
一実施例を示す。ただし、この図１に示す実施例のＡ／
Ｄ変換装置及びその周辺回路において、先の図６に示し
た従来のＡ／Ｄ変換装置及びその周辺回路と同一の要素
には同一の符号を付して示しており、これら要素につい
ての重複する説明は割愛する。

【００２０】さて、この実施例のＡ／Ｄ変換装置１００
は、同図１に示されるように、入力されるアナログ信号
を１／５増幅して出力する１／５増幅回路３０と、Ｄ／
Ａ変換器１３の出力端及び比較器１１の＋入力端に対し
てそれぞれ配設されるアナログマルチプレクサ３１及び
３２とを更に具えて構成される。

【００２１】ここで、上記アナログマルチプレクサ３１
及び３２は、信号線Ｃ１を通じて与えられるゲイン切替
えデータに基づき、各々「Ａ」端子側に切替え制御され
るとき、Ｄ／Ａ変換器１３から出力される前述した参照
値を信号線３３を通じて直接比較器１１の＋入力端に与
えるように動作し、各々「Ｂ」端子側に切替え制御され
るとき、Ｄ／Ａ変換器１３から出力される同参照値を上
記１／５増幅回路３０を介して比較器１１の＋入力端に
与えるように動作する。なお、上記信号線Ｃ１を通じて
与えられるゲイン切替えデータとは、先の図７に対応す
る図として図２（ａ）に示すように、ＣＰＵ２０から
「Ａ／Ｄ変換」指令に併せて発せられる前述したチャン
ネル指定データＣＨの一部として、若しくはその拡張デ
ータとして同ＣＰＵ２０から与えられる１ビットのデー
タである。すなわち上記アナログマルチプレクサ３１及
び３２は、このゲイン切替えデータの論理内容に応じ
て、例えば、論理値「０」であれば上記「Ａ」端子側に
切替え制御され、論理値「１」であれば上記「Ｂ」端子
側に切替え制御される。

【００２２】このように、この実施例のＡ／Ｄ変換装置
では、ＣＰＵ２０から与えられるゲイン切替えデータに
よって、比較器１１に与えられる参照値が１倍または１
／５倍に切り替わるようになる。

【００２３】このため、図１に併せ示されるように、前
述した水温センサ等を想定した温度センサＳ１から、そ
の検出される温度に応じた０〜５Ｖのダイナミックレン
ジを有するアナログ信号が信号線２を介してこのＡ／Ｄ
変換装置１００に加えられ、またこの信号線２に対応し
たＡ／Ｄ変換チャンネルが上記チャンネル指定データＣ
Ｈによって指定されて、該温度センサＳ１から出力され
ているアナログ信号がアナログマルチプレクサ１５を介
して比較器１１に取り込まれているとするときに、上記
ゲイン切替えデータによって、参照値を１倍する指令が
与えられたとすると、先と同様 ＬＳＢ＝（５−０）／２＾8 ／１０＾3 ≒２０ｍＶ ただし、" ＾ "はべき乗を示す といった分解能にてＡ／Ｄ変換が行われることとなる
が、同ゲイン切替えデータによって参照値を１／５倍す
る指令が与えられた場合には、この参照値は実質的に、
逐次比較レジスタ１２から出力される８ビットのディジ
タル値に対し０〜１Ｖの範囲で与えられることとなり、 ＬＳＢ＝（１−０）／２＾8 ／１０＾3 ≒４ｍＶ といった高い分解能にてＡ／Ｄ変換が行われるようにな
る。しかもこの場合、これら分解能の切替えは、単に上
記ゲイン切替えデータを通じた指令変更に基づいてなさ
れるものであり、その周辺回路としての増幅回路の配設
やＡ／Ｄ変換チャンネルの増設等は一切必要とされな
い。

【００２４】該実施例のＡ／Ｄ変換装置１００によるこ
のようなＡ／Ｄ変換メカニズムは、信号線４を介して入
力される電圧発生器Ｓ２からの出力信号、すなわちダイ
ナミックレンジが０〜１Ｖ程度しかないアナログ信号に
ついても同様である。特に、このようなダイナミックレ
ンジの小さい信号に対して、その参照値が１／５倍に設
定されるよう、上記ゲイン切替えデータを通じて指令す
るようにすれば、上記同様、ＬＳＢ≒４ｍＶといった高
い分解能でのＡ／Ｄ変換処理が可能となる。そしてこの
場合も、周辺回路としての増幅回路等の配設は必要とさ
れない。

【００２５】なお、図２（ｂ）に示すように、こうして
Ａ／Ｄ変換された信号に基づき構築され、送出されるシ
リアルデータＳＯＵＴによって（正確には、Ａ／Ｄ変換
終了を示す論理「０」ビットからなるスタートビットに
よって）ＣＰＵ２０に対する信号入力割り込み（ＳＩＮ
割り込み）がかけられ、この割り込み処理として、ＣＰ
Ｕ２０が該シリアルデータＳＯＵＴとして送られたＡ／
Ｄ変換値を読み込むようになることは、先の図６に示し
たデータ収集システムの場合と同様である。

【００２６】このように、上記実施例のＡ／Ｄ変換装置
によれば、任意のＡ／Ｄ変換チャンネルの分解能を向上
させることができる。また、同一のＡ／Ｄ変換チャンネ
ルの分解能を変えてＡ／Ｄ変換することもできる。

【００２７】なお、同実施例の構成において、上記アナ
ログマルチプレクサ３１及び３２を削除し、Ｄ／Ａ変換
器１３から出力される参照値が常に１／５増幅されて比
較器１１に与えられる構成とすることもできる。この場
合、例えばセンサＳ１の出力のように、０〜５Ｖのダイ
ナミックレンジをもつアナログ信号については、その２
〜５Ｖの領域に関してのＡ／Ｄ変換出力を得ることはで
きないものの、そのうちの主に０〜１Ｖの領域が監視対
象となるようなデータ収集システムにあってはなお十分
なＡ／Ｄ変換機能を呈するものとなる。

【００２８】ところで、上記実施例の装置によれば、増
幅回路３０における分圧態様の変更に応じて、前記参照
値を一般には１／ｎ（ただしｎは１より大きい実数）増
幅することが可能であり、またそれに応じて、０Ｖを起
点に５Ｖまでの任意の電圧範囲でのＡ／Ｄ変換にかかる
分解能を高めることができる。しかし、例えば２Ｖ〜３
Ｖのように、０Ｖ以外を起点にした範囲については、上
記ＬＳＢ≒４ｍＶといった分解能を得ることはできな
い。

【００２９】そこで、このような問題にも柔軟に対処し
て、０Ｖ以外を起点にした範囲についても高い分解能で
のＡ／Ｄ変換を可能とする装置を図３に示す。ただしこ
の図３においては便宜上、その要部のみを図示し、他の
図１に示した要素と共通する要素についての図示は割愛
した。

【００３０】さてこの装置では、同図３に示されるよう
に、基準電圧の５Ｖを抵抗分圧し、その出力電圧Ｖ1 と
して２Ｖの電圧が発生されるようにした電圧発生回路４
０と、この発生される電圧Ｖ1 が前記１／５増幅されて
０〜１Ｖの値をとるようになる参照値（これをｖとす
る）のオフセット電圧となるよう、これら電圧Ｖ1 と１
／５増幅された参照値ｖとを加算する非反転加算回路４
１とを具え、前記ゲイン切替えデータによってアナログ
マルチプレクサ３１及び３２が「Ｂ」端子に切り替えら
れるとき、このオフセット電圧Ｖ1 （２Ｖ）が加算され
た電圧（Ｖ1 ＋ｖ＝２〜３Ｖ）が入力アナログ信号に対
する実際の参照値として比較器１１に与えられるように
している。

【００３１】このため、上記入力アナログ信号として先
の０〜５Ｖのダイナミックレンジをもつアナログ信号が
比較器１１に入力されているとすると、そのうちの２〜
３Ｖの領域に対しても、先の実施例の装置と同様、ＬＳ
Ｂ≒４ｍＶといった高い分解能でのＡ／Ｄ変換が行われ
るようになる。また、上記電圧発生回路４０から発生さ
れる電圧、すなわちオフセット電圧Ｖ1 として、例えば
１〜４Ｖの任意の電圧が発生されるようにすれば、上記
０〜５Ｖのダイナミックレンジをもつとするアナログ信
号の１〜２Ｖ、２〜３Ｖ、３〜４Ｖ、或いは４〜５Ｖ等
々、任意の１Ｖ領域について、上記ＬＳＢ≒４ｍＶとい
った分解能でのＡ／Ｄ変換が行われるようにもなる。

【００３２】また、図４は、上述した図３の装置を更に
汎用化した装置についてその要部の構成を示したもので
ある。すなわちこの図４に示す装置では、抵抗分圧回路
５０とアナログマルチプレクサ５１とで１〜４Ｖの任意
の電圧を発生することのできる電圧発生回路を構成する
とともに、アナログマルチプレクサ４２、４３及びバイ
パス用の信号線４４を設けて、１／５増幅された参照値
に対する上述した加算回路４１によるオフセット電圧の
加算の有無を選択できるようにしている。なおここで、
上記アナログマルチプレクサ４２及び４３は、先のゲイ
ン切替えデータに準じたかたちで信号線Ｃ２を通じて与
えられるとするレンジ切替えデータに基づいてその切替
え動作が制御されるものとする。また、アナログマルチ
プレクサ５１は、同じく２ビットの信号線Ｃ３を通じて
与えられるとする２ビットのレンジ選択データの内容に
基づいて、上記抵抗分圧回路５０から取り出す１〜４Ｖ
の電圧を決定する。これらレンジ切替えデータ及びレン
ジ選択データも、先のゲイン切替えデータと同様、ＣＰ
Ｕ２０から前記シリアルデータ読み込みレジスタ１４に
対して伝送されたものがそれぞれ上記信号線Ｃ２及びＣ
３を介して与えられる。

【００３３】したがって、この図４に示す装置によれ
ば、ＣＰＵ２０によってチャンネル指定されている信
号、すなわちその時点で比較器１１に入力されているア
ナログ信号に対して、同ＣＰＵ２０から与えられる前記
ゲイン切替えデータ、及びこれらレンジ切替えデータ、
レンジ選択データ（２ビット）の合計４ビットのデータ
に応じた以下に列記する態様でのＡ／Ｄ変換が可能とな
る。 ( 1)ゲイン切替えデータ（Ｃ１）がアナログマルチプレ
クサ３１及び３２の「Ａ」端子側を指定： この場合は無条件に、１倍の参照値に基づく通常の分解
能でのＡ／Ｄ変換が実行される。 ( 2)ゲイン切替えデータ（Ｃ１）がアナログマルチプレ
クサ３１及び３２の「Ｂ」端子側を指定、且つレンジ切
替えデータ（Ｃ２）がアナログマルチプレクサ４２及び
４３の「Ｃ」端子側を指定： この場合は、０〜１Ｖのレンジに対して、１／５倍の参
照値に基づく高い分解能でのＡ／Ｄ変換が実行される。 ( 3)ゲイン切替えデータ（Ｃ１）がアナログマルチプレ
クサ３１及び３２の「Ｂ」端子側を指定、且つレンジ切
替えデータ（Ｃ２）がアナログマルチプレクサ４２及び
４３の「Ｄ」端子側を指定： この場合は、レンジ選択データ（Ｃ３）によるアナログ
マルチプレクサ５１の切替え態様、すなわちそこで選ば
れる電圧値に応じて、その電圧Ｖi がオフセットされた
Ｖi 〜（Ｖi ＋１）Ｖのレンジに対し、上記１／５倍の
参照値に基づく高い分解能でのＡ／Ｄ変換が実行され
る。すなわち、上述した１〜２Ｖ、２〜３Ｖ、３〜４
Ｖ、或いは４〜５Ｖといった任意の１Ｖ領域について、
上記ＬＳＢ≒４ｍＶといった分解能でのＡ／Ｄ変換が行
われるようになる。

【００３４】このように、図４にその要部を示すＡ／Ｄ
変換装置によれば、ＣＰＵ２０から該Ａ／Ｄ変換装置に
送出するデータとしてたかだか４ビットのデータを追加
するだけで、前述したチャンネルの指定に併せ、 ・その指定したチャンネルについての分解能の向上は必
要か否か ・分解能の向上が必要であればその注目するレンジはど
のレンジか 等々、ＣＰＵ２０の詳細な要求に応じた非常に柔軟性に
富んだＡ／Ｄ変換が実現されるようになる。

【００３５】なお、上述した各実施例の装置において
は、何れも８ビット逐次比較型のＡ／Ｄ変換装置を想定
したものであるが、その必要とされるビット数は任意で
あり、この発明にかかるＡ／Ｄ変換装置がこのような８
ビットタイプのものに限定されるものでないことは勿論
である。

【００３６】また、上記各実施例では、Ａ／Ｄ変換にか
かる基準電圧を５Ｖとし、その変換対象となるアナログ
信号も最大で０〜５Ｖのダイナミックレンジをもつもの
として説明したが、これらの値も任意である。上述した
各実施例の装置を、それらが適用される各種環境に見合
うかたちでアレンジすることは容易である。

【００３７】また、この発明にかかるＡ／Ｄ変換装置
は、基本的に、比較器、逐次比較レジスタ及びＤ／Ａ変
換器からなる逐次比較ループに対して、図１に例示した
１／ｎ（ｎは１より大きい実数）増幅回路、或いは図３
や図４に例示したオフセット電圧発生回路や加算回路が
付加される構成であればよく、シリアルデータ読み込み
レジスタ１４やアナログマルチプレクサ１５など、その
周辺の要素については、それらの配設が必須となるもの
ではない。

【００３８】そしてまた、この発明にかかるＡ／Ｄ変換
装置が前述した内燃機関の燃料噴射制御システム以外の
システムについても同様に適用することができることは
勿論であり、量子化が所望される任意のアナログ信号に
ついて、高い分解能でのＡ／Ｄ変換を実現することがで
きる。

【００３９】

【発明の効果】以上説明したように、この発明によれ
ば、データ収集システムをより小規模な回路として構成
することができ且つ、ダイナミックレンジの小さな信号
についてもこれを十分に高い分解能をもってＡ／Ｄ変換
することができるようになる。

【００４０】またこの発明によれば、任意のＡ／Ｄ変換
チャンネルの信号についてそれらの分解能を選択的に高
めることができたり、同一のＡ／Ｄ変換チャンネルの信
号についてもその分解能を任意に切り替えることができ
るなど、データ収集システムとしての柔軟性をも大幅に
高めることができるようになる。

【図面の簡単な説明】

【図１】この発明にかかるＡ／Ｄ変換装置についてその
一実施例構成を示すブロック図である。

【図２】図１に示されるＡ／Ｄ変換装置との間でＣＰＵ
が行う処理の手順を示すフローチャートである。

【図３】この発明にかかるＡ／Ｄ変換装置の他の実施例
としてその要部の構成を示す回路図である。

【図４】この発明にかかるＡ／Ｄ変換装置の更に他の実
施例としてその要部の構成を示す回路図である。

【図５】内燃機関の燃料噴射制御システムに用いられて
いる水温センサの出力特性例を示すグラフである。

【図６】内燃機関の燃料噴射制御システムにおけるデー
タ収集システムとして従来採用されているＡ／Ｄ変換装
置及びその周辺回路の一例を示すブロック図である。

【図７】図６に示されるＡ／Ｄ変換装置との間でＣＰＵ
が行う処理の手順を示すフローチャートである。

【符号の説明】

１、２、３、４、３３、４４、Ｃ１、Ｃ２、Ｃ３…信号
線、１０、１００…Ａ／Ｄ変換装置、１１…比較器、１
２…逐次比較レジスタ、１３…Ｄ／Ａ変換器、１４…シ
リアルデータ読み込みレジスタ、１５、３１、３２、４
２、４３、５１…アナログマルチプレクサ、１６…制御
クロック発生回路、１７…出力制御部、２０…ＣＰＵ
（マイクロコンピュータ）、３０…１／５増幅回路、４
０…電圧発生回路、４１…非反転加算回路、５０…抵抗
分圧回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力アナログ信号と参照信号との大小を比
   較する比較器と、この比較器の出力に基づき逐次比較用
   のｍビット（ｍは２以上の自然数）ディジタル信号を出
   力する逐次比較レジスタと、このｍビットディジタル信
   号に基づき基準電圧をＤ／Ａ変換し、該変換した信号を
   前記参照信号として前記比較器に与えるｍビットＤ／Ａ
   変換器とを具え、前記ｍビットディジタル信号の最上位
   ビットから最下位ビットまでの逐次比較により決定され
   るディジタル信号を前記入力アナログ信号に対するｍビ
   ットＡ／Ｄ変換信号とする逐次比較型のＡ／Ｄ変換装置
   において、 前記Ｄ／Ａ変換器から出力される参照信号を１／ｎ増幅
   （ｎは１より大きい実数）して前記比較器に与える１／
   ｎ増幅手段を具えることを特徴とするＡ／Ｄ変換装置。
2. 【請求項２】請求項１に記載のＡ／Ｄ変換器において、 前記基準電圧より小さいオフセット電圧を発生する電圧
   発生手段と、 この発生されたオフセット電圧を前記１／ｎ増幅された
   参照信号に加算して前記比較器に与える加算手段と、 を更に具えることを特徴とするＡ／Ｄ変換装置。
3. 【請求項３】入力アナログ信号と参照信号との大小を比
   較する比較器と、この比較器の出力に基づき逐次比較用
   のｍビット（ｍは２以上の自然数）ディジタル信号を出
   力する逐次比較レジスタと、このｍビットディジタル信
   号に基づき基準電圧をＤ／Ａ変換し、該変換した信号を
   前記参照信号として前記比較器に与えるｍビットＤ／Ａ
   変換器とを具え、前記ｍビットディジタル信号の最上位
   ビットから最下位ビットまでの逐次比較により決定され
   るディジタル信号を前記入力アナログ信号に対するｍビ
   ットＡ／Ｄ変換信号とする逐次比較型のＡ／Ｄ変換装置
   において、 前記Ｄ／Ａ変換器から出力される参照信号を１／ｎ増幅
   （ｎは１より大きい実数）する１／ｎ増幅手段と、 適宜のレンジ切替え指令に基づき、前記Ｄ／Ａ変換器か
   ら出力される参照信号とこの１／ｎ増幅された参照信号
   との何れかを選択して前記比較器に与えるスイッチ手段
   と、 を具えることを特徴とするＡ／Ｄ変換装置。
4. 【請求項４】請求項３に記載のＡ／Ｄ変換器において、 前記基準電圧より小さいオフセット電圧を発生する電圧
   発生手段と、 この発生されたオフセット電圧を前記１／ｎ増幅された
   参照信号に加算する加算手段と、 を更に具えることを特徴とするＡ／Ｄ変換装置。