JPH0635664Y2 - 直流スイッチング電源のダミーロード回路 - Google Patents
直流スイッチング電源のダミーロード回路Info
- Publication number
- JPH0635664Y2 JPH0635664Y2 JP8281389U JP8281389U JPH0635664Y2 JP H0635664 Y2 JPH0635664 Y2 JP H0635664Y2 JP 8281389 U JP8281389 U JP 8281389U JP 8281389 U JP8281389 U JP 8281389U JP H0635664 Y2 JPH0635664 Y2 JP H0635664Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- dummy
- sub
- main
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は直流スイッチング電源に用いられるダミーロー
ド回路に係り、特にダミーロード回路における低損失化
に関する。
ド回路に係り、特にダミーロード回路における低損失化
に関する。
〈従来の技術〉 直流スイッチング電源ではパルス幅制御により負荷電流
に応じたパルス幅としている。そこで、軽負荷状態では
狭いパルス幅となるが、この様な状態では制御性が不安
定化して出力電圧の安定化が充分に行えないという課題
があった。そこで、ダミーロード回路を設けて軽負荷状
態でも一定の負荷電流が流れるようにして、出力電圧の
安定化を計っている。
に応じたパルス幅としている。そこで、軽負荷状態では
狭いパルス幅となるが、この様な状態では制御性が不安
定化して出力電圧の安定化が充分に行えないという課題
があった。そこで、ダミーロード回路を設けて軽負荷状
態でも一定の負荷電流が流れるようにして、出力電圧の
安定化を計っている。
第４図は従来のダミーロード回路の説明図で、（Ａ）は
固定型、（Ｂ）は可変型を示している。図において、出
力Ａはメイン出力、出力Ｂはサブ出力である。固定型で
は、出力Ａとコモンとの間にダミー抵抗Rd1が接続さ
れ、出力Ｂとコモンとの間にダミー抵抗Rd2が接続され
ている。また、可変型では出力Ａ又はＢとコモンとの間
にダミー抵抗Rd1がスイッチング素子Ｑを介して接続さ
れており、コンパレータU1がセンス抵抗Rs1に流れる電
流と基準電圧Vrefとを比較して、軽負荷状態にあると判
断したときにスイッチング素子Ｑをオンしてダミー電流
を流している。
固定型、（Ｂ）は可変型を示している。図において、出
力Ａはメイン出力、出力Ｂはサブ出力である。固定型で
は、出力Ａとコモンとの間にダミー抵抗Rd1が接続さ
れ、出力Ｂとコモンとの間にダミー抵抗Rd2が接続され
ている。また、可変型では出力Ａ又はＢとコモンとの間
にダミー抵抗Rd1がスイッチング素子Ｑを介して接続さ
れており、コンパレータU1がセンス抵抗Rs1に流れる電
流と基準電圧Vrefとを比較して、軽負荷状態にあると判
断したときにスイッチング素子Ｑをオンしてダミー電流
を流している。
〈考案が解決しようとする課題〉 しかしながら、固定型では通常の負荷状態にある時はダ
ミー電流がそのまま損失となり、効率が低下するという
課題があった。
ミー電流がそのまま損失となり、効率が低下するという
課題があった。
また可変型では、２出力が独立してダミー回路を有して
いるので、両出力が共に軽負荷状態にあるときはいずれ
のダミー回路も動作している。しかし、両出力がメイン
出力とサブ出力という従属関係にある場合で、両出力が
共に軽負荷状態にあるときはメイン出力のダミー回路を
動作させれば足り、サブ出力側の動作は軽い負荷にさせ
れば足りる。
いるので、両出力が共に軽負荷状態にあるときはいずれ
のダミー回路も動作している。しかし、両出力がメイン
出力とサブ出力という従属関係にある場合で、両出力が
共に軽負荷状態にあるときはメイン出力のダミー回路を
動作させれば足り、サブ出力側の動作は軽い負荷にさせ
れば足りる。
本考案はこのような課題を解決したもので、複数の出力
の間で従属関係のある直流スイッチング電源において、
低損失のダミーロード回路を提供することを目的とす
る。
の間で従属関係のある直流スイッチング電源において、
低損失のダミーロード回路を提供することを目的とす
る。
〈課題を解決するための手段〉 第１図は本考案を説明する構成ブロック図である。図に
おいて、メイン出力とサブ出力を有する直流電源の各出
力に共通に接続されるダミー回路（50）を備えた直流ス
イッチング電源のダミーロード回路であって、次の構成
としたものである。
おいて、メイン出力とサブ出力を有する直流電源の各出
力に共通に接続されるダミー回路（50）を備えた直流ス
イッチング電源のダミーロード回路であって、次の構成
としたものである。
即ち、メイン出力側には、前記メイン出力の負荷電流を
検出する手段（10）と、このメイン出力負荷電流検出手
段で検出した値と軽負荷状態に相当するしきい値とを比
較し、低い場合に動作信号を出力する比較手段（20）
と、このメイン比較手段で出力する動作信号に応じて前
記メイン出力と前記ダミー回路とを接続するメインスイ
ッチ回路（40）とを設けている。
検出する手段（10）と、このメイン出力負荷電流検出手
段で検出した値と軽負荷状態に相当するしきい値とを比
較し、低い場合に動作信号を出力する比較手段（20）
と、このメイン比較手段で出力する動作信号に応じて前
記メイン出力と前記ダミー回路とを接続するメインスイ
ッチ回路（40）とを設けている。
また、サブ出力側には、前記サブ出力の負荷電流を検出
する手段（11）と、このサブ出力負荷電流検出手段で検
出した値と軽負荷状態に相当するしきい値とを比較し、
低い場合に動作信号を出力する比較手段（21）と、この
サブ比較手段で出力する動作信号に応じて前記サブ出力
と前記ダミー回路とを接続するサブスイッチ回路（41）
とを設けている。
する手段（11）と、このサブ出力負荷電流検出手段で検
出した値と軽負荷状態に相当するしきい値とを比較し、
低い場合に動作信号を出力する比較手段（21）と、この
サブ比較手段で出力する動作信号に応じて前記サブ出力
と前記ダミー回路とを接続するサブスイッチ回路（41）
とを設けている。
そして、当該メインスイッチ回路と当該サブスイッチ回
路の動作が競合するときは、当該メインスイッチ回路の
動作を優先するスイッチ調停手段（30）を具備すること
を特徴としている。
路の動作が競合するときは、当該メインスイッチ回路の
動作を優先するスイッチ調停手段（30）を具備すること
を特徴としている。
〈作用〉 本考案の各構成要素はつぎの作用をする。メイン出力負
荷電流検出手段、メイン比較手段及びメインスイッチ回
路はメイン出力が軽負荷状態のときは当該メイン出力に
ダミー回路を接続する。サブ出力負荷電流検出手段、サ
ブ比較手段及びサブスイッチ回路はサブ出力回路が軽負
荷状態のときサブ出力にダミー回路を接続する。
荷電流検出手段、メイン比較手段及びメインスイッチ回
路はメイン出力が軽負荷状態のときは当該メイン出力に
ダミー回路を接続する。サブ出力負荷電流検出手段、サ
ブ比較手段及びサブスイッチ回路はサブ出力回路が軽負
荷状態のときサブ出力にダミー回路を接続する。
スイッチ調停手段はメインとサブの両出力が軽負荷状態
のときは、メイン出力にのみダミー回路を接続し、然し
てダミー回路が同時に両出力に接続される事態を防止す
る。
のときは、メイン出力にのみダミー回路を接続し、然し
てダミー回路が同時に両出力に接続される事態を防止す
る。
〈実施例〉 以下図面を用いて、本考案を説明する。
第２図は本考案の一実施例を示す回路図である。尚第２
図において、前記第４図と同一作用をするものには同一
符号をつけ説明を省略する。図において、直流コンバー
タ60は正電圧のメイン出力Ａと負電圧のサブ出力Ｂの２
出力を有している。構造はパワートランスＴの一次巻線
n1に直流電圧Vmが印加されスイッチング素子Q3によって
オンオフされている。するとセンタータップを有する二
次巻線n2にスイッチング信号が誘起されるので、センタ
ータップと二次巻線n2一端の間でメイン出力Ａを得、セ
ンタータップと二次巻線n2他端の間でサブ出力Ｂを得て
いる。メイン出力Ａはスイッチング信号をダイオードD
1,D2で整流し、チョークコイルL1で高周波数声部を除去
し、コンデンサC1で平滑化して得る。サブ出力Ｂはスイ
ッチング信号をダイオードD1,D2と反対の極性で接続さ
れたダイオードD3,D4で整流し、チョークコイルL2で高
周波数声部を除去し、コンデンサC2で平滑化して得る。
センタータップはグランドGNDと接続されている。ダミ
ー抵抗Rdは一端がこのグランドGNDに接続されていると
共に、スイッチング素子QAを介してメイン出力Ａと、ス
イッチング素子QBを介してサブ出力Ｂと接続されてい
る。
図において、前記第４図と同一作用をするものには同一
符号をつけ説明を省略する。図において、直流コンバー
タ60は正電圧のメイン出力Ａと負電圧のサブ出力Ｂの２
出力を有している。構造はパワートランスＴの一次巻線
n1に直流電圧Vmが印加されスイッチング素子Q3によって
オンオフされている。するとセンタータップを有する二
次巻線n2にスイッチング信号が誘起されるので、センタ
ータップと二次巻線n2一端の間でメイン出力Ａを得、セ
ンタータップと二次巻線n2他端の間でサブ出力Ｂを得て
いる。メイン出力Ａはスイッチング信号をダイオードD
1,D2で整流し、チョークコイルL1で高周波数声部を除去
し、コンデンサC1で平滑化して得る。サブ出力Ｂはスイ
ッチング信号をダイオードD1,D2と反対の極性で接続さ
れたダイオードD3,D4で整流し、チョークコイルL2で高
周波数声部を除去し、コンデンサC2で平滑化して得る。
センタータップはグランドGNDと接続されている。ダミ
ー抵抗Rdは一端がこのグランドGNDに接続されていると
共に、スイッチング素子QAを介してメイン出力Ａと、ス
イッチング素子QBを介してサブ出力Ｂと接続されてい
る。
メイン出力負荷電流検出手段10はメイン出力Ａに設けら
れたカレントトランスや電流検出抵抗が対応している。
サブ出力負荷電流検出手段11はサブ出力Ｂに設けられる
もので、メイン出力負荷電流検出手段10と同じくカレン
トトランスや電流検出抵抗が対応している。
れたカレントトランスや電流検出抵抗が対応している。
サブ出力負荷電流検出手段11はサブ出力Ｂに設けられる
もので、メイン出力負荷電流検出手段10と同じくカレン
トトランスや電流検出抵抗が対応している。
メイン比較手段20はコンパレータU20が主要な素子で、
マイナス端子にメイン出力負荷電流検出手段10の出力が
接続され、プラス端子に軽負荷状態に対応するしきい値
電圧Vrefが接続されている。サブ比較手段21はコンパレ
ータU21が主要な素子で、マイナス端子にサブ出力負荷
電流検出手段11の出力が接続され、プラス端子に軽負荷
状態に対応するしきい値電圧Vrefが接続されており、出
力端子からは軽負荷状態のときはＨとなり通常の負荷状
態ではＬとなる動作信号が出力される。
マイナス端子にメイン出力負荷電流検出手段10の出力が
接続され、プラス端子に軽負荷状態に対応するしきい値
電圧Vrefが接続されている。サブ比較手段21はコンパレ
ータU21が主要な素子で、マイナス端子にサブ出力負荷
電流検出手段11の出力が接続され、プラス端子に軽負荷
状態に対応するしきい値電圧Vrefが接続されており、出
力端子からは軽負荷状態のときはＨとなり通常の負荷状
態ではＬとなる動作信号が出力される。
メインスイッチ回路40はスイッチング素子QAのオンオフ
をドライブするトランジスタQ41と、コンパレータU21が
軽負荷状態を示すＨを出力している場合にトランジスタ
Q41のドライブを抑止するトランジスタQ42を備え、この
トランジスタQ42はスイッチング素子QA，QBが同時にオ
ンするのを防止するタイマ回路としても作用している。
トランジスタQ43はコンパレータU21の動作信号を入力
し、この信号を増幅してトランジスタQ42のドライブ信
号として用いられている。
をドライブするトランジスタQ41と、コンパレータU21が
軽負荷状態を示すＨを出力している場合にトランジスタ
Q41のドライブを抑止するトランジスタQ42を備え、この
トランジスタQ42はスイッチング素子QA，QBが同時にオ
ンするのを防止するタイマ回路としても作用している。
トランジスタQ43はコンパレータU21の動作信号を入力
し、この信号を増幅してトランジスタQ42のドライブ信
号として用いられている。
サブスイッチ回路41はスイッチング素子QBのオンオフを
ドライブするトランジスタQ46と、コンパレータ20が軽
負荷状態を示すＨを出力している場合にトランジスタQ4
6のドライブを抑止するトランジスタQ47を備え、このト
ランジスタQ47はスイッチング素子QA，QBが同時にオン
するのを防止するタイマ回路としても作用している。ト
ランジスタQ48はコンパレータU21の動作信号を入力し、
この信号を増幅してトランジスタQ47のドライブ信号と
して用いられている。
ドライブするトランジスタQ46と、コンパレータ20が軽
負荷状態を示すＨを出力している場合にトランジスタQ4
6のドライブを抑止するトランジスタQ47を備え、このト
ランジスタQ47はスイッチング素子QA，QBが同時にオン
するのを防止するタイマ回路としても作用している。ト
ランジスタQ48はコンパレータU21の動作信号を入力し、
この信号を増幅してトランジスタQ47のドライブ信号と
して用いられている。
スイッチ調停手段30はメイン出力Ａを優先する素子とし
てトランジスタQ30を備えると共に、メイン出力Ａとサ
ブ出力Ｂが同時にダミー抵抗Rdに接続される事態を防止
するため、前述のタイマ回路を構成するトランジスタQ4
2,Q47が設けられている。トランジスタQ30はコンパレー
タU20を入力し、この信号がＨの場合にはトランジスタQ
41をドライブしてメイン出力Ａをダミー抵抗Rdに接続に
すると共に、トランジスタQ47をオンしてトランジスタQ
46がオンとなる事態を抑止し、然してサブ出力Ｂがダミ
ー抵抗Rdと接続される事態を防止する。
てトランジスタQ30を備えると共に、メイン出力Ａとサ
ブ出力Ｂが同時にダミー抵抗Rdに接続される事態を防止
するため、前述のタイマ回路を構成するトランジスタQ4
2,Q47が設けられている。トランジスタQ30はコンパレー
タU20を入力し、この信号がＨの場合にはトランジスタQ
41をドライブしてメイン出力Ａをダミー抵抗Rdに接続に
すると共に、トランジスタQ47をオンしてトランジスタQ
46がオンとなる事態を抑止し、然してサブ出力Ｂがダミ
ー抵抗Rdと接続される事態を防止する。
このように構成された装置の動作を次に説明する。第３
図は第２図の回路の動作を説明する波形図で、（Ａ）は
メイン出力Ａの負荷電流IA、（Ｂ）はメイン出力Ａのダ
ミー電流IDA、（Ｃ）はサブ出力Ｂの負荷電流IB、
（Ｄ）はサブ出力Ｂのダミー電流IDBである。図中、I
AONはスイッチング素子QAがオンするしきい値電圧、I
AOFFはオフする電圧で、ハンチングを防止するためにヒ
ステリシスを設けてある。IBON、IBOFFに付いてもスイ
ッチング素子QBに関するもので、同様になっている。以
下場合を分けて説明する。
図は第２図の回路の動作を説明する波形図で、（Ａ）は
メイン出力Ａの負荷電流IA、（Ｂ）はメイン出力Ａのダ
ミー電流IDA、（Ｃ）はサブ出力Ｂの負荷電流IB、
（Ｄ）はサブ出力Ｂのダミー電流IDBである。図中、I
AONはスイッチング素子QAがオンするしきい値電圧、I
AOFFはオフする電圧で、ハンチングを防止するためにヒ
ステリシスを設けてある。IBON、IBOFFに付いてもスイ
ッチング素子QBに関するもので、同様になっている。以
下場合を分けて説明する。
IA＞IAOFFandIB＞IBOFF。
スイッチング素子QA，QBがいずれもオフ状態なので、ダ
ミー電流IDA、IDBはいずれも流れない。
ミー電流IDA、IDBはいずれも流れない。
IA＜IAONandIB＜IBON。
スイッチング素子QA，QBがいずれもオン状態なので、ス
イッチ調停手段30が作用して、ダミー電流IDAは流れる
が、ダミー電流IDBは流れない。
イッチ調停手段30が作用して、ダミー電流IDAは流れる
が、ダミー電流IDBは流れない。
以下は、第３図にしたがって説明する。
状態（イ）……スイッチング素子QAがオン状態で、スイ
ッチング素子QBがオンしても、ダミー電流の状態に変化
はなく、従ってダミー電流IDAは流れるが、ダミー電流I
DBは流れない。
ッチング素子QBがオンしても、ダミー電流の状態に変化
はなく、従ってダミー電流IDAは流れるが、ダミー電流I
DBは流れない。
状態（ロ）……スイッチング素子QBがオフ状態で、スイ
ッチング素子QAがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れなくなり、ダミー電流I
DBは流れないままである。
ッチング素子QAがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れなくなり、ダミー電流I
DBは流れないままである。
状態（ハ）……スイッチング素子QAがオフ状態で、スイ
ッチング素子QBがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れないままであるが、ダ
ミー電流IDBは流れるようになる。
ッチング素子QBがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れないままであるが、ダ
ミー電流IDBは流れるようになる。
状態（ニ）……スイッチング素子QAがオフ状態で、スイ
ッチング素子QBがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れないままであるが、ダ
ミー電流IDBは流れなくなる。
ッチング素子QBがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れないままであるが、ダ
ミー電流IDBは流れなくなる。
状態（ホ）……スイッチング素子QBがオフ状態で、スイ
ッチング素子QAがオンすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れるようになり、ダミー
電流IDBは流れないままである。
ッチング素子QAがオンすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れるようになり、ダミー
電流IDBは流れないままである。
状態（ヘ）……スイッチング素子QAがオン状態で、スイ
ッチング素子QBがオンすると、ダミー電流の状態に変化
はなく、ダミー電流IDAは流れているが、ダミー電流IDB
は流れないままである。
ッチング素子QBがオンすると、ダミー電流の状態に変化
はなく、ダミー電流IDAは流れているが、ダミー電流IDB
は流れないままである。
状態（ト）……スイッチング素子QBがオン状態で、スイ
ッチング素子QAがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れなくなるが、ダミー電
流IDBは流れ始める。
ッチング素子QAがオフすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れなくなるが、ダミー電
流IDBは流れ始める。
状態（チ）……スイッチング素子QBがオン状態で、スイ
ッチング素子QAがオンすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れ始めるが、ダミー電流I
DBは流れなくなる。
ッチング素子QAがオンすると、ダミー電流の状態に変化
が生じて、ダミー電流IDAは流れ始めるが、ダミー電流I
DBは流れなくなる。
〈考案の効果〉 以上説明したように、本考案によれば次のような実用上
の効果がある。
の効果がある。
単一のダミー回路をメイン出力Ａとサブ出力Ｂで共用
化しているので、部品点数が少なくなる。
化しているので、部品点数が少なくなる。
単一のダミー回路をメイン出力Ａとサブ出力Ｂで切替
えて使用しているので、同時にダミー回路が動作するこ
とがなくなり、ロスが低下してエネルギ効率がよくな
る。
えて使用しているので、同時にダミー回路が動作するこ
とがなくなり、ロスが低下してエネルギ効率がよくな
る。
第１図は本考案を説明する構成ブロック図、第２図は本
考案の一実施例を示す回路図、第３図は第２図の回路の
動作を説明する波形図、第４図は従来装置の説明図であ
る。 10……メイン出力負荷電流検出手段、11……サブ出力負
荷電流検出手段、20……メイン比較手段、21……サブ比
較手段、30……スイッチ調停手段、40……メインスイッ
チ回路、41……サブスイッチ回路、50……ダミー回路。
考案の一実施例を示す回路図、第３図は第２図の回路の
動作を説明する波形図、第４図は従来装置の説明図であ
る。 10……メイン出力負荷電流検出手段、11……サブ出力負
荷電流検出手段、20……メイン比較手段、21……サブ比
較手段、30……スイッチ調停手段、40……メインスイッ
チ回路、41……サブスイッチ回路、50……ダミー回路。
Claims (1)
- 【請求項１】メイン出力とサブ出力を有する直流電源の
各出力に共通に接続されるダミー回路を備えた直流スイ
ッチング電源のダミーロード回路であって、 前記メイン出力の負荷電流を検出する手段と、 このメイン出力負荷電流検出手段で検出した値と軽負荷
状態に相当するしきい値とを比較し、低い場合に動作信
号を出力する比較手段と、 このメイン比較手段で出力する動作信号に応じて前記メ
イン出力と前記ダミー回路とを接続するメインスイッチ
回路と、 前記サブ出力の負荷電流を検出する手段と、 このサブ出力負荷電流検出手段で検出した値と軽負荷状
態に相当するしきい値とを比較し、低い場合に動作信号
を出力する比較手段と、 このサブ比較手段で出力する動作信号に応じて前記サブ
出力と前記ダミー回路とを接続するサブスイッチ回路
と、 当該メインスイッチ回路と当該サブスイッチ回路の動作
が競合するときは、当該メインスイッチ回路の動作を優
先するスイッチ調停手段と、 を具備することを特徴とする直流スイッチング電源のダ
ミーロード回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8281389U JPH0635664Y2 (ja) | 1989-07-14 | 1989-07-14 | 直流スイッチング電源のダミーロード回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8281389U JPH0635664Y2 (ja) | 1989-07-14 | 1989-07-14 | 直流スイッチング電源のダミーロード回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0321987U JPH0321987U (ja) | 1991-03-06 |
| JPH0635664Y2 true JPH0635664Y2 (ja) | 1994-09-14 |
Family
ID=31629953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8281389U Expired - Lifetime JPH0635664Y2 (ja) | 1989-07-14 | 1989-07-14 | 直流スイッチング電源のダミーロード回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635664Y2 (ja) |
-
1989
- 1989-07-14 JP JP8281389U patent/JPH0635664Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0321987U (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0314386B1 (en) | A power supply | |
| JPS60215222A (ja) | 直流電源回路 | |
| TW202011673A (zh) | 諧振電力轉換器及用於控制其之方法與積體電路控制器 | |
| US6385058B1 (en) | Active bleed voltage balancing circuit | |
| US4899065A (en) | Pre-drive circuit | |
| JP3757260B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH0315423B2 (ja) | ||
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JP2566786Y2 (ja) | 電源装置の負荷回路 | |
| JP3543287B2 (ja) | 電源回路 | |
| JPH0631187Y2 (ja) | イグニッション回路 | |
| JP2575346Y2 (ja) | スイッチング電源 | |
| JP2600224Y2 (ja) | スイッチング電源装置 | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JP3177979B2 (ja) | ３端子レギュレータの直列運転立上回路 | |
| JP2555686Y2 (ja) | スイッチング電源装置 | |
| JPH0317586Y2 (ja) | ||
| JPH0540714Y2 (ja) | ||
| JPH0526950Y2 (ja) | ||
| JPH043592Y2 (ja) | ||
| JPS5833799B2 (ja) | 誘導負荷駆動回路 | |
| JPH03870Y2 (ja) | ||
| JP2801343B2 (ja) | 電源装置 | |
| JPH0545196A (ja) | 電磁流量計の励磁回路 | |
| JPH01295667A (ja) | 定電流入力型ｄｃ−ｄｃコンバータ |