JPH0635748A - デバッグ方法およびデバッグ装置 - Google Patents

Abstract

(57)【要約】 【目的】 テストプログラムのステップ数やハードウェ
アを増加させることなく容易にバストランザクションの
状態遷移をテストできるデバッグ方法およびデバッグ装
置を提供する。 【構成】 デバッグモード制御部１は、デバッグモード
時に各部の動作を制御する。状態エンコード部２は、デ
バッグモード時にバストランザクションの状態遷移を実
現しているＰＬＡ部１２の出力信号をエンコードして状
態遷移中の状態を表すデータを生成する。状態レジスタ
部３は、デバッグモード時に状態エンコード部２によっ
て毎サイクル生成される状態遷移中の状態を表すデータ
を格納する。データ制御部４は、ストア命令でストアが
実行されるサイクルにおいて、通常動作モード時には所
望のストアデータをバスに出力させ、デバッグモード時
には状態レジスタ部３の値をバスに出力させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理装置におけ
るバスインターフェースの状態遷移のテストを行うデバ
ッグ方法およびデバッグ装置に関するものである。

【０００２】

【従来の技術】従来、集積回路の内部状態を外部に出力
する方式として、順序回路を構成するフリップフロップ
を直列のシフトレジスタとして動作させるスキャンパス
方式があった（例えば「計測と制御」第２８巻第１０号
参照）。これはシフトレジスタとして動作させるフリッ
プフロップを任意の状態に設定（スキャンイン）し、そ
れらの状態を観測（スキャンアウト）するものである。

【０００３】また、内部状態を保持する内部レジスタを
設け、内部レジスタを読み出す命令を用いて外部にダン
プする方式もあった。また、テストの網羅率（カバレッ
ジ）を調べる方式としては、実行したことを示すビット
を設け、そのビットが”１”の経路が実行されたと判断
する方式があった。

【０００４】

【発明が解決しようとする課題】しかしながら上記従来
のスキャンパス方式では、ハードウェアが増加し、回路
速度も低下するという問題があった。また、内部レジス
タを読み出す方式では、テストプログラムのステップ数
が増加し、テスト工数が増大するという問題があった。

【０００５】また、網羅率（カバレッジ）のテストで
は、新たなビットを設けるので、ハードウェアが増大す
るという問題があった。本発明はかかる事情に鑑みて成
されたものであり、テストプログラムのステップ数やハ
ードウェアを増加させることなく容易にバストランザク
ションの状態遷移をテストできるデバッグ方法およびデ
バッグ装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１の発明は、デバ
ッグモード時に、状態遷移を伴うバストランザクション
の毎サイクルの状態を状態レジスタに蓄積し、ストアデ
ータをデータバスに出力するサイクルでストアデータを
出力する代わりに前記状態レジスタの内容をデータバス
に出力することを特徴としている。

【０００７】請求項２の発明は、デバッグモード時に各
部の動作を制御するデバッグモード制御部と、デバッグ
モード時にバストランザクションの状態遷移を実現して
いるＰＬＡ部の出力信号をエンコードして状態遷移中の
状態を表すデータを生成する状態エンコード部と、デバ
ッグモード時に前記状態エンコード部によって毎サイク
ル生成される状態遷移中の状態を表すデータを格納する
状態レジスタ部と、ストア命令でストアが実行されるサ
イクルにおいて、通常動作モード時には所望のストアデ
ータをバスに出力させ、デバッグモード時には前記状態
レジスタ部の値をバスに出力させるデータ制御部と、デ
バッグモード時にストア命令のアクセスサイズの情報を
バス幅と同じサイズに置き換えるサイズ制御部とを備え
たことを特徴としている。

【０００８】請求項３の発明は、バストランザクション
の状態遷移において、全ての状態の組合せについて、そ
の遷移が発生し得る遷移か発生し得ない遷移かの遷移情
報をキャッシュに保持し、発生し得る遷移ならばエンコ
ードしたデータを出力し、発生し得ない遷移ならばエラ
ーコードを出力することを特徴としている。請求項４の
発明は、キャッシュ部の一部により構成されて、バスの
状態遷移において全ての状態の組合せについて発生し得
る遷移か発生し得ない遷移かの遷移情報を保持する遷移
情報部と、内部に保持している１サイクル前の状態と状
態エンコード部から出力される現在の状態とから、遷移
情報を格納している前記遷移情報部のアドレスを生成す
るキャッシュアドレス生成部と、既存のキャッシュイン
ターフェースに前記キャッシュアドレス生成部により生
成されたアドレスを出力して前記遷移情報部から遷移情
報を読み出すキャッシュ読み出し部と、遷移発生時に前
記キャッシュ読み出し部により読み出された遷移情報を
判定し、正しい遷移ならば状態エンコード部によりエン
コードされた値を状態レジスタ部に供給させ、誤った遷
移ならば特定のデータを前記状態レジスタ部に供給させ
る遷移判定部とを備えたことを特徴としている。

【０００９】請求項５の発明は、バストランザクション
の状態遷移テストの網羅率を調べるために、遷移情報を
ダーティビットを採用しているキャッシュに保持し、そ
の情報を読み出して状態遷移が正しいかどうかの判定に
使用するとともに、読み出した情報を同じエントリにそ
のまま書き戻すことを特徴としている。請求項６の発明
は、遷移発生時にキャッシュ読み出し部により読み出さ
れた遷移情報を、既存のキャッシュインターフェースに
アドレス生成部により生成されたアドレスを出力するこ
とにより、遷移情報部の同じエントリに書き込むキャッ
シュ書き込み部を備え、前記遷移情報部は、キャッシン
グされているデータを書き換える毎にダーティビットを
セットする機構を有し、１つのダーティビットに対して
遷移情報を１遷移分記述する構成としたことを特徴とし
ている。

【００１０】

【作用】請求項１の発明においては、デバッグモード時
に、状態遷移を伴うバストランザクションの毎サイクル
の状態を状態レジスタに蓄積し、ストアデータをデータ
バスに出力するサイクルでストアデータを出力する代わ
りに状態レジスタの内容をデータバスに出力する。

【００１１】請求項２の発明において、デバッグモード
制御部は、デバッグモード時に各部の動作を制御する。
状態エンコード部は、デバッグモード時にバストランザ
クションの状態遷移を実現しているＰＬＡ部の出力信号
をエンコードして状態遷移中の状態を表すデータを生成
する。状態レジスタ部は、デバッグモード時に状態エン
コード部によって毎サイクル生成される状態遷移中の状
態を表すデータを格納する。データ制御部は、ストア命
令でストアが実行されるサイクルにおいて、通常動作モ
ード時には所望のストアデータをバスに出力させ、デバ
ッグモード時には状態レジスタ部の値をバスに出力させ
る。サイズ制御部は、デバッグモード時にストア命令の
アクセスサイズの情報をバス幅と同じサイズに置き換え
る。

【００１２】請求項３の発明においては、バストランザ
クションの状態遷移において、全ての状態の組合せにつ
いて、その遷移が発生し得る遷移か発生し得ない遷移か
の遷移情報をキャッシュに保持し、発生し得る遷移なら
ばエンコードしたデータを出力し、発生し得ない遷移な
らばエラーコードを出力する。請求項４の発明におい
て、遷移情報部は、キャッシュ部の一部により構成され
て、バスの状態遷移において全ての状態の組合せについ
て発生し得る遷移か発生し得ない遷移かの遷移情報を保
持する。キャッシュアドレス生成部は、内部に保持して
いる１サイクル前の状態と状態エンコード部から出力さ
れる現在の状態とから、遷移情報を格納している遷移情
報部のアドレスを生成する。キャッシュ読み出し部は、
既存のキャッシュインターフェースにキャッシュアドレ
ス生成部により生成されたアドレスを出力して遷移情報
部から遷移情報を読み出す。遷移判定部は、遷移発生時
にキャッシュ読み出し部により読み出された遷移情報を
判定し、正しい遷移ならば状態エンコード部によりエン
コードされた値を状態レジスタ部に供給させ、誤った遷
移ならば特定のデータを状態レジスタ部に供給させる。

【００１３】請求項５の発明においては、バストランザ
クションの状態遷移テストの網羅率を調べるために、遷
移情報をダーティビットを採用しているキャッシュに保
持し、その情報を読み出して状態遷移が正しいかどうか
の判定に使用するとともに、読み出した情報を同じエン
トリにそのまま書き戻す。請求項６の発明において、キ
ャッシュ書き込み部は、遷移発生時にキャッシュ読み出
し部により読み出された遷移情報を、既存のキャッシュ
インターフェースにアドレス生成部により生成されたア
ドレスを出力することにより、遷移情報部の同じエント
リに書き込む。遷移情報部は、キャッシングされている
データを書き換える毎にダーティビットをセットする機
構を有し、１つのダーティビットに対して遷移情報を１
遷移分記述する。

【００１４】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例におけるデバッグ装
置のブロック図で、このデバッグ装置は、デバッグモー
ド制御部１と、状態エンコード部２と、状態レジスタ部
３と、データ制御部４と、サイズ制御部５と、遷移情報
部６と、キャッシュアドレス生成部７と、キャッシュ読
み出し部８と、遷移判定部９と、キャッシュ書き込み部
１０と、バス制御部１１と、ＰＬＡ（Programmable Log
ic Array）部１２とを備えており、キャッシュメモリか
らなるキャッシュ部１３やＭＭＵ部１４やＣＰＵ部１５
などと共にデータ処理装置上に実現されている。ＰＬＡ
部１２はバス制御部１１の一部を構成しており、遷移情
報部６はキャッシュ部１３の一部により構成されてい
る。デバッグモード制御部１は、データ処理装置がデバ
ッグモードに設定されているときにバストランザクショ
ンが発生すると、状態エンコード部２と状態レジスタ部
３とデータ制御部４とサイズ制御部５とキャッシュアド
レス生成部７とキャッシュ読み出し部８と遷移判定部９
とキャッシュ書き込み部１０との機能を動作させる。状
態エンコード部２は、バストランザクションの状態遷移
を実現しているＰＬＡ部１２の出力をエンコードして現
在のバスの状態を表す情報を出力する。状態レジスタ部
３は、バス幅と同じサイズのレジスタを持ち、状態エン
コード部２の出力と遷移判定部９により出力されるエラ
ーコードとのうちのいずれかを１サイクル毎に順番に格
納する。データ制御部４は、データをバスに出力するサ
イクルで、本来のストアデータの代わりに状態レジスタ
部３の内容を出力する。サイズ制御部５は、ストアデー
タのサイズを６４ビットに変換する。遷移情報部６は、
発生し得る遷移か発生し得ない遷移かの遷移情報を保持
している。キャッシュアドレス生成部７は、内部に保持
している１サイクル前の状態と新しく状態エンコード部
２から出力された現在の状態とから遷移情報部６に格納
されている状態遷移情報の該当するアドレスを生成す
る。キャッシュ読み出し部８は、キャッシュアドレス生
成部７により生成されたアドレスを用いてキャッシュ部
１３の既存のアクセスインターフェースで状態遷移情報
を読み出す。遷移判定部９は、キャッシュ読み出し部８
により読み出された遷移情報が”０ｘ１”ならば状態を
状態レジスタ部３に格納し、”０ｘ０”ならばエラーコ
ードall"1"(111) を出力する。キャッシュ書き込み部１
０は、キャッシュ読み出し部８により読み出された遷移
情報を既存のキャッシュインターフェースを用いて同じ
エントリに書き戻す。

【００１５】次に上記デバッグ装置の動作について、図
２および図３のフローチャートを参照しながら説明す
る。なお、図４はバスの状態遷移の説明図、図５は発生
し得る遷移を”１”、発生し得ない遷移を”０”で表し
た遷移情報を示す状態遷移表の説明図、図６はバスの状
態が”Ｓ０→Ｓ１→Ｓ２→Ｓ２→Ｓ５→Ｓ６”と遷移し
た場合の状態レジスタの変化の説明図、図７はバスの状
態が”Ｓ０→Ｓ１→Ｓ２→Ｓ４→Ｓ５→Ｓ６”と遷移し
た場合の状態レジスタの変化の説明図、図８は状態遷移
表を遷移情報部に展開したときの遷移情報部の内容の説
明図、図９はＳ２→Ｓ５という発生し得る遷移が発生し
た場合の遷移情報部の変化の説明図、図１０はＳ２→Ｓ
４という発生し得ない遷移が発生した場合の遷移情報部
の変化の説明図、図１１は発生し得る遷移が全て発生
し、それ以外の遷移が発生しなかった場合のテストプロ
グラム実行後の遷移情報部の内容の説明図である。ま
た、バスの状態遷移における状態数は７状態（Ｓ０〜Ｓ
６）とし、図４に示す状態遷移をとるものとする。従っ
て、状態遷移中の各状態は３ビットで表現でき、状態エ
ンコード部２はＳ０〜Ｓ６をそれぞれ”０００”〜”１
１０”にエンコードする。但し、本来起こり得ない遷移
が発生した場合のエラーコードをall "1"(111)とするの
で、状態数が（２ⁿ −１）状態まではｎビットで表わせ
ることになる。また、データバス幅は６４ビットとし、
遷移情報を保持する遷移情報部６は、１６ビット毎にダ
ーティビットを持ち、１ラインあたり６４ビットで構成
されているものとする。またテストプログラムについて
は、最初に遷移情報部６に遷移情報を格納し（ステップ
Ｓ１）、その後データ処理装置をデバッグモードに設定
し（ステップＳ２）、テストしたいバストランザクショ
ンをストア命令で記述する。なおデバッグモードでは、
ストアトランザクションはバスの状態遷移の履歴をスト
アし、プログラムに記載したデータはストアされないの
で、有意なデータをストアしたい場合は通常動作モード
でストア命令を実行する必要がある。但し、ロードトラ
ンザクション（ロード命令および命令フェッチ）は通常
動作モードと同じ動作をする。またストアデータのサイ
ズは全て６４ビットに変換されるので、ストアアドレス
はサイズ制御部５により６４ビット境界に設定する必要
がある。

【００１６】いま、バスの状態が”Ｓ０→Ｓ１→Ｓ２→
Ｓ２→Ｓ５→Ｓ６”と遷移するストアトランザクション
が発生した場合の動作について説明する。状態レジスタ
部３は初期値”０ｘ０”に設定されている。テスト命令
を実行し（ステップＳ３）、アクセスサイズを６４ビッ
トに変換し（ステップＳ４）、デバッグモードでバスト
ランザクションが発生すると、デバッグモード制御部１
が各部を動作させる。状態遷移はＰＬＡ部１２で実現さ
れるので、状態エンコード部２が、ＰＬＡ部１２の出力
をエンコードして状態を表すデータを出力する（ステッ
プＳ５）。この場合、”０００”、”００１”、”０１
０”、”０１０”、”１０１”、”１１０”が順番にサ
イクル毎に出力される。これによりキャッシュアドレス
生成部７が、内部に保持している１サイクル前のバスの
状態と状態エンコード部２の出力とから、遷移情報部６
が保持している遷移が発生し得るか発生し得ないかの遷
移情報の該当するアドレスを生成する（ステップＳ
６）。例えばＳ２→Ｓ５の遷移が発生し得るかどうかの
情報は、遷移情報部６中のアドレス0xff00002aに格納さ
れている。これによりキャッシュ読み出し部８が、キャ
ッシュアドレス生成部７により生成されたアドレスを既
存のキャッシュアクセスのインターフェースに出力し、
該当するデータを読み出す（ステップＳ７）。これによ
り遷移判定部９が、キャッシュ読み出し部８により読み
出されたデータが”０ｘ１”なので（ステップＳ８）、
発生し得る遷移として、状態エンコード部２により出力
された状態”１０１”を状態レジスタ部３に格納する
（ステップＳ９）。また、状態が”Ｓ０→Ｓ１→Ｓ２→
Ｓ４→Ｓ５→Ｓ６”と遷移した場合、Ｓ２→Ｓ４は本来
発生し得ない遷移なので、キャッシュ読み出し部８がデ
ータ”０ｘ０”を読み出し、遷移判定部９が、エラーコ
ード”１１１”を出力し、状態レジスタ部３に格納する
（ステップＳ１０）。そしてキャッシュ書き込み部１０
が、キャッシュアドレス生成部７により生成されたアド
レスとキャッシュ読み出し部８により読み出されたデー
タとを保持し、遷移判定部９の動作と並行して、キャッ
シュ読み出し部８により読み出された遷移情報を遷移情
報部６の同じエントリに書き戻す（ステップＳ１１）。
なお遷移情報部６はダーティビットを採用しているの
で、書き込まれたデータに対応するダーティビットが１
にセットされる。そしてサイズ制御部５が、ストアデー
タのサイズを６４ビットに変換する。例えばＭｂｕｓの
場合、アドレスフェーズで出力されるMAD 63:0 のうち
MAD 42:40 がサイズフィールドとなっているので、この
値を６４ビットサイズを表す”０１１”にマスクする。
以上の動作をバスの状態がストアデータをデータバスに
出力するサイクル（Ｓ６とする）になるまで繰り返す
（ステップＳ１２）。この時までの状態レジスタ部３の
内容は図６に示したように変化する。バスの状態がスト
アデータをデータバスに出力するサイクル（Ｓ６）にな
ると、データ制御部４が、テストプログラム中のストア
データではなく、状態レジスタ部３の内容をデータバス
に出力し（ステップＳ１３）、状態レジスタ部３をゼロ
にクリアする（ステップＳ１４）。

【００１７】このように、デバッグモードが選択される
と、状態遷移を伴うバストランザクションの毎サイクル
の状態を状態レジスタ部３に蓄積し、ストアデータをデ
ータバスに出力するサイクルで、ストアデータを出力す
る代わりに状態レジスタ部３の内容をデータバスに出力
するので、テストプログラムに内部状態を出力するステ
ップが不要であり、しかもデータバスを使用することか
ら出力するための新たなピンも不要である。したがっ
て、テストプログラムのステップ数やハードウェアを増
加させることなく容易にバストランザクションの状態遷
移をテストできる。また、バストランザクションの状態
遷移において、全ての状態の組合せについて、その遷移
が発生し得る遷移か発生し得ない遷移かの遷移情報を遷
移情報部６に保持し、発生し得る遷移ならば状態エンコ
ード部２によりエンコードされたデータを出力し、発生
し得ない遷移ならばエラーコードを出力するので、必要
な情報を既存のキャッシュ部１３の一部により構成され
る遷移情報部６に格納し、ハードウェアの増加を抑えて
状態遷移のテストが行える。また、バストランザクショ
ンの状態遷移テストの網羅率を調べるために、遷移情報
をダーティビットを採用している遷移情報部６に保持
し、その情報を読み出して、状態遷移が正しいかどうか
の判定に使用するとともに、読み出した情報を同じエン
トリにそのまま書き戻すので、バスの状態遷移の全パス
テスト実行後にダーティビットをチェックすることによ
り、ダーティビットがセットされている遷移は実行さ
れ、セットされていない遷移は実行されていないことが
判り、かつ既存のキャッシュ部１３の機能を使用するこ
とからハードウェアの増加を抑えることができる。

【００１８】

【発明の効果】以上説明したように本発明によれば、デ
バッグモードが選択されると状態遷移を伴うバストラン
ザクションの毎サイクルの状態を状態レジスタに蓄積
し、ストアデータをデータバスに出力するサイクルでス
トアデータを出力する代わりに状態レジスタの内容をデ
ータバスに出力するので、テストプログラムに内部状態
を出力するステップが不要であり、しかもデータバスを
使用することから出力するための新たなピンも不要であ
る。したがって、テストプログラムのステップ数やハー
ドウェアを増加させることなく容易にバストランザクシ
ョンの状態遷移をテストできる。

【００１９】また、バストランザクションの状態遷移に
おいて、全ての状態の組合せについて、その遷移が発生
し得る遷移か発生し得ない遷移かの遷移情報をキャッシ
ュに保持し、発生し得る遷移ならばエンコードしたデー
タを出力し、発生し得ない遷移ならばエラーコードを出
力するようにすれば、必要な情報を既存のキャッシュに
格納し、ハードウェアの増加を抑えて状態遷移のテスト
が行える。

【００２０】また、バストランザクションの状態遷移テ
ストの網羅率を調べるために、遷移情報をダーティビッ
トを採用しているキャッシュに保持し、その情報を読み
出して、状態遷移が正しいかどうかの判定に使用すると
ともに、読み出した情報を同じエントリにそのまま書き
戻すようにすれば、バスの状態遷移の全パステスト実行
後にダーティビットをチェックすることにより、ダーテ
ィビットがセットされている遷移は実行され、セットさ
れていない遷移は実行されていないことが判り、かつ既
存のキャッシュの機能を使用するのでハードウェアの増
加を抑えることができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデバッグ装置のブロ
ック図である。

【図２】本発明の一実施例におけるデバッグ装置の動作
を説明するフローチャートである。

【図３】本発明の一実施例におけるデバッグ装置の動作
を説明するフローチャートである。

【図４】バスの状態遷移の説明図である。

【図５】発生し得る遷移を”１”、発生し得ない遷移
を”０”で表した遷移情報を示す状態遷移表の説明図で
ある。

【図６】バスの状態が”Ｓ０→Ｓ１→Ｓ２→Ｓ２→Ｓ５
→Ｓ６”と遷移した場合の状態レジスタ部の変化の説明
図である。

【図７】バスの状態が”Ｓ０→Ｓ１→Ｓ２→Ｓ４→Ｓ５
→Ｓ６”と遷移した場合の状態レジスタ部の変化の説明
図である。

【図８】状態遷移表を遷移情報部に展開したときの遷移
情報部の内容の説明図である。

【図９】Ｓ２→Ｓ５という発生し得る遷移が発生した場
合の遷移情報部の変化の説明図である。

【図１０】Ｓ２→Ｓ４という発生し得ない遷移が発生し
た場合の遷移情報部の変化の説明図である。

【図１１】発生し得る遷移が全て発生し、それ以外の遷
移が発生しなかった場合のテストプログラム実行後の遷
移情報部の内容の説明図である。

【符号の説明】

１ デバッグモード制御部 ２ 状態エンコード部 ３ 状態レジスタ部 ４ データ制御部 ５ サイズ制御部 ６ 遷移情報部 ７ キャッシュアドレス生成部 ８ キャッシュ読み出し部 ９ 遷移判定部 １０ キャッシュ書き込み部 １２ ＰＬＡ部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 デバッグモード時に、状態遷移を伴うバ
   ストランザクションの毎サイクルの状態を状態レジスタ
   に蓄積し、ストアデータをデータバスに出力するサイク
   ルでストアデータを出力する代わりに前記状態レジスタ
   の内容をデータバスに出力することを特徴とするデバッ
   グ方法。
2. 【請求項２】 デバッグモード時に各部の動作を制御す
   るデバッグモード制御部と、 デバッグモード時にバストランザクションの状態遷移を
   実現しているＰＬＡ部の出力信号をエンコードして状態
   遷移中の状態を表すデータを生成する状態エンコード部
   と、 デバッグモード時に前記状態エンコード部によって毎サ
   イクル生成される状態遷移中の状態を表すデータを格納
   する状態レジスタ部と、 ストア命令でストアが実行されるサイクルにおいて、通
   常動作モード時には所望のストアデータをバスに出力さ
   せ、デバッグモード時には前記状態レジスタ部の値をバ
   スに出力させるデータ制御部と、 デバッグモード時にストア命令のアクセスサイズの情報
   をバス幅と同じサイズに置き換えるサイズ制御部とを備
   えたことを特徴とするデバッグ装置。
3. 【請求項３】 バストランザクションの状態遷移におい
   て、全ての状態の組合せについて、その遷移が発生し得
   る遷移か発生し得ない遷移かの遷移情報をキャッシュに
   保持し、発生し得る遷移ならばエンコードしたデータを
   出力し、発生し得ない遷移ならばエラーコードを出力す
   ることを特徴とする請求項１に記載のデバッグ方法。
4. 【請求項４】 キャッシュ部の一部により構成されて、
   バスの状態遷移において全ての状態の組合せについて発
   生し得る遷移か発生し得ない遷移かの遷移情報を保持す
   る遷移情報部と、 内部に保持している１サイクル前の状態と状態エンコー
   ド部から出力される現在の状態とから、遷移情報を格納
   している前記遷移情報部のアドレスを生成するキャッシ
   ュアドレス生成部と、 既存のキャッシュインターフェースに前記キャッシュア
   ドレス生成部により生成されたアドレスを出力して前記
   遷移情報部から遷移情報を読み出すキャッシュ読み出し
   部と、 遷移発生時に前記キャッシュ読み出し部により読み出さ
   れた遷移情報を判定し、正しい遷移ならば状態エンコー
   ド部によりエンコードされた値を状態レジスタ部に供給
   させ、誤った遷移ならば特定のデータを前記状態レジス
   タ部に供給させる遷移判定部とを備えたことを特徴とす
   る請求項２に記載のデバッグ装置。
5. 【請求項５】 バストランザクションの状態遷移テスト
   の網羅率を調べるために、遷移情報をダーティビットを
   採用しているキャッシュに保持し、その情報を読み出し
   て状態遷移が正しいかどうかの判定に使用するととも
   に、読み出した情報を同じエントリにそのまま書き戻す
   ことを特徴とする請求項３に記載のデバッグ方法。
6. 【請求項６】 遷移発生時にキャッシュ読み出し部によ
   り読み出された遷移情報を、既存のキャッシュインター
   フェースにアドレス生成部により生成されたアドレスを
   出力することにより、遷移情報部の同じエントリに書き
   込むキャッシュ書き込み部を備え、前記遷移情報部は、
   キャッシングされているデータを書き換える毎にダーテ
   ィビットをセットする機構を有し、１つのダーティビッ
   トに対して遷移情報を１遷移分記述する構成としたこと
   を特徴とする請求項４に記載のデバッグ装置。