JPH063580B2 - 対数変換方式 - Google Patents
対数変換方式Info
- Publication number
- JPH063580B2 JPH063580B2 JP59193293A JP19329384A JPH063580B2 JP H063580 B2 JPH063580 B2 JP H063580B2 JP 59193293 A JP59193293 A JP 59193293A JP 19329384 A JP19329384 A JP 19329384A JP H063580 B2 JPH063580 B2 JP H063580B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- information
- coefficient
- register
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
〔産業上の利用分野〕 この発明は対数変換方式、特にディジタル情報を対数変
換する場合等に用いて好適な対数変換方式に関する。 〔従来の技術〕 近年、音声信号のアナログ信号をディジタル的に演算処
理することが、分析，測定等の分野で多く行なわれるよ
うになって来ている。ディジタルフィルタや高速フーリ
エ変換（ＦＦＴ）等がその一例である。 中でも例えば音声認識装置では、音声の特徴を抽出する
前処理の段階で対数の計算を必要とすることがある。そ
のような場合、従来は変換テーブルを参照したり、或い
は の如き級数展開で近似する方法が行なわれていた。 しかしながら、このような従来法の場合、変換テーブル
の参照による方法では莫大なメモリを必要とするので構
成が複雑になると共に高価となり、一方級数展開による
方法では計算量の割に精度が得にくい等の問題があっ
た。 〔発明が解決しようとする問題点〕 この発明は斯る点に鑑みてなされたもので、少ない手順
で精度のすぐれた対数変換方式を提供するものである。 〔問題点を解決するための手段〕 この発明は、入力されたＸ情報データに対して、Ｙ＝lo
g aXの対数変換を行う対数変換方式において、複数ビッ
トから成るＹ情報の所定ビットにウィンドウを設け（ス
テップ（ハ））、入力されたＸ情報データを第１のレジ
スタに入力し（ステップ（ニ））、Ｘ情報の初期値を第
２のレジスタに入力し（ステップ（ヘ））、ａ情報に関
連した係数が予め記憶されているメモリの係数ポインタ
を初期設定し（ステップ（ト））、上記係数ポインタに
対応する係数及び上記第２のレジスタに保持されている
値との乗算値と上記第１のレジスタに保持されているＸ
情報データの値とを比較し（ステップ（チ））、上記乗
算値が上記Ｘ情報データの値より大きければこの乗算値
を上記第２のレジスタに入力し（ステップ（リ））、上
記ウィンドウの設けられているＹ情報の所定ビットに特
定ビットをたて（ステップ（ヌ））、上記乗算値が上記
Ｘ情報データの値より小さければ上記ウィンドウをシフ
トすると共に上記係数を変え上記比較動作を繰り返す
（ステップ（ル）〜（カ），（チ））ように構成してい
る。 〔作用〕 ステップ（ハ）でＹ情報の所定ビットにウィンドウを設
けることにより何ビット目の情報を求めるかが決定さ
れ、ステップ（ニ）で第１のレジスタに入力されたＸ情
報を入力することにより入力データが準備され、ステッ
プ（ヘ）で第２のレジスタにＸ情報の最大値を初期値と
して入力することによりＸ情報は最大どの位の値を有す
るかが設定され、ステップ（ト）でａ情報に関連した係
数ポインタを初期設定することにより、０番地に対応す
るａ情報に関連した係数が設定される。 ステップ（チ）でＸ情報の保持値及び初期設定時の係数
の積が入力データより大きいか否かを判断し、若し大き
ければステップ（リ）でその積の値をＸ情報の保持値に
代えて第２のレジスタに入力し、ステップ（ヌ）でウィ
ンドウの設けられているＹ情報の所定ビットに特定ビッ
ト例えば“１”をたて、若し大きくなければステップ
（ル）でウィンドウをシフトすると共にステップ（ヲ）
で係数ポインタを１個インクリメントして係数を変えて
上述の比較動作を繰り返す。 〔実施例〕 以下、この発明の一実施例を第１図〜第４図に基づいて
詳しく説明する。 Ｙ＝logXのグラフは通常第２図のように表わされる。対
数の底がｅであっても、10であっても、また他の数値で
あってもグラフの形は相似である。 ここで、入力としてのＸ情報は０＜Ｘ＜１の範囲とし、
例えば24ビットで与えられるものとすると、その最大値
は、2′sコンプリメントコードで表わせば、011111111
‥‥111（“１”が連続23個）である。一方、Ｙは便宜
上Ｙ＝−logXとして計算することとし、16ビット精度で
得るものとする。また、０＜Ｙ＜１でその最大値は、同
様に2′sコンプリメントコードで表わせば、0111‥‥11
（“１”が連続15個）である。 とすると、Ｙ＝−logXから となる。つまり、Ｙを求めることはAnが“０”であるか
“１”であるかを求めることに他ならない。 その方法は、後述されるように、ｅ-1/2，ｅ-1/4，ｅ
-1/8‥‥‥を順次乗じながらＸと比較してゆく逐次比較
法を用いる。ここで対数の底はｅとしたが、一般的には
ａでよい。例えばＸ情報が24ビットで与えられ、０＜Ｘ
＜１、０＜Ｙ＜１としたとき、Ｘの範囲を１〜２-24と
すれば、 Ｙ＝−log a（２-24）＝１ から、ａ-1＝２-24、よってａ＝２24が求められる。そ
してこのとき、上述のAnが０か１かを求めるためのビッ
ト毎の係数は、 即ち ａ-1/2、ａ-1/4、ａ-1/8、ａ-1/16‥‥ となる。従って、順次乗じる数としては（２24）-1/2＝
２-12，（２24）-1/4＝２-6，（２24）-1/8＝２-3，‥
‥ となり、第３の表の如くなる。 そこで、Ｙ＝log aXの求め方を第１図及び第２図を参照
し乍ら説明する。なお、ここでは、Ｘ，Ｙは共に一例と
して８ビットで表現されている場合を示している。 ステップ（イ）の開始状態よりステップ（ロ）にすす
み、最終的に求められるＹの情報として、先ず結果レジ
スタ（図示せずも後述のデータメモリ(1)内にあり）に
換する場合等に用いて好適な対数変換方式に関する。 〔従来の技術〕 近年、音声信号のアナログ信号をディジタル的に演算処
理することが、分析，測定等の分野で多く行なわれるよ
うになって来ている。ディジタルフィルタや高速フーリ
エ変換（ＦＦＴ）等がその一例である。 中でも例えば音声認識装置では、音声の特徴を抽出する
前処理の段階で対数の計算を必要とすることがある。そ
のような場合、従来は変換テーブルを参照したり、或い
は の如き級数展開で近似する方法が行なわれていた。 しかしながら、このような従来法の場合、変換テーブル
の参照による方法では莫大なメモリを必要とするので構
成が複雑になると共に高価となり、一方級数展開による
方法では計算量の割に精度が得にくい等の問題があっ
た。 〔発明が解決しようとする問題点〕 この発明は斯る点に鑑みてなされたもので、少ない手順
で精度のすぐれた対数変換方式を提供するものである。 〔問題点を解決するための手段〕 この発明は、入力されたＸ情報データに対して、Ｙ＝lo
g aXの対数変換を行う対数変換方式において、複数ビッ
トから成るＹ情報の所定ビットにウィンドウを設け（ス
テップ（ハ））、入力されたＸ情報データを第１のレジ
スタに入力し（ステップ（ニ））、Ｘ情報の初期値を第
２のレジスタに入力し（ステップ（ヘ））、ａ情報に関
連した係数が予め記憶されているメモリの係数ポインタ
を初期設定し（ステップ（ト））、上記係数ポインタに
対応する係数及び上記第２のレジスタに保持されている
値との乗算値と上記第１のレジスタに保持されているＸ
情報データの値とを比較し（ステップ（チ））、上記乗
算値が上記Ｘ情報データの値より大きければこの乗算値
を上記第２のレジスタに入力し（ステップ（リ））、上
記ウィンドウの設けられているＹ情報の所定ビットに特
定ビットをたて（ステップ（ヌ））、上記乗算値が上記
Ｘ情報データの値より小さければ上記ウィンドウをシフ
トすると共に上記係数を変え上記比較動作を繰り返す
（ステップ（ル）〜（カ），（チ））ように構成してい
る。 〔作用〕 ステップ（ハ）でＹ情報の所定ビットにウィンドウを設
けることにより何ビット目の情報を求めるかが決定さ
れ、ステップ（ニ）で第１のレジスタに入力されたＸ情
報を入力することにより入力データが準備され、ステッ
プ（ヘ）で第２のレジスタにＸ情報の最大値を初期値と
して入力することによりＸ情報は最大どの位の値を有す
るかが設定され、ステップ（ト）でａ情報に関連した係
数ポインタを初期設定することにより、０番地に対応す
るａ情報に関連した係数が設定される。 ステップ（チ）でＸ情報の保持値及び初期設定時の係数
の積が入力データより大きいか否かを判断し、若し大き
ければステップ（リ）でその積の値をＸ情報の保持値に
代えて第２のレジスタに入力し、ステップ（ヌ）でウィ
ンドウの設けられているＹ情報の所定ビットに特定ビッ
ト例えば“１”をたて、若し大きくなければステップ
（ル）でウィンドウをシフトすると共にステップ（ヲ）
で係数ポインタを１個インクリメントして係数を変えて
上述の比較動作を繰り返す。 〔実施例〕 以下、この発明の一実施例を第１図〜第４図に基づいて
詳しく説明する。 Ｙ＝logXのグラフは通常第２図のように表わされる。対
数の底がｅであっても、10であっても、また他の数値で
あってもグラフの形は相似である。 ここで、入力としてのＸ情報は０＜Ｘ＜１の範囲とし、
例えば24ビットで与えられるものとすると、その最大値
は、2′sコンプリメントコードで表わせば、011111111
‥‥111（“１”が連続23個）である。一方、Ｙは便宜
上Ｙ＝−logXとして計算することとし、16ビット精度で
得るものとする。また、０＜Ｙ＜１でその最大値は、同
様に2′sコンプリメントコードで表わせば、0111‥‥11
（“１”が連続15個）である。 とすると、Ｙ＝−logXから となる。つまり、Ｙを求めることはAnが“０”であるか
“１”であるかを求めることに他ならない。 その方法は、後述されるように、ｅ-1/2，ｅ-1/4，ｅ
-1/8‥‥‥を順次乗じながらＸと比較してゆく逐次比較
法を用いる。ここで対数の底はｅとしたが、一般的には
ａでよい。例えばＸ情報が24ビットで与えられ、０＜Ｘ
＜１、０＜Ｙ＜１としたとき、Ｘの範囲を１〜２-24と
すれば、 Ｙ＝−log a（２-24）＝１ から、ａ-1＝２-24、よってａ＝２24が求められる。そ
してこのとき、上述のAnが０か１かを求めるためのビッ
ト毎の係数は、 即ち ａ-1/2、ａ-1/4、ａ-1/8、ａ-1/16‥‥ となる。従って、順次乗じる数としては（２24）-1/2＝
２-12，（２24）-1/4＝２-6，（２24）-1/8＝２-3，‥
‥ となり、第３の表の如くなる。 そこで、Ｙ＝log aXの求め方を第１図及び第２図を参照
し乍ら説明する。なお、ここでは、Ｘ，Ｙは共に一例と
して８ビットで表現されている場合を示している。 ステップ（イ）の開始状態よりステップ（ロ）にすす
み、最終的に求められるＹの情報として、先ず結果レジ
スタ（図示せずも後述のデータメモリ(1)内にあり）に
〔００００００００〕の８ビットを入れておく。次にス
テップ（ハ）において、１ビット目は“０”であること
が既に判明しているので２ビット目が“１”又は“０”
のいずれであるかを求めるべく２ビット目にウィンドウ
を設ける。すなわち〔０１００００００〕とする。次に
ステップ（ニ）において、Ｘ情報の入力データとして或
る値ｘ1（第２図参照）を第１のレジスタ（図示せずも
後述するデータメモリ(1)内にあり）に入力する。次に
ステップ（ホ）において、ループカウンタ（図示せず）
のＮ値をＹ情報の最大ビット数７に設定する。次にステ
ップ（ヘ）において、Ｘ情報の最大値、すなわちこの場
合〔０１１１１１１１〕を初期値（Ａ）として第２のレ
ジスタ（図示せずも後述するデータメモリ(1)内にあ
り）に入力する。次にステップ（ト）において、係数ポ
インタＫＰを初期設定する。すなわちこの場合第３図に
おけるアドレス０の設定である。この実施例においては
Ｘ情報のビット数が８ビットであるため、係数Ｋは となる。また、Ｙ情報が８ビットであるため、アドレス
が０から７までの８ワードの係数テーブルとなる。従っ
てこのときＫ＝２-4が選択される。 次にステップ（チ）において、第２のレジスタに入力さ
れたＸ情報の初期値〔０１１１１１１１〕と係数Ｋ＝２
-4の積（これをＰとする）が第１のレジスタに入力され
ているデータｘ1より大きいか否かを判断する。この第
１回目の試みでは、第２図からもわかるように、上述の
積Ｐはｘ1より小さいのでステップ（ル）にすすむ。そ
して、ここで２ビット目に設けられているウィンドウを
３ビット目に右シフトする。すなわち第２図に示すよう
に、〔００１０００００〕とする。また、ステップ
（ヲ）において、係数ポインタＫＰを１つだけインクリ
メントする。すなわち、第３図におけるアドレス１にす
すむ。これによって係数Ｋ＝２-2が選択される。また、
ステップ（ワ）において、ループカウンタＮ値を１だけ
デクリメントする。すなわちいままで７であった所を６
とする。そして、ステップ（カ）にすすみ、ここでＮの
値が０であるか否かを判断し、この場合０でないのでス
テップ（チ）に戻り、第２回目の試みに入る。 ステップ（チ）において、再びＸ情報の保持値〔０１１
１１１１１〕と係数Ｋ＝２-2の積（これをＰ1とする）
が第１のレジスタに入力されているデータｘ1より大き
いか否かを判断する。この第２回目の試みでは、第２図
からもわかるように、上述の積Ｐ1はｘ1より大きいので
ステップ（リ）にすすむ。そして、ここで、第２のレジ
スタに入力されているＸ情報の保持値〔０１１１１１１
１〕に代って、これと係数Ｋ＝２-2との積Ｐ1の値を入
力する。また、次のステップ（ヌ）において、ウィンド
ウの設けられていた３ビット目に“１”をたてる。これ
によって、Ｙの値は第２図に示すように〔００１・・・
・・〕と３ビット目までは確定したことになる。 次にステップ（ル）にすすみ、３ビット目に設けられて
いたウィンドウを４ビット目に右シフトする。すなわち
〔０００１００００〕とする。また、ステップ（ニ）に
おいて、係数ポインタＫＰを１つだけインクリメントす
る。すなわち、第３図におけるアドレス２にすすむ。こ
れによって係数Ｋ＝２-1が選択される。またステップ
（ワ）において、ループカウンタのＮ値を１だけデクリ
メントする。すなわち６を５とする。そして、ステップ
（カ）にすすみ、Ｎ値は０でないのでステップ（チ）に
戻り、第３回目の試みに入る。 ステップ（チ）において、再び上述の積Ｐ1と係数Ｋ＝
２-1の積（これをＰ2とする）が第１のレジスタに入力
されているデータｘ1より大きいか否かを判断する。こ
の第３回目の試みでは、第２図からもわかるように、上
述の積Ｐ2はｘ1より小さいのでステップ（ル）にすす
む。そして、ここで、上述同様４ビット目に設けられて
いるウィンドウを５ビット目に右シフトする。すなわち
〔００００１０００〕とする。また、ステップ（ヲ）に
おいて、係数ポインタＫＰを更に１つだけインクリメン
トする。すなわち、第３図におけるアドレス３にすす
む。これによって、係数Ｋ＝２-0.5が選択される。ま
た、ステップ（ワ）において、ループカウンタのＮ値を
１だけデクリメントする。すなわち５を４とする。そし
て、ステップ（カ）にすすみ、Ｎ値は０でないのでステ
ップ（チ）に戻り、第４回目の試みに入る。なお、第３
回目の試みまでによってＹの値は第２図に示すように
〔００１０・・・・〕と４ビット目までは確定したこと
になる。 ステップ（チ）において、再び上述の積Ｐ1と係数Ｋ＝
２-0.5の積（これをＰ3とする）が第１のレジスタに入
力されているデータｘ1より大きいか否かを判断する。
この第４回目の試みでは、第２図からもわかるように、
上述の積Ｐ3はｘ1より小さいのでステップ（ル）にすす
む。そして、ここで、上述同様５ビット目に設けられて
いるウィンドウを６ビット目に右シフトする。また、ス
テップ（ヲ）において、係数ポインタＫＰを更に１つだ
けインクリメントする。すなわち、第３図におけるアド
レス４にすすむ。これによって、係数Ｋ＝２-0.25が選
択される。また、ステップ（ワ）において、ループカウ
ンタのＮ値を１だけデクリメントする。すなわち４を３
とする。そして、ステップ（カ）にすすみ、Ｎ値は０で
ないのでステップ（チ）に戻り、第５回目の試みに入
る。 以下同様にして逐次比較を行い、ステップ（ワ）におい
てループカウンタのＮ値が０になると、ステップ（カ）
においてＮ＝０が判断され、ステップ（ヨ）で終了す
る。この時逐次比較により収歛して入力データｘ1に対
応するＹの値が、求める真のＹ情報である。 なお、上述の処理は第４図に示すようなディジタル信号
処理器（Digital Signal Processer）によって行われ
る。すなわち、同図において、(1)はデータメモリ、(2)
は係数メモリ、(3)はアドレスレジスタ、(4)は乗算器、
(5)は加減算を行う算術論理ユニット、(6)はプログラム
が記憶されている命令メモリ、(7)は命令メモリ(6)から
のプログラムに従って乗算器(4)及び算術論理ユニット
(5)を制御するシーケンサである。 データメモリ(1)にアドレスレジスタ(8)の制御のもとに
Ｘ情報、Ｙ情報の初期値が取り込まれ、その内容とアド
レスレジスタ(3)により指定された係数メモリ(2)からの
係数が乗算器(4)または算術論理ユニット(5)へ供給さ
れ、そこで乗算または加減算が行われる。これ等の乗算
または加減算の手順は命令メモリ(6)のプログラムに従
ってシーケンサ(7)の制御のもとに行われる。 〔発明の効果〕 上述の如くこの発明によれば、ディジタル信号処理器の
プログラムによる逐次比較アルゴリズムを実行すること
で対数変換を行うようにしたので、少ない手順で高精度
の計算結果が得られ、よって高速信号処理が可能とな
る。 また、変換テーブルが少なくてすむので構成が簡略化さ
れてコスト的にも安価となり、近年注目されているディ
ジタル信号処理器における計算方法として優れている。
テップ（ハ）において、１ビット目は“０”であること
が既に判明しているので２ビット目が“１”又は“０”
のいずれであるかを求めるべく２ビット目にウィンドウ
を設ける。すなわち〔０１００００００〕とする。次に
ステップ（ニ）において、Ｘ情報の入力データとして或
る値ｘ1（第２図参照）を第１のレジスタ（図示せずも
後述するデータメモリ(1)内にあり）に入力する。次に
ステップ（ホ）において、ループカウンタ（図示せず）
のＮ値をＹ情報の最大ビット数７に設定する。次にステ
ップ（ヘ）において、Ｘ情報の最大値、すなわちこの場
合〔０１１１１１１１〕を初期値（Ａ）として第２のレ
ジスタ（図示せずも後述するデータメモリ(1)内にあ
り）に入力する。次にステップ（ト）において、係数ポ
インタＫＰを初期設定する。すなわちこの場合第３図に
おけるアドレス０の設定である。この実施例においては
Ｘ情報のビット数が８ビットであるため、係数Ｋは となる。また、Ｙ情報が８ビットであるため、アドレス
が０から７までの８ワードの係数テーブルとなる。従っ
てこのときＫ＝２-4が選択される。 次にステップ（チ）において、第２のレジスタに入力さ
れたＸ情報の初期値〔０１１１１１１１〕と係数Ｋ＝２
-4の積（これをＰとする）が第１のレジスタに入力され
ているデータｘ1より大きいか否かを判断する。この第
１回目の試みでは、第２図からもわかるように、上述の
積Ｐはｘ1より小さいのでステップ（ル）にすすむ。そ
して、ここで２ビット目に設けられているウィンドウを
３ビット目に右シフトする。すなわち第２図に示すよう
に、〔００１０００００〕とする。また、ステップ
（ヲ）において、係数ポインタＫＰを１つだけインクリ
メントする。すなわち、第３図におけるアドレス１にす
すむ。これによって係数Ｋ＝２-2が選択される。また、
ステップ（ワ）において、ループカウンタＮ値を１だけ
デクリメントする。すなわちいままで７であった所を６
とする。そして、ステップ（カ）にすすみ、ここでＮの
値が０であるか否かを判断し、この場合０でないのでス
テップ（チ）に戻り、第２回目の試みに入る。 ステップ（チ）において、再びＸ情報の保持値〔０１１
１１１１１〕と係数Ｋ＝２-2の積（これをＰ1とする）
が第１のレジスタに入力されているデータｘ1より大き
いか否かを判断する。この第２回目の試みでは、第２図
からもわかるように、上述の積Ｐ1はｘ1より大きいので
ステップ（リ）にすすむ。そして、ここで、第２のレジ
スタに入力されているＸ情報の保持値〔０１１１１１１
１〕に代って、これと係数Ｋ＝２-2との積Ｐ1の値を入
力する。また、次のステップ（ヌ）において、ウィンド
ウの設けられていた３ビット目に“１”をたてる。これ
によって、Ｙの値は第２図に示すように〔００１・・・
・・〕と３ビット目までは確定したことになる。 次にステップ（ル）にすすみ、３ビット目に設けられて
いたウィンドウを４ビット目に右シフトする。すなわち
〔０００１００００〕とする。また、ステップ（ニ）に
おいて、係数ポインタＫＰを１つだけインクリメントす
る。すなわち、第３図におけるアドレス２にすすむ。こ
れによって係数Ｋ＝２-1が選択される。またステップ
（ワ）において、ループカウンタのＮ値を１だけデクリ
メントする。すなわち６を５とする。そして、ステップ
（カ）にすすみ、Ｎ値は０でないのでステップ（チ）に
戻り、第３回目の試みに入る。 ステップ（チ）において、再び上述の積Ｐ1と係数Ｋ＝
２-1の積（これをＰ2とする）が第１のレジスタに入力
されているデータｘ1より大きいか否かを判断する。こ
の第３回目の試みでは、第２図からもわかるように、上
述の積Ｐ2はｘ1より小さいのでステップ（ル）にすす
む。そして、ここで、上述同様４ビット目に設けられて
いるウィンドウを５ビット目に右シフトする。すなわち
〔００００１０００〕とする。また、ステップ（ヲ）に
おいて、係数ポインタＫＰを更に１つだけインクリメン
トする。すなわち、第３図におけるアドレス３にすす
む。これによって、係数Ｋ＝２-0.5が選択される。ま
た、ステップ（ワ）において、ループカウンタのＮ値を
１だけデクリメントする。すなわち５を４とする。そし
て、ステップ（カ）にすすみ、Ｎ値は０でないのでステ
ップ（チ）に戻り、第４回目の試みに入る。なお、第３
回目の試みまでによってＹの値は第２図に示すように
〔００１０・・・・〕と４ビット目までは確定したこと
になる。 ステップ（チ）において、再び上述の積Ｐ1と係数Ｋ＝
２-0.5の積（これをＰ3とする）が第１のレジスタに入
力されているデータｘ1より大きいか否かを判断する。
この第４回目の試みでは、第２図からもわかるように、
上述の積Ｐ3はｘ1より小さいのでステップ（ル）にすす
む。そして、ここで、上述同様５ビット目に設けられて
いるウィンドウを６ビット目に右シフトする。また、ス
テップ（ヲ）において、係数ポインタＫＰを更に１つだ
けインクリメントする。すなわち、第３図におけるアド
レス４にすすむ。これによって、係数Ｋ＝２-0.25が選
択される。また、ステップ（ワ）において、ループカウ
ンタのＮ値を１だけデクリメントする。すなわち４を３
とする。そして、ステップ（カ）にすすみ、Ｎ値は０で
ないのでステップ（チ）に戻り、第５回目の試みに入
る。 以下同様にして逐次比較を行い、ステップ（ワ）におい
てループカウンタのＮ値が０になると、ステップ（カ）
においてＮ＝０が判断され、ステップ（ヨ）で終了す
る。この時逐次比較により収歛して入力データｘ1に対
応するＹの値が、求める真のＹ情報である。 なお、上述の処理は第４図に示すようなディジタル信号
処理器（Digital Signal Processer）によって行われ
る。すなわち、同図において、(1)はデータメモリ、(2)
は係数メモリ、(3)はアドレスレジスタ、(4)は乗算器、
(5)は加減算を行う算術論理ユニット、(6)はプログラム
が記憶されている命令メモリ、(7)は命令メモリ(6)から
のプログラムに従って乗算器(4)及び算術論理ユニット
(5)を制御するシーケンサである。 データメモリ(1)にアドレスレジスタ(8)の制御のもとに
Ｘ情報、Ｙ情報の初期値が取り込まれ、その内容とアド
レスレジスタ(3)により指定された係数メモリ(2)からの
係数が乗算器(4)または算術論理ユニット(5)へ供給さ
れ、そこで乗算または加減算が行われる。これ等の乗算
または加減算の手順は命令メモリ(6)のプログラムに従
ってシーケンサ(7)の制御のもとに行われる。 〔発明の効果〕 上述の如くこの発明によれば、ディジタル信号処理器の
プログラムによる逐次比較アルゴリズムを実行すること
で対数変換を行うようにしたので、少ない手順で高精度
の計算結果が得られ、よって高速信号処理が可能とな
る。 また、変換テーブルが少なくてすむので構成が簡略化さ
れてコスト的にも安価となり、近年注目されているディ
ジタル信号処理器における計算方法として優れている。
第１図はこの発明の一実施例を示すフローチャート、第
２図及び第３図はこの発明の説明に供するための図、第
４図はこの発明で使用されるディジタル信号処理器の一
例を示すブロック図である。 (1)はデータメモリ、(2)は係数メモリ、(3)，(8)はアド
レスレジスタ、(4)は乗算器、(5)は算術論理ユニット、
(6)は命令メモリ、(7)はシーケンサである。
２図及び第３図はこの発明の説明に供するための図、第
４図はこの発明で使用されるディジタル信号処理器の一
例を示すブロック図である。 (1)はデータメモリ、(2)は係数メモリ、(3)，(8)はアド
レスレジスタ、(4)は乗算器、(5)は算術論理ユニット、
(6)は命令メモリ、(7)はシーケンサである。
Claims (1)
- 【請求項１】入力されたＸ情報データに対し、Ｙ＝loga
Ｘの対数変換を行う対数変換方式において、 複数ビットから成るＹ情報の所定ビットにウィンドウを
設け、上記入力されたＸ情報データを第１のレジスタに
入力し、Ｘ情報の初期値を第２のレジスタに入力し、ａ
情報に関連した係数が予め記憶されているメモリの係数
ポインタを初期設定し、 上記係数ポインタに対応する係数及び上記第２のレジス
タに保持されている値との乗算値と上記第１のレジスタ
に保持されているＸ情報のデータの値とを比較し、 上記乗算値が上記Ｘ情報データの値より大きければ該乗
算値を上記第２のレジスタに入力し、上記ウィンドウの
設けられているＹ情報の所定ビットに特定ビットをた
て、 上記乗算値が上記Ｘ情報データの値より小さければ上記
ウィンドウをシフトすると共に上記係数を変え上記比較
動作を繰り返すようにしたことを特徴とする対数変換方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193293A JPH063580B2 (ja) | 1984-09-14 | 1984-09-14 | 対数変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193293A JPH063580B2 (ja) | 1984-09-14 | 1984-09-14 | 対数変換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6172335A JPS6172335A (ja) | 1986-04-14 |
| JPH063580B2 true JPH063580B2 (ja) | 1994-01-12 |
Family
ID=16305503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59193293A Expired - Fee Related JPH063580B2 (ja) | 1984-09-14 | 1984-09-14 | 対数変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063580B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060230809A1 (en) * | 2003-06-13 | 2006-10-19 | Adval Tech Holding Ag | Transfer device on a press |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241045B2 (ja) * | 1983-02-16 | 1990-09-14 | Toyo Communication Equip | Deeta*teeburunosakuseioyobisakuinhoho |
-
1984
- 1984-09-14 JP JP59193293A patent/JPH063580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6172335A (ja) | 1986-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7062523B1 (en) | Method for efficiently computing a fast fourier transform | |
| US7634524B2 (en) | Arithmetic method and function arithmetic circuit for a fast fourier transform | |
| McNames et al. | Winning entry of the KU Leuven time-series prediction competition | |
| GB2240414A (en) | Design evaluation apparatus | |
| US4816805A (en) | Residue number system shift accumulator decoder | |
| JPH07177005A (ja) | ビット・パターン検出回路およびビット・パターン検出方法 | |
| US5339267A (en) | Preprocessor of division device employing high radix division system | |
| JPH063580B2 (ja) | 対数変換方式 | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| CN119249049B (zh) | 一种执行fft的方法、处理器、电子设备及存储介质 | |
| GB2163279A (en) | Loop control system for digital processing apparatus | |
| US4750190A (en) | Apparatus for using a Leroux-Gueguen algorithm for coding a signal by linear prediction | |
| JP4083387B2 (ja) | 離散フーリエ変換の計算 | |
| JPH10283340A (ja) | 演算プロセッサ | |
| JPH11110395A (ja) | 類似文書検索装置および類似文書検索方法 | |
| KR100809783B1 (ko) | 고속 푸리에 변환을 위한 인-플레이스 메모리 관리방법 및 디지털 신호 처리기 | |
| JPH024944B2 (ja) | ||
| US5886911A (en) | Fast calculation method and its hardware apparatus using a linear interpolation operation | |
| US3514762A (en) | Computer memory transfer system | |
| JP2737933B2 (ja) | 除算装置 | |
| JPH0734228B2 (ja) | 複合類似度法によるパタ−ン認識装置 | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| JPH05324921A (ja) | 曲線形成方法および装置 | |
| JPH01276237A (ja) | 単一化候補項の選択装置 | |
| US4409668A (en) | Round-off apparatus for data processors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |