JPH0636201B2 - Parallel signal reading processor - Google Patents
Parallel signal reading processorInfo
- Publication number
- JPH0636201B2 JPH0636201B2 JP63095029A JP9502988A JPH0636201B2 JP H0636201 B2 JPH0636201 B2 JP H0636201B2 JP 63095029 A JP63095029 A JP 63095029A JP 9502988 A JP9502988 A JP 9502988A JP H0636201 B2 JPH0636201 B2 JP H0636201B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- signal
- reading
- read
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007493 shaping process Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の磁気センサを配列してなるいわゆるマ
ルチチャンネルセンサから送られてくる並列信号の読み
取り処理装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a reading / processing apparatus for parallel signals sent from a so-called multi-channel sensor in which a plurality of magnetic sensors are arranged.
複数の磁気センサを配置してなるいわゆるマルチチャン
ネルセンサは磁気カードの読み取り等に広く利用されて
いる。通常、磁気カードには第4図に示す如く、必要な
情報1が磁性材料を用いてドット等の態様で規則正しく
(第4図では5列に)配列されており、各列ごとに、そ
の情報を読み取る磁気センサ2a〜2eが設けられる。かか
る構成においては、第1列のカード情報を読み取る磁性
センサ2aは1チャンネルのセンサとなり、同様に、第2
列〜第5列のカード情報を読み取る磁気センサ2b〜2eは
第2チャンネルから第5チャンネルのセンサとなる。そ
して、この第1チャンネルから第5チャンネルのセンサ
が合わさってマルチチャンネルセンサ3が形成される。A so-called multi-channel sensor in which a plurality of magnetic sensors are arranged is widely used for reading a magnetic card and the like. Normally, as shown in FIG. 4, the necessary information 1 is regularly arranged (in 5 rows in FIG. 4) using a magnetic material on the magnetic card in the form of dots or the like, and the information is arranged in each row. Magnetic sensors 2a to 2e for reading are provided. In such a configuration, the magnetic sensor 2a for reading the card information in the first row is a one-channel sensor, and similarly,
The magnetic sensors 2b to 2e for reading the card information in the columns 5 to 5 are sensors from the second channel to the fifth channel. Then, the sensors of the first to fifth channels are combined to form the multi-channel sensor 3.
一般に、磁気カードを磁性センサ2a〜2eの対面側に通過
させることによって情報1が検出され、各チャンネルの
磁気センサ2a〜2eから検出信号が出力される。In general, information 1 is detected by passing a magnetic card on the opposite side of the magnetic sensors 2a to 2e, and detection signals are output from the magnetic sensors 2a to 2e of each channel.
この検出信号は増幅回路によって増幅された後、信号処
理を行い易くするために、波形成形回路によって矩形波
信号に成形される。この波形成形回路は検出信号の信号
レベルが一定水準を越えた区間をパルス幅とする矩形波
信号を出力するものであり、この矩形波信号は信号読み
取り装置の読み取り部によって読み取られ、この読み取
り情報に基づき下流位置で所望の信号処理が行われる。This detection signal is amplified by the amplifier circuit and then shaped into a rectangular wave signal by the waveform shaping circuit in order to facilitate signal processing. The waveform shaping circuit outputs a rectangular wave signal having a pulse width in a section in which the signal level of the detection signal exceeds a certain level. The rectangular wave signal is read by the reading unit of the signal reading device and the read information is read. Based on the above, desired signal processing is performed at the downstream position.
第5図にはこの種の信号読み取り装置による信号読み取
り例の説明図が示されている。同図において、〜の
波形は前記波形成形回路によって波形成形された1チャ
ンネル〜チャンネルの矩形波信号を示している。FIG. 5 shows an explanatory view of an example of signal reading by this kind of signal reading device. In the figure, waveforms 1 to 3 indicate rectangular waveform signals of one channel to one channel which are waveform-shaped by the waveform shaping circuit.
従来装置の信号の読み取り部は1つのチャンネルの信号
に着目し、その着目したチャンネルの信号のパルス区
間、図ではロウレベルLのパルス区間に限り他のチャン
ネルの信号を読み取るものであった。The signal reading unit of the conventional device focuses on the signal of one channel, and reads the signals of other channels only in the pulse section of the signal of the focused channel, that is, the pulse section of the low level L in the figure.
しかしながら、1つのチャンネルの信号を基準にしてそ
のパルス区間に限り他のチャンネルの信号を読み込む方
式では、次のような不都合が生じる。例えば、第5図で
1チャンネルの信号を基準にしてA区間の信号を読み込
む場合、ロウレベルをL,ハイレベルをHとすれば、1
チャンネルから5チャンネルにかけて順にL,H,L,
L,Lの読み取りとなり、この場合は各チャンネルの信
号を正確に読み取れるが、これに対し、4チャンネルの
信号を基準にしてB区間の全チャンネルの信号を読み取
ると、1チャンネルから5チャンネルにかけて順にL,
H,L,L,Hとなり、実際の信号と異なり(5チャン
ネルの信号が読み残される)、読み取りエラーを生じる
ことになる。However, the following inconvenience arises in the method of reading the signal of the other channel only in the pulse section with reference to the signal of one channel. For example, in the case of reading the signal in the section A with reference to the signal of channel 1 in FIG. 5, if the low level is L and the high level is H, 1
From channel to channel 5, L, H, L,
L and L are read, and in this case, the signals of each channel can be read accurately. On the other hand, when the signals of all channels in section B are read based on the signals of 4 channels, they are sequentially read from 1 to 5 channels. L,
It becomes H, L, L, H, which is different from the actual signal (the signal of channel 5 is left unread) and a read error occurs.
この読み込みエラーは第5図で各チャンネルの信号のロ
ウレベルの位置が縦方向に揃わないために、つまり、時
間軸上で各チャンネルの検出信号がずれ、このずれに伴
う信号の読み残しに起因して生じる。この検出信号のず
れは、磁気センサ2a〜2eの配列の位置ずれや情報1の設
置ずれに起因して生じ、したがって、従来の読み取り方
式では、磁気センサ2a〜2eや情報1の設置位置が少
しでもずれると、読み取りエラーの発生に結びつくこと
となり、読み取りの信頼性の上で問題があり、また、こ
のようなエラーを防止するためには細心の注意を払って
磁気センサ2a〜2eの取り付けや情報1の設置を行わなけ
ればならないという不都合があった。This reading error is caused by the fact that the low-level positions of the signals of the respective channels are not aligned in the vertical direction in FIG. 5, that is, the detection signals of the respective channels deviate on the time axis, and the unread portion of the signal due to this deviation is left. Occurs. The deviation of the detection signal occurs due to the positional deviation of the arrangement of the magnetic sensors 2a to 2e and the installation deviation of the information 1. Therefore, in the conventional reading method, the installation positions of the magnetic sensors 2a to 2e and the information 1 are slightly small. However, if it is misaligned, it will lead to a read error, which will cause a problem in reading reliability.Also, to prevent such an error, pay close attention to the attachment of the magnetic sensors 2a to 2e and There was an inconvenience that the information 1 had to be installed.
本発明は上記従来の課題を解決するためになされたもの
であり、その目的は、磁気センサの取り付け位置や情報
の設置位置が多少ずれても正確な信号の読み取りを行う
ことができる並列信号読み取り処理装置を提供すること
にある。The present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to perform parallel signal reading capable of performing accurate signal reading even if the magnetic sensor mounting position or the information mounting position is slightly displaced. It is to provide a processing device.
本発明は上記目的を達成するため、次のように構成され
ている。すなわち、本発明は、複数の矩形波信号列から
なる並列信号の読み取りを行う信号読み込み手段と;各
列の信号情報をメモリの指定される番地に格納記憶を行
う情報格納手段と;前記情報格納手段に信号情報の書き
込み番地を指定するとともに、前記信号読み込み手段の
読み込み結果に基づき情報の入力の有無を判別し、いず
れかの列で情報の入力があったときは信号読み込み手段
に、ひき続き並列信号の読み込みを指令し、さらにその
入力した情報が情報格納手段の指定の書き込み番地位置
に書き込まれているか否かを判別し、未だ書き込まれて
いないときはその情報の書き込みを情報格納手段に指令
する制御手段と;を有することを特徴として構成されて
いる。In order to achieve the above object, the present invention is configured as follows. That is, the present invention provides a signal reading means for reading a parallel signal composed of a plurality of rectangular wave signal trains; an information storing means for storing and storing signal information of each train at a designated address of a memory; The writing address of the signal information is designated to the means, and whether or not the information is input is determined based on the reading result of the signal reading means, and when the information is input in any column, the signal reading means is continued. A command is issued to read the parallel signal, and it is further determined whether or not the input information is written at the designated write address position of the information storage means. If not, the writing of the information is written to the information storage means. And a control means for instructing.
上記のように構成されている本発明では、各列の矩形波
信号の情報が信号読み込み手段によって読み込まれる。In the present invention configured as described above, the information of the rectangular wave signal of each column is read by the signal reading means.
そして、この各列の矩形波信号情報の読み込み結果に基
づき、制御手段は各列ごとに情報の読み込みの有無を観
察し、いずれかの列で情報の読み込みがあったときは、
その列の情報がすでに情報格納手段の指定した所定の番
地位置に書き込まれているか否かを照合し、未だ書かれ
ていないときはこれを書き込み、すでに書かれていると
きはその書かれている情報を書き残すことを指令する。
そして、複数列のうち1つの列の信号であってもその情
報が読み込まれる限り、タイマ信号に同期させて次々に
各列の矩形波信号の情報を読み込ませ、同様の書き込み
等の処理を継続して行わせるのである。Then, based on the reading result of the rectangular wave signal information of each column, the control means observes whether or not the information is read for each column, and when the information is read in any column,
It is checked whether or not the information in that column has already been written in the predetermined address position designated by the information storage means, and if it has not been written, this is written, and if it has already been written, it is written. Directs you to write down information.
Then, as long as the information of one of the columns is read, the rectangular wave signal information of each column is read one after another in synchronization with the timer signal, and the same write processing is continued. And let them do it.
このように、本発明においては複数列の矩形波信号のう
ち1つの列でも情報が読み込まれる限り、全列の信号の
読み込みが継続して行われるから、信号読み込み時間の
幅が実質的に長くなり、多少各列の矩形波信号が時間軸
上でずれても、各列の信号情報を読み残しなく正確に読
み込むことが可能となるものである。As described above, in the present invention, as long as the information is read in one column of the rectangular wave signals of a plurality of columns, the signals of all columns are continuously read, so that the width of the signal reading time is substantially long. Therefore, even if the rectangular wave signals in each column are slightly shifted on the time axis, the signal information in each column can be accurately read without being left unread.
以下、本発明の一実施例を図面に基づいて説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第1図には本発明に係る並列信号読み取り装置の一実施
例を示す基本回路のブロック図が示されている。FIG. 1 is a block diagram of a basic circuit showing an embodiment of a parallel signal reading device according to the present invention.
同図において、マルチチャンネルセンサ3は既述の如
く、複数の磁気センサが配列してなるもので、本実施例
では前記と同様に5個の磁気センサ2a〜2eが配置され、
前記第4図に示す第1チャンネルから第5チャンネルの
カード情報1がこの各磁気センサによって検出される。
そして、これらの検出信号は増幅器(アンプ)4によっ
て増幅された後、波形成形回路5へ加えられる。In the figure, the multi-channel sensor 3 is formed by arranging a plurality of magnetic sensors as described above. In this embodiment, five magnetic sensors 2a to 2e are arranged in the same manner as described above.
The card information 1 of the first to fifth channels shown in FIG. 4 is detected by each magnetic sensor.
Then, these detection signals are amplified by the amplifier 4 and then added to the waveform shaping circuit 5.
波形成形回路5は、前記検出信号のレベルが一定の基準
レベルを越えたときに立ち下がり、その基準レベルより
も低下したときに立ち上がる矩形波を作り出す。第2図
はこれら波形成形された信号の出力形態例が示されてい
る。同図において、は1チャンネルを示しており、同
様に,,,は2,3,4,5の各チャンネルを
示している。これら各チャンネルの矩形波信号は並列信
号読み取り処理装置6に加えられる。The waveform shaping circuit 5 creates a rectangular wave that falls when the level of the detection signal exceeds a certain reference level and rises when the level falls below the reference level. FIG. 2 shows an example of the output form of these waveform-shaped signals. In the figure, indicates one channel, and similarly, indicates each of channels 2, 3, 4, and 5. The rectangular wave signal of each of these channels is applied to the parallel signal reading processor 6.
この並列信号読み取り処理装置6は信号読み込み手段7
と、情報格納手段8と、制御手段10を有して構成され
る。本実施例ではこれらの各手段7,8,10はワンチッ
プマイクロプロセッサ(以下、CPUという)内に構成
され、波形成形回路5からの出力は図示されていない入
出力装置(I/O機器)を介してCPU内の信号読み込み
手段7に加えられる。The parallel signal reading processing device 6 includes a signal reading means 7
And an information storage means 8 and a control means 10. In the present embodiment, each of these means 7, 8 and 10 is configured in a one-chip microprocessor (hereinafter referred to as CPU), and the output from the waveform shaping circuit 5 is an input / output device (I / O device) not shown. Is added to the signal reading means 7 in the CPU via.
この信号読み込み手段7は、CPUのROM(Read Only
Memory)に書き込まれているプログラム指令に基づき、
後述制御手段10の指令を受け、読み込み最大設定時間T
内で、CPU内のタイマに同期し、微小時間間隔ごと
に、例えば、第2図ではt1,t2,t3…の各時刻で波形成
形回路5から加えられる各列の(1チャンネルから5チ
ャンネルの)矩形波信号を読み込む。この読み込み動作
は各列(各チャンネル)の矩形波信号のうち1つの列で
も情報が含まれている限り、次々に続行される。The signal reading means 7 is a ROM (Read Only) of the CPU.
Based on the program command written in (Memory),
In response to a command from the control means 10 to be described later, the maximum read setting time T
In synchronization with the timer in the CPU, at every minute time interval, for example, in FIG. 2 , at each time t 1 , t 2 , t 3, ... Read a square wave signal (of 5 channels). This read operation is continued one after another as long as information is contained in one column of the rectangular wave signals of each column (each channel).
例えば、第2図では、各列の矩形波信号において、情報
はLレベルで示してあり、時刻t0では4チャンネルの信
号に情報が含まれているので、この読み込みが行われ、
引き続いて時刻t1で1チャンネルと4チャンネルの情報
が読み込まれる。このようにして、各読み込み時刻で情
報が途切れない限り次々の時刻位置で情報の読み込みが
行われる。For example, in FIG. 2, in the rectangular wave signal of each column, the information is shown at the L level, and at time t 0 , since the information of the 4-channel signal is included, this reading is performed,
Subsequently, at time t 1 , information on channels 1 and 4 is read. In this way, the information is read at successive time positions unless the information is interrupted at each read time.
情報格納手段8は半導体記憶素子のRAM(Random Acce
ss Memory)により構成され、前記信号読み込み手段7に
よって読み込まれた各列の情報を制御手段10の指令に従
い、所定の格納番地位置に書き込み記憶する。The information storage unit 8 is a RAM (Random Acce
The information of each column read by the signal reading means 7 is written and stored in a predetermined storage address position according to a command from the control means 10.
制御手段10は前記ROM内のプログラムに従い、前記信
号読み込み手段7に読み込みの指令を行う他に、情報格
納手段8にその読み取られた各列の信号情報の書き込み
番地を指定するとともに、信号読み込み手段7の読み込
み結果を観察し、各列の矩形波信号に情報が含まれてい
るか否かを判別する。そして、いずれかの列の矩形波信
号に情報が含まれていたときはその情報がすでに情報格
納手段8に書き込み記憶されているか否かを判別し、未
だ書かれていないときはその書き込みを指令し、すでに
書かれているときはその書かれている情報を書き残す。The control means 10 instructs the signal reading means 7 to read in accordance with the program in the ROM, specifies the writing address of the read signal information of each column in the information storage means 8 and reads the signal. The read result of No. 7 is observed, and it is determined whether the rectangular wave signal of each column contains information. When the rectangular wave signal of any column contains information, it is determined whether or not the information has already been written and stored in the information storage means 8. If it has not been written, the writing is instructed. If it is already written, write down the written information.
本実施例では、前記各列の読み込み結果の観察とその各
列ごとの情報の書き込みは論理和演算により行ってい
る。例えば、第2図において、時刻t0の読み込み前にお
いては情報格納手段8にAブロックの情報(Lレベル)
が書き込まれておらず、したがってRAM8内の各列の
書き込み位置のレベルはHレベルの状態にある。したが
って、1チャンネルに着目すれば、t0の読み込み位置で
は、読み込みレベルのHと、RAM8内の書き込み位置
のHとの論理和Hが求められ、情報の書き込み(Lレベ
ルの書き込み)は行われない。t1の時刻では同チャンネ
ルの情報の読み込みが行われるから、この情報レベルL
とRAM8の書き込み位置のレベルHとの論理和Lが求
められ、このLが第1チャンネルの書き込み位置に書き
込まれる。いったんLが書き込まれると、この書き込み
位置のレベルLと読み込みのレベルとの論理和は必ずL
になるから、それ以降の読み込み時刻t2,t3…ではRA
M8内の1チャンネルの書き込み位置には情報レベルL
が書き残される。In this embodiment, the observation of the reading result of each column and the writing of information for each column are performed by the logical sum operation. For example, in FIG. 2, before reading at time t 0 , the information of the A block (L level) is stored in the information storage means 8.
Is not written, and therefore the level of the write position of each column in the RAM 8 is at the H level. Therefore, focusing on one channel, at the read position of t 0 , the logical sum H of the read level H and the write position H in the RAM 8 is obtained, and information writing (L level writing) is performed. Absent. At time t 1 , information of the same channel is read, so this information level L
And the level L at the write position of the RAM 8 are obtained, and this L is written at the write position of the first channel. Once L is written, the logical sum of the level L at this write position and the read level is always L.
Therefore, at the subsequent read times t 2 , t 3 …, RA
Information level L is set at the write position of one channel in M8.
Is left unwritten.
以下、2チャンネル〜5チャンネルの書き込みも同様に
論理和演算により行われ、したがって、Aブロックのデ
ータとして1チャンネルから5チャンネルにかけ順に
L,H,L,L,Lの値が情報格納手段8の所定の位置
に正確に書き込まれることになる。Hereinafter, the writing of channels 2 to 5 is similarly performed by the logical sum operation. Therefore, the values of L, H, L, L, and L in the information storage means 8 are sequentially set as the data of the A block from channel 1 to channel 5. It will be accurately written in the predetermined position.
第3図には本実施例における具体的なフローチャートの
一例が示されており、以下これについて説明する。FIG. 3 shows an example of a specific flow chart in this embodiment, which will be described below.
まず、ステップS1では装置に電源が投入されてスター
ト状態となる。ステップS2では信号読み込み手段7に
波形成形回路5から加えられる各列の入力信号(矩形波
信号)が有るか否かが判断される。入力信号がないとき
は信号待ちの状態となり、入力信号が有るときにはステ
ップS3で、データ格納RAMのアドレスセットとデー
タカウンタのクリアを行う。このデータ格納RAMのア
ドレスセットとは情報格納手段8のRAM8に情報の書
き込み位置を指定することをいう。また、データカウン
タのクリアとは、入力するデータ(情報)の数をカウン
トするカウンタを0にクリアすることを意味する。この
ステップS3の作業が完了した後、次のステップS4に
進む。First, the start condition is powered up apparatus in step S 1. Step S whether each column of the input signal applied from the waveform shaping circuit 5 to 2, the signal reading unit 7 (rectangular wave signal) is present or not. When there is no input signal is a state signal waiting, when the input signal is present at Step S 3, performs clearing address sets and data counter data storage RAM. The address setting of the data storage RAM means designating a writing position of information in the RAM 8 of the information storage means 8. Further, clearing the data counter means clearing a counter that counts the number of input data (information) to zero. After working in this step S 3 is completed, the process proceeds to the next step S 4.
ステップS4ではタイムアウトカウンタのセットと、R
AMクリアが行われる。タイムアウトカウンタのセット
とは、いずれのチャンネルも情報を含んでいない最初の
読み込み時刻、例えば、第2図ではt11の時刻、から所
定時間経過しても情報の入力がない場合は、その磁気カ
ード等の読み込みが終了したものと判断し、次の磁気カ
ード等の読み込みに備えるが、その判断基準となる読み
込み終了判定時間をタイムアウトカウンタに入力するこ
とをいう。また、RAMクリアとは、情報の書き込み指
定を受けたRAM8の領域をクリアし、入ってくる情報
をいつでも書き込める状態にすることをいう。In step S 4 , the timeout counter is set and R
AM clear is performed. The setting of the timeout counter means that when no information is input after a predetermined time has elapsed from the first reading time when no information is contained in any channel, for example, the time of t 11 in FIG. It is determined that the reading of the data etc. has been completed, and the next magnetic card, etc. is read, but the reading completion judgment time which is the judgment standard is input to the timeout counter. RAM clear means clearing the area of the RAM 8 that has been designated to write information so that incoming information can be written at any time.
このステップS4の作業が完了した後に、ステップS5
では信号読み込み手段7による入力信号(矩形波信号)
の読み込みが制御手段10の指令に従い微小時間間隔t0,t
1…で行われる。次に、ステップS6では、ステップS
5での読み込み結果に基づき、いずれかの列(チャンネ
ル)の入力信号に情報(Lレベル)が含まれているか否
かが判断(観察)される。この判断は前述の如く、制御
手段10により行われる。After working in this step S 4 is completed, the step S 5
Then, the input signal (rectangular wave signal) by the signal reading means 7
Is read in accordance with a command from the control means 10 at a minute time interval t 0 , t
It is done in 1 …. Next, in step S 6 , step S
Based on the read result in 5 , it is determined (observed) whether or not the input signal of any column (channel) includes information (L level). This judgment is made by the control means 10 as described above.
入力信号に情報が含まれているときはステップS7にお
いて、その情報が指定されたRAM8の書き込み位置に
書かれているか否かが判断され、未だ書かれていないと
きはその情報を書き込む。この書き込み動作は、実際に
は、前述したように、その情報のLレベルと、その情報
の書き込み位置の信号レベルとの論理和が演算され、そ
の演算結果(論理和)が指定の書き込み位置に書き込ま
れる。例えば、第2図のt0の位置では、4チャンネルの
情報レベルLとRAMの書き込み位置のレベルH(RA
M内には未だ情報が書き込まれていないのでHレベルと
なっている)との論理和が演算され、その演算結果のL
レベルが指定の書き込み位置に書き込まれる。また、次
の読み込み位置t1では同様に、1チャンネルの情報が指
定位置に書き込まれ、また、4チャンネルでは読み込み
情報Lと前に書き込まれているLとの論理和が演算さ
れ、その和Lが書き込みされる(結果的には一旦書かれ
たデータLはそのまま残される)。この読み込みと書き
込みは入力信号のいずれかの列に情報が含まれる限りス
テップS5からS7までの作業が繰り返し行われ、時刻
t10に至るまでに1チャンネルから5チャンネルにかけ
て順にL,H,L,L,LのAブロックの情報が情報格
納手段8のRAMに書き込まれることになる。In step S 7 when included information in the input signal, the information is judged whether it is written in the writing position of the specified RAM8 is, when not yet been written and writes this information. In this writing operation, as described above, the logical sum of the L level of the information and the signal level of the writing position of the information is actually calculated, and the calculation result (logical sum) is stored in the designated writing position. Written. For example, at the position of t 0 in FIG. 2, the information level L of 4 channels and the level H (RA of the writing position of the RAM are
(There is no information written in M yet, so it is at H level).
The level is written to the specified writing position. Similarly, at the next read position t 1 , the information of channel 1 is written at the specified position, and at channel 4, the logical sum of the read information L and the previously written L is calculated, and the sum L Is written (as a result, the data L once written is left as it is). As for this reading and writing, as long as information is contained in any column of the input signal, the work from steps S 5 to S 7 is repeated, and
By the time t 10 , the information of the A blocks of L, H, L, L, and L is written in the RAM of the information storage means 8 in order from channel 1 to channel 5.
一方、ステップS6でいずれの入力信号も情報を含まな
いと判断されたとき(例えば第2図のt11の時刻位置)
には、ステップS8でタイムアウトをカウントする。こ
のタイムアウトのカウントは例えば、ステップS6で入
力信号に情報を含まないと判断されたときを起点として
クロック信号をカウントすることにより行われる。On the other hand, if it is determined not to contain even information which input signal in step S 6 (e.g., time position of the second view of t 11)
The counts the time-out in step S 8. Count for this timeout is done, for example, by counting the clock signal as a starting point when it is determined to contain no information on the input signal in step S 6.
ステップS9ではステップS8のカウント値に基づき、
タイムアウトか否かが判断される。このタイムアウトか
否かの判断は、ステップS8でカウントされたカウント
値が前記カウントS4で与えられた読み込み終了判定時
間を越えたときにはタイムアウトと判断され、同判定時
間よりも小さいときは「タイムアウトでない」と判断さ
れる。タイムアウトと判断されたときは、カード投入口
等からマルチチャンネルセンサに送られてくる磁気カー
ド等の情報の読み込みと書き込みとが終了したものとし
て、ステップS10で終了となり、次のカード等の投入待
ちとなる。In step S 9 based on the count value of the step S 8,
It is determined whether or not the time is out. The timeout determination of whether the when the counted count value in step S 8 has exceeded the count S loading end determination time given by 4 is determined as a timeout, when less than the determination time "Timeout Not ". When it is determined that the time-out, as the reading and writing of information of the magnetic card or the like which is sent to the multi-channel sensor from the card insertion slot or the like is completed, it is terminated in step S 10, introduction of such next card I will be waiting.
これに対し、「タイムアウトでない」と判断されたとき
は、ステップS11で情報格納手段8のRAM内にすでに
格納された情報が有るか否かが判断される。この場合、
Aブロックの情報の読み込み・書き込み後にはt11の位
置で、各チャンネルのAブロックの情報がすでにRAM
8に書き込まれているので、「格納情報が有る」と判断
され、ステップS12でデータカウンタが加算されて入力
して来たデータ(情報)の数が求められる。そして、ス
テップS13で情報格納手段8のRAMの情報書き込み位
置のアドレスを例えば1番地進め、次のBブロックのデ
ータ(情報)の書き込み位置を指定する。そして、ステ
ップS4で、Bブロックの情報のためのタイムアウトカ
ウンタセットとRAMクリアが行われ、ステップS5で
信号の読み込みが行われる。In contrast, when it is judged "not time out" has already whether the information stored in the information storage means 8 of the RAM in step S 11 is determined. in this case,
After reading / writing the information of A block, at the position of t 11 , the information of A block of each channel is already in RAM.
Since it is written in No. 8, it is judged that “there is stored information”, and in step S 12 , the data counter is added to obtain the number of input data (information). Then, proceed address, for example, address 1 of the information writing position of RAM information storage unit 8 in step S 13, specifies a data write position of the next block B (information). Then, in step S 4, the timeout counter set and RAM clear for information of the B block is performed, reading of the signal is performed in step S 5.
ここで、Bブロックの信号の情報が未だ読み込み前の時
間位置では、ステップS8でタイムアウトがカウントさ
れる。そして、ステップS9でタイムアウトでないと判
断され(Aブロックの情報が読み込み終了してからBブ
ロックの情報が読み込まれるまでの時間は前記読み込み
終了判定時間よりも十分に小さい)、次にステップS11
でRAM8内にデータ(情報)が有るか否かが判断され
るが、この場合、未だBブロックの読み込み・書き込み
は行われていないから格納されているデータがないと判
断され、ステップS5で再度、信号の読み込みが行われ
る。このように、Bブロックの情報が読み込まれるまで
はステップS5,S6,S8,S9,S11の順で繰り返
し所要の動作が行われ、情報の読み込み待ちとなる。Here, the information is still read previous time position of the signal of the B block, timeout is counted in step S 8. Then, by (time from the information of the A blocks is finished loading until the information of the B block is read is sufficiently smaller than the read end determination time) determined not timed out in step S 9, then step S 11
In whether the data (information) is within RAM8 but is determined, in this case, it is determined that there is no data stored because not done yet reads and write of the B block, in step S 5 The signal is read again. As described above, until the information of the B block is read, the required operation is repeatedly performed in the order of steps S 5 , S 6 , S 8 , S 9 , and S 11 , and the information read waits.
そして、Bブロックの情報が一旦読み込まれると、ステ
ップS5から同S7までの作業が情報の読み込みが続く
限り繰り返し行われ、前記Aブロックの情報の場合と同
様に、RAM8の指定位置にBブロックの情報が書き込
まれることになる。Then, once the information of the B block is read, the work from steps S 5 to S 7 is repeated as long as the reading of the information continues, and as in the case of the information of the A block, B information is stored in the designated position of the RAM 8. The block information will be written.
なお、本発明は上記実施例に限定されることはなく、様
々な実施の態様を採り得る。例えば、上記実施例では波
形成形回路5で情報をLレベルで波形成形しているが、
これを逆にHレベルを情報データとして波形成形するこ
とも可能である。The present invention is not limited to the above embodiments, and various modes of implementation can be adopted. For example, in the above embodiment, the waveform shaping circuit 5 shapes the information at the L level.
On the contrary, it is also possible to perform waveform shaping with the H level as information data.
また、本実施例では第3図のフローチャートにおいて、
ステップS5での信号読み込みを、入力信号をそのまま
(情報をLレベルで)読み込んでいるが、これとは異な
り、レベルを反転して読み込んでもよい。この場合は、
レベル反転により、入力信号の情報はLレベルからHレ
ベルに変換されて下流の信号処理が行われることにな
る。このように、レベルを反転すれば、ステップS8で
のタイムアウトのカウント開始をLレベル(零電圧)の
ときに開始させることができるので、信号処理がやり易
くなる。Further, in the present embodiment, in the flowchart of FIG.
The signal read in step S 5, the input signal is being read as it is (information L level), unlike this, it may be read by reversing the level. in this case,
By the level inversion, the information of the input signal is converted from the L level to the H level and the downstream signal processing is performed. Thus, if inverting the level, since the count start timeout in step S 8 may be started when the L level (zero voltage), the signal processing becomes facilitate.
本発明は以上説明したように、複数の列の入力信号(矩
形波信号)のうち1つの列でもその信号に情報を含む限
り、入力信号の読み込みを継続するように構成したもの
であるから、比較的長い時間にわたり読み込みが行われ
ることとなり、各列の矩形波信号が時間軸上で多少ずれ
ても読み残しがなく、読み取りの信頼性を大幅に高める
ことができる。As described above, the present invention is configured to continue reading the input signal as long as one column of the plurality of columns of the input signal (rectangular wave signal) contains information in the signal, Since the reading is performed for a relatively long time, even if the rectangular wave signals in each column are slightly deviated on the time axis, there is no unread portion, and reading reliability can be greatly improved.
また、例えば、磁気カードのマルチチャンネルの情報を
各チャンネルごとの磁気センサで検出し、この検出信号
を波形成形して矩形波信号を得、この矩形波信号を読み
取るような場合においても、前記の如く、矩形波信号が
多少時間軸上でずれていても確実にこれを読み取れる。
このことは、磁気カード上に設定する情報の設置位置や
磁気センサの配置位置が多少ずれても許容されることを
意味し、したがって、前記情報の設置や磁気センサの配
置に際し、これらの位置ずれを細心の注意を払って防止
する必要性が緩和されることとなり、これに伴い、これ
らの作業性の容易化と効率化を向上することが可能とな
る。Also, for example, when detecting multi-channel information of a magnetic card with a magnetic sensor for each channel, waveform-shaping this detection signal to obtain a rectangular wave signal, and reading this rectangular wave signal, As described above, even if the rectangular wave signal is slightly deviated on the time axis, it can be reliably read.
This means that even if the installation position of the information set on the magnetic card or the arrangement position of the magnetic sensor is slightly deviated, it is possible to displace these positions during the installation of the information or the arrangement of the magnetic sensor. Therefore, it becomes possible to alleviate the need to pay close attention to the above-mentioned problems, and it is possible to improve the workability and efficiency of the work.
第1図は本発明に係る並列信号読み取り処理装置の一実
施例を示す基本回路のブロック図、第2図は並列信号を
構成するチャンネルの矩形波信号の波形図、第3図は同
実施例のフローチャート、第4図は磁気カード情報のマ
ルチチャンネルセンサによる検出例の説明図、第5図は
マルチチャンネル矩形波信号の読み取りとエラーの発生
例を示す説明図である。 1……情報、2a〜2e…磁気センサ、3……マルチチャン
ネルセンサ、4……増幅器(アンプ)、5……波形成形
回路、6……並列信号読み取り処理装置、7……信号読
み込み手段、8……情報格納手段、10…制御手段。FIG. 1 is a block diagram of a basic circuit showing an embodiment of a parallel signal reading and processing apparatus according to the present invention, FIG. 2 is a waveform diagram of a rectangular wave signal of channels forming a parallel signal, and FIG. 3 is the same embodiment. 4 is an explanatory diagram of an example of detection of magnetic card information by a multi-channel sensor, and FIG. 5 is an explanatory diagram showing an example of reading a multi-channel rectangular wave signal and an error. 1 ... Information, 2a-2e ... Magnetic sensor, 3 ... Multi-channel sensor, 4 ... Amplifier (amplifier), 5 ... Waveform shaping circuit, 6 ... Parallel signal reading / processing device, 7 ... Signal reading means, 8 ... Information storage means, 10 ... Control means.
Claims (1)
み取りを行う信号読み込み手段と;各列の信号情報をメ
モリの指定される番地に格納記憶を行う情報格納手段
と;前記情報格納手段に信号情報の書き込み番地を指定
するとともに、前記信号読み込み手段の読み込み結果に
基づき情報の入力の有無を判別し、いずれかの列で情報
の入力があったときは信号読み込み手段に、ひき続き並
列信号の読み込みを指令し、さらにその入力した情報が
情報格納手段の指定の書き込み番地位置に書き込まれて
いるか否かを判別し、未だ書き込まれていないときはそ
の情報の書き込みを情報格納手段に指令する制御手段
と;を有する並列信号読み取り処理装置。1. A signal reading means for reading a parallel signal composed of a plurality of rectangular wave signal trains; an information storing means for storing and storing signal information of each train at a designated address of a memory; the information storing means. In addition to designating the writing address of the signal information, the presence or absence of the information input is determined based on the reading result of the signal reading means, and when the information is input in any column, the signal reading means is continuously connected in parallel. It issues a command to read the signal, determines whether or not the input information is written at the designated write address position of the information storage means, and if it is not written yet, issues a command to write the information to the information storage means. Parallel signal reading and processing apparatus having:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095029A JPH0636201B2 (en) | 1988-04-18 | 1988-04-18 | Parallel signal reading processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095029A JPH0636201B2 (en) | 1988-04-18 | 1988-04-18 | Parallel signal reading processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01265376A JPH01265376A (en) | 1989-10-23 |
| JPH0636201B2 true JPH0636201B2 (en) | 1994-05-11 |
Family
ID=14126669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095029A Expired - Fee Related JPH0636201B2 (en) | 1988-04-18 | 1988-04-18 | Parallel signal reading processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636201B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104383A (en) * | 1990-08-23 | 1992-04-06 | Seichi Okamura | Parallel information code and reader therefor |
-
1988
- 1988-04-18 JP JP63095029A patent/JPH0636201B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01265376A (en) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61125641A (en) | Data compression control system | |
| JPH0636201B2 (en) | Parallel signal reading processor | |
| US6275878B1 (en) | Data recorder and data producing circuit | |
| US4881169A (en) | Apparatus for controlling peripheral equipment | |
| JPS62140284A (en) | Servo pattern writing method | |
| JPH0620194Y2 (en) | Parallel signal reader | |
| JPH0748647B2 (en) | Duty ratio discrimination circuit | |
| JPH04288602A (en) | Programmable controller with a/d conversion function | |
| SU1735876A1 (en) | Device for control of belt perforator | |
| SU1168958A1 (en) | Information input device | |
| SU1619284A1 (en) | Computer to peripheral interface | |
| JPS58159132A (en) | Key input determination method | |
| KR950002701B1 (en) | High Speed Access Hard Disk Access Circuit | |
| JPS5854465A (en) | Detecting system for final block of magnetic tape | |
| JPH0810724B2 (en) | Semiconductor integrated circuit device having gate array and memory | |
| JPH01169606A (en) | Cassette loader for programmable controller | |
| SU845165A1 (en) | Device for identifying particle tracks | |
| JPS6128207Y2 (en) | ||
| JPS6226120B2 (en) | ||
| SU1644091A1 (en) | Time programming device | |
| JPS61153730A (en) | data buffer device | |
| SU1317486A1 (en) | Device for checking memory blocks | |
| JPH08329034A (en) | Analog data read circuit by microcomputer | |
| JPS615476A (en) | Storage device | |
| JPS6149237A (en) | Reading system of control program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |