JPH0636471A - Ｖｔｒへのデジタルデータ記録装置およびデータ再生装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 データの記録および再生時にビット欠落およ
び誤挿入が発生し難いようにする。 【構成】 デジタルデータの一方の値に対して第１の信
号をその信号の１周期分の期間出力し、他方の値に対し
て第１の信号の半分の周波数の信号を第１の信号の１周
期分の期間出力するシリアルデータ変調回路を備える。
１水平走査線期間に複数ワードを記録する場合、ワード
間に前記パルス周期を保持して次のワードを記録する記
録手段を備えても良い。さらに、エッジの変化後に記録
されたビット継続時間より短くビット継続期間の半分よ
り長い期間内のエッジの存否により記録されたビットの
レベルが０か１かを判定する手段を備えても良い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＶＴＲテープへのデジ
タルデータ記録の分野に関するものである。

【０００２】

【従来の技術】例えば、航空測量を行う場合、地図デー
タをＶＴＲに記録する他、そのＶＴＲテープに高度デー
タを同時に記録しておくと後日の解析に便利である。こ
のような用途のため従来はブランキング期間に、記録デ
ータが「０」の場合は０Ｖを記録し、データが「１」の
場合は一定の振幅（例えば０．７Ｖ）を記録し、再生し
たときはそのデータを副次的に利用するものがある。こ
のようにして記録したデータを再生する場合のデータ検
出方法は、例えば水平同期信号によって同期を取り、デ
ータのサンプリングタイミングを決定するという方法を
とっている。

【０００３】この場合、ＶＴＲテープの伸縮が発生する
とサンプリングタイミングがずれ、誤ったデータを検出
してしまうので、記録データ「０」、「１」を一定振幅
以上のパルスとして、例えば「０」を０．３Ｖ、「１」
を０．７Ｖ記録するようにしている。そして検出は一定
振幅以上のパルスを検出するコンパレータの出力により
同期を取り、サンプリングタイミングを決定し、そのサ
ンプリングタイミングによってコンパレータにより振幅
レベルの大小を判定することにより、記録データの
「１」、「０」を検出するようにしている。

【０００４】

【発明が解決しようとする課題】しかしながらこのよう
な従来の方法は、サンプリングタイミングを決定するレ
ベルと「０」、「１」を判別するためのレベル差の余裕
が少なく、ＶＴＲの記録・再生時の状態、テープの状態
による再生波形の歪の影響を受け易く、判別誤差の影響
を受け易い。

【０００５】このように前述の方法は２値に対応したレ
ベルが必要であるため、記録データが「０」の場合、サ
ンプリングタイミングを決定するためのレベル差の余裕
が少なく、再生波形の歪によりそのビットのサンプリン
グタイミングが決定できないことがあり、その場合はビ
ット欠落が起こり易い。また、波形歪があると１つのビ
ットに対して２回のサンプリングタイミングを決定して
しまうこともあり、この場合はビットの誤挿入が起こり
易い。また１ラインに複数ワードを記録する場合、前半
ワードでビット欠落、またはビット誤挿入が起こると、
そのビットのズレが後半のワードにも影響してしまうと
いう課題を有していた。

【０００６】本発明はこのような状況に鑑みてなされた
もので、ビット欠落および誤挿入が発生し難いようにし
たものである。

【０００７】

【課題を解決するための手段】この様な課題を解決する
ために請求項１の記録装置は、デジタルデータの一方の
値に対して第１の信号をその信号の１周期分の期間出力
し、他方の値に対して第１の信号の半分の周波数の信号
を第１の信号の１周期分の期間出力するシリアルデータ
変調回路を備えたものである。

【０００８】請求項２の装置は請求項１の装置におい
て、１水平走査線期間に複数ワードを記録する場合、ワ
ード間に前記パルス周期の最大期間よりも長い間隔を保
持して次のワードを記録する記録手段を備えたものであ
る。

【０００９】請求項３の装置は請求項１または２の装置
において、エッジの変化が生じてから記録されているビ
ット継続時間より短くかつビット継続期間の半分より長
い期間内にエッジが存在するか否かにより記録されてい
るビットが「０」レベルであるか「１」レベルであるか
を判定するＯ／１判定手段を備えたものである。

【００１０】

【請求項４の装置はデジタルデータレベル
に応じたパルス数の記録信号を発生させその記録信号を
記録したものから元のデータを再生するデータ再生装置
において、パルスの最小周期より長い所定時間後の最初
のパルスを次のビットの開始とするビット分離手段を備
えたものである。 【００１１】請求項５の装置はデジタルデータレベルに
応じたパルス数の記録信号を発生させその記録信号を記
録したものから元のデータを再生するデータ再生装置に
おいて、パルスの最小周期より長い第１の所定時間後の
最初のパルスを次のビットの開始とするビット分離手段
と、所定時間より長く前記パルスの最大周期より短い第
２の所定時間内にパルスがない場合にワードの終了とし
て第２の所定時間後の最初のパルスエッジを次のワード
の開始とするワード分離手段を備えたものである。

【００１２】

【作用】本発明の記録装置はデジタル信号の１レベルと
０レベルで異なる数のパルスを発生させて記録するよう
にし、再生時はそのパルスのパルス間隔からビット分離
およびワード分離を行う。

【００１３】

【実施例】次に、本発明の実施例を図面に基づいて説明
する。図１はデータを記録する装置のブロック図、図２
はその動作を説明するためのタイミングダイヤグラムで
あり、図２の（ａ）〜（ｅ）の記号と、図１の（ａ）〜
（ｅ）の記号は対応している。図１に示すシフトレジス
タ１に図２（ａ）に示すデジタルデータと（ｂ）に示す
シフトクロックが供給され、デジタルデータはシフトク
ロックが供給される都度シフトレジスタ１に取り込まれ
る。図２（ｃ）は（ａ）に示すワードを取り込んだシフ
トレジスタ１の出力信号レベルを表している。

【００１４】シフトレジスタ１の出力信号はシリアルデ
ータ変調回路２によって次のような変調を受けるように
なっている。シリアルデータ変調回路２はビットレート
を例えば６８２．５ｋｂｐｓとしており、記録データが
「１」の場合、６８２．５ｋＨｚの信号を１波長を出力
し、「０」の場合は３４１．２５ｋＨｚの信号を半波長
出力している。

【００１５】図２はこの状態を表しており、（ｃ）に示
すシフトレジスタ１の出力が「１」レベルのとき、シリ
アルデータ変調回路２は６８２．５ＫＨｚを出力するの
で、図２（ｄ）に示すように一定期間、即ちビットレー
ト６８２．５ＫＨｚの１周期であるＴ１＝１．４７μｓ
の間、６８２．５ＫＨｚの信号を出力するので図２
（ｄ）に示すように６８２．５ＫＨｚの信号が１周期分
出力される。またシフトレジスタ１の出力が「０」レベ
ルの場合は３４１．２５ＫＨｚの半周期である１．４７
ＫＨｚの間、３４１．２５ＫＨｚの信号をを出力するの
で、３４１．２５ＫＨｚの信号が半周期出力される。

【００１６】この結果、第１の期間Ｔ１を前述の６８
２．５ＫＨｚの１周期に取り、あるパルスのエッジが発
生した時点からその期間Ｔ１＝１．４７μＳの間にエッ
ジが発生しているか否かを検出することによってそのパ
ルスが「０」レベルに対応するものであるか、「１」レ
ベルに対応するものであるかが分かる。例えば「１」レ
ベルの場合であればＴ１＝１．４７μＳの間に１周期分
のパルスが存在するので、期間Ｔ１の中央付近にパルス
のエッジが存在することから「１」レベルに対応するも
のであることが分かる。

【００１７】一方、「０」レベルの場合はＴ１＝１．４
７μＳの間に半周期分のパルスしか存在しないので、そ
のパルスのエッジからＴ１＝１．４７μＳの間にパルス
のエッジが存在しない。これにより、「０」レベルに対
応するものであることが分かる。

【００１８】そして、１ラインすなわち１水平走査線期
間に２つ以上のワードを記憶させる場合、Ｔ２＝２．２
０μｓの間隔を空けることで最初のワードと次にワード
の間隔を認識できるようにしている。なお、この時間Ｔ
２は時間Ｔ１よりも長ければ良く、この例ではＴ２＝
２．２０μＳに設定している。

【００１９】次に、デジタル信号をビデオ信号に変換す
る信号変換器３により変換された図２（ｅ）に示すよう
信号をＶＴＲ４に記録する。この例では映像信号レベル
を０．７Ｖとして記録している。

【００２０】図３および図４はこのようにして記録した
データを再生したときの状態を説明する図であり、図３
はブロック図、図４はそのタイミングダイヤグラムを示
している。ＶＴＲ４から再生された図４（ａ）に示す信
号は、コンパレータ５により２値化され、図４（ｂ）に
示す波形として出力される。そしてその信号はエッジ検
出回路６によって、立ち上がりおよび立ち下がりエッジ
が検出され、図４（ｃ）に示す波形が出力される。

【００２１】エッジ検出回路６の出力は０／１判定７に
よって、図４（ｃ）の記号「イ」で示す最初のエッジか
らＴ１’＝０．９７７μＳ以内に記号「ロ」で示すよう
にエッジが生じているためその信号は図４（ｄ）に示す
ように「１」れべると判定する。またその後に記号
「ハ」で示すエッジが生ずるが、そこからＴ１’＝０．
９７７μＳ以内にエッジが生じないため、その信号は図
４（ｄ）に示すように「０」レベルと判定している。

【００２２】このようにビット分離、すなわち「０」レ
ベルと「１」レベルの分離が行われるが、そのビット分
離は図４（ｃ）の記号「イ」で示す最初のエッジから、
Ｔ１’＝０．９７７μＳ以後の最初のエッジ、すなわち
記号「ハ」を次のビットの開始とするようにビット分離
回路８によって分離することによって、対象としている
ビットと、それに続くビットの識別をしている。図４
（ｅ）はそのようにして判定したビット分離回路８の出
力信号である。

【００２３】ワード分離は記号「ニ」で示す、１ワード
目の最終ビットの最後のエッジからＴ１’＝０．９７７
μＳ以後、Ｔ２’＝１．９５μＳ以内にエッジが生じて
いないため、そこをワードの終点とし、ワード分離回路
１０から図４（ｆ）に示す波形を出力している。

【００２４】そして０／１判定回路７の出力信号をビッ
ト分離回路８の出力信号によって取り込んだシフトレジ
スタ１１においてシリアル／パラレル変換を行うことで
図４（ｇ）に示す信号を得て、それをフリップフロップ
１２において図４（ｆ）に示すワード分離信号のタイミ
ングでパラレルデータをラッチすることにより、図４
（ｈ）に示すワードデータが検出される。

【００２５】

【発明の効果】以上説明したように本発明はパルス数に
応じて０あるいは１レベルを記録するようにしたので、
ＶＴＲテープの伸縮がレベル検出に与える影響を少なく
することができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の記録装置の一実施例の構成を示すブロ
ック図

【図２】図１の装置のタイミングダイヤグラム

【図３】本発明の再生装置の一実施例の構成を示すブロ
ック図

【図４】図３の装置のタイミングダイヤグラム

【符号の説明】

１ シフトレジスタ ２ シリアルデータ変調回路 ３ 信号変換器 ４ ＶＴＲ ５ コンパレータ ６ エッジ検出回路 ７ ０／１判定回路 ８ ビット分離回路 １０ ワード分離回路 １１ シフトレジスタ １２ フリップフロップ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＶＴＲテープへ２値のデジタルデータを
   記録するＶＴＲへのデジタルデータ記録方法において、 前記デジタルデータの一方の値に対して第１の信号をそ
   の信号の１周期分の期間出力し、他方の値に対して前記
   第１の信号の半分の周波数の信号を前記第１の信号の１
   周期分の期間出力するシリアルデータ変調回路を備えた
   ことを特徴とするＶＴＲへのデジタルデータ記録装置。
2. 【請求項２】 請求項１において、１水平走査線期間に
   複数ワードを記録する場合、ワード間に前記パルス周期
   の最大期間よりも長い間隔を保持して次のワードを記録
   する記録手段を備えたことを特徴とするＶＴＲへのデジ
   タルデータ記録装置。
3. 【請求項３】 請求項１または２の方法により記録した
   データの各ビットを再生するデータ再生装置において、 エッジの変化が生じてから記録されているビット継続時
   間より短くかつビット継続期間の半分より長い期間内に
   エッジが存在するか否かにより記録されているビットが
   「０」レベルであるか「１」レベルであるかを判定する
   Ｏ／１判定手段を備えたことを特徴とするデータ再生装
   置。
4. 【請求項４】 デジタルデータレベルに応じたパルス数
   の記録信号を発生させその記録信号を記録したものから
   元のデータを再生するデータ再生装置において、 前記パルスの最小周期より長い所定時間後の最初のパル
   スを次のビットの開始とするビット分離手段を備えたこ
   とを特徴とするデータ再生装置。
5. 【請求項５】 デジタルデータレベルに応じたパルス数
   の記録信号を発生させその記録信号を記録したものから
   元のデータを再生するデータ再生装置において、 前記パルスの最小周期より長い第１の所定時間後の最初
   のパルスを次のビットの開始とするビット分離手段と、 前記所定時間より長く前記パルスの最大周期より短い第
   ２の所定時間内にパルスがない場合にワードの終了とし
   て前記第２の所定時間後の最初のパルスエッジを次のワ
   ードの開始とするワード分離手段を備えたことを特徴と
   するデータ再生装置。