JPH0637109A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0637109A JPH0637109A JP19077892A JP19077892A JPH0637109A JP H0637109 A JPH0637109 A JP H0637109A JP 19077892 A JP19077892 A JP 19077892A JP 19077892 A JP19077892 A JP 19077892A JP H0637109 A JPH0637109 A JP H0637109A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- contact hole
- gate electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract 1
- 230000002269 spontaneous effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子におけるトランジスタ
のゲート酸化膜が、自然酸化膜除去の際、エッチングさ
れることを防止し、ゲート電極の耐圧特性を向上させる
とともに、工程数も減らすことを目的とするものであ
る。 【構成】 本発明は、ゲート酸化膜３上に、Ｎ型ポリシ
リコン膜７を形成し、そのポリシリコン膜７にコンタク
ト孔４を形成して、その後、電極材９を形成するように
したものである。
のゲート酸化膜が、自然酸化膜除去の際、エッチングさ
れることを防止し、ゲート電極の耐圧特性を向上させる
とともに、工程数も減らすことを目的とするものであ
る。 【構成】 本発明は、ゲート酸化膜３上に、Ｎ型ポリシ
リコン膜７を形成し、そのポリシリコン膜７にコンタク
ト孔４を形成して、その後、電極材９を形成するように
したものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の製造方
法、中でもＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジス
タ）のゲート酸化膜上に開孔したコンタクトを通して、
拡散層とゲート電極とを直接、接続する構造をもつ半導
体素子の製造方法に関するものである。
法、中でもＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジス
タ）のゲート酸化膜上に開孔したコンタクトを通して、
拡散層とゲート電極とを直接、接続する構造をもつ半導
体素子の製造方法に関するものである。
【０００２】
【従来の技術】図２に、従来の半導体素子の製造方法を
示し、以下工程順に説明する。
示し、以下工程順に説明する。
【０００３】まず、図２（ａ）に示すように、シリコン
基板１に厚いフィールド酸化膜２と薄膜のゲート酸化膜
３を公知の技術で形成する。
基板１に厚いフィールド酸化膜２と薄膜のゲート酸化膜
３を公知の技術で形成する。
【０００４】次に、図２（ｂ）のように、次工程で形成
するソース・ドレイン層とゲート電極を接続するための
コンタクト孔４をゲート酸化膜３上に、公知のホトリソ
（ホトリソグラフィ）、エッチング技術（レジスト５）
を用いて開孔する。さらに、コンタクトオーミックを安
定させる為に、コンタクト孔エッチングで使用したレジ
スト５をインプラ（インプランテーション）マスクとし
てソース・ドレイン層と同チャネルのＮ型不純物をイオ
ン注入して、Ｎ型不純物層６を形成する。
するソース・ドレイン層とゲート電極を接続するための
コンタクト孔４をゲート酸化膜３上に、公知のホトリソ
（ホトリソグラフィ）、エッチング技術（レジスト５）
を用いて開孔する。さらに、コンタクトオーミックを安
定させる為に、コンタクト孔エッチングで使用したレジ
スト５をインプラ（インプランテーション）マスクとし
てソース・ドレイン層と同チャネルのＮ型不純物をイオ
ン注入して、Ｎ型不純物層６を形成する。
【０００５】次にレジスト５を除去して、図２（ｃ）の
ように、コンタクト孔４内の自然酸化膜を希弗酸でウェ
ットエッチングし、全面にポリシリコン７を形成し、Ｎ
型不純物、例えばＰＯＣｌ3を熱拡散し、さらに、その
上に高融点金属例えばタングステンシリサイド膜８を公
知の技術で生成する。
ように、コンタクト孔４内の自然酸化膜を希弗酸でウェ
ットエッチングし、全面にポリシリコン７を形成し、Ｎ
型不純物、例えばＰＯＣｌ3を熱拡散し、さらに、その
上に高融点金属例えばタングステンシリサイド膜８を公
知の技術で生成する。
【０００６】その後、図２（ｄ）のように、公知のホト
リソ、エッチング技術でゲート電極９を形成し、これを
インプラマスクにして、Ｎ型不純物をイオン注入及び熱
処理を行なって、ソース・ドレイン層１０を形成してい
た。
リソ、エッチング技術でゲート電極９を形成し、これを
インプラマスクにして、Ｎ型不純物をイオン注入及び熱
処理を行なって、ソース・ドレイン層１０を形成してい
た。
【０００７】ここで、コンタクト孔４とゲート電極９と
の関係を理解する為に、図２（ｄ）の平面図である図２
（ｅ）を用いて説明すると、トランジスタＴｒ１は、コ
ンタクト孔４を通して、トランジスタＴｒ２のゲート電
極９と接続されている。
の関係を理解する為に、図２（ｄ）の平面図である図２
（ｅ）を用いて説明すると、トランジスタＴｒ１は、コ
ンタクト孔４を通して、トランジスタＴｒ２のゲート電
極９と接続されている。
【０００８】
【発明が解決しようとする課題】しかしながら、前述の
従来の製造方法では、以下の欠点があった。
従来の製造方法では、以下の欠点があった。
【０００９】即ち、コンタクト孔を開孔した後、コンタ
クトオーミックを良好にするために、コンタクト孔内の
自然酸化膜を希弗酸でウェットエッチングするが、これ
を行なうと、ゲート酸化膜の表面もエッチングされてし
まう。
クトオーミックを良好にするために、コンタクト孔内の
自然酸化膜を希弗酸でウェットエッチングするが、これ
を行なうと、ゲート酸化膜の表面もエッチングされてし
まう。
【００１０】これによって、ゲート電極の特性、特に耐
圧不良を起こす原因となって、技術的に安定した特性を
得ることができない。この理由については、例えば沖電
気研究開発第１２８号、５２［４］（昭６０−１０）
Ｐ．６５−７１で述べられているように、耐圧モードは
エッチングされるほど減少するのである。
圧不良を起こす原因となって、技術的に安定した特性を
得ることができない。この理由については、例えば沖電
気研究開発第１２８号、５２［４］（昭６０−１０）
Ｐ．６５−７１で述べられているように、耐圧モードは
エッチングされるほど減少するのである。
【００１１】この発明は、以上述べたコンタクト孔内の
自然酸化膜を除去するために行なう希弗酸処理によっ
て、ゲート酸化膜の表面もエッチングされることによる
ゲート電極の耐圧不良というモードを解決するため、希
弗酸処理によるゲート酸化膜表面のエッチングをなく
し、安定したゲート電極の耐圧特性を得ることを目的と
する。
自然酸化膜を除去するために行なう希弗酸処理によっ
て、ゲート酸化膜の表面もエッチングされることによる
ゲート電極の耐圧不良というモードを解決するため、希
弗酸処理によるゲート酸化膜表面のエッチングをなく
し、安定したゲート電極の耐圧特性を得ることを目的と
する。
【００１２】
【課題を解決するための手段】前記目的のためこの発明
は、半導体素子の製造方法において、ゲート酸化膜上に
ポリシリコン膜を生成した後、コンタクト孔を開孔さ
せ、その後、高融点金属例えばタングステンシリサイド
を生成するようにしたものである。
は、半導体素子の製造方法において、ゲート酸化膜上に
ポリシリコン膜を生成した後、コンタクト孔を開孔さ
せ、その後、高融点金属例えばタングステンシリサイド
を生成するようにしたものである。
【００１３】
【作用】前述したように本発明は、ゲート酸化膜上にポ
リシリコン膜を形成した後で、コンタクト孔を開孔し、
拡散層とゲート電極との接続に高融点金属例えばタング
ステンシリサイド膜を用いるようにしたので、ゲート酸
化膜上のエッチングがなくなり、ゲート電極の耐圧特性
を安定させることが期待できる。
リシリコン膜を形成した後で、コンタクト孔を開孔し、
拡散層とゲート電極との接続に高融点金属例えばタング
ステンシリサイド膜を用いるようにしたので、ゲート酸
化膜上のエッチングがなくなり、ゲート電極の耐圧特性
を安定させることが期待できる。
【００１４】
【実施例】図１に、本発明の実施例を示し、以下工程順
に説明する。
に説明する。
【００１５】図１（Ａ）は、図２（ａ）と同様であるの
で、説明は省略する。
で、説明は省略する。
【００１６】次に、コンタクト孔の開孔と、コンタクト
オーミックをとる拡散層の形成工程であるが、この形成
方法には、２通りの実施例があり、それについて説明す
る。第１の実施例として、図１（Ｂ）のように、ゲート
酸化膜３上にポリシリコン膜を生成し、Ｎ型不純物、例
えばＰＯＣｌ3を熱拡散して、Ｎ型ポリシリコン膜７を
形成する。そして、公知のホトリソ（ホトリソグラフ
ィ）、エッチング技術（レジスト５）を用いて、コンタ
クト孔４を開孔、続いてＮ型不純物をイオン注入して、
Ｎ型不純物層６を形成する。
オーミックをとる拡散層の形成工程であるが、この形成
方法には、２通りの実施例があり、それについて説明す
る。第１の実施例として、図１（Ｂ）のように、ゲート
酸化膜３上にポリシリコン膜を生成し、Ｎ型不純物、例
えばＰＯＣｌ3を熱拡散して、Ｎ型ポリシリコン膜７を
形成する。そして、公知のホトリソ（ホトリソグラフ
ィ）、エッチング技術（レジスト５）を用いて、コンタ
クト孔４を開孔、続いてＮ型不純物をイオン注入して、
Ｎ型不純物層６を形成する。
【００１７】第２の実施例として、図１（Ｃ）のよう
に、ゲート酸化膜３上にポリシリコン膜を生成した後、
公知のホトリソ、エッチング技術を用いて、コンタクト
孔４を開孔させる。その後、エッチングマスクのレジス
トを除去したのち、Ｎ型不純物、例えばＰＯＣｌ3を熱
拡散する。これによって、Ｎ型ポリシリコン膜７とコン
タクト孔４内にＮ型不純物層６が形成される。
に、ゲート酸化膜３上にポリシリコン膜を生成した後、
公知のホトリソ、エッチング技術を用いて、コンタクト
孔４を開孔させる。その後、エッチングマスクのレジス
トを除去したのち、Ｎ型不純物、例えばＰＯＣｌ3を熱
拡散する。これによって、Ｎ型ポリシリコン膜７とコン
タクト孔４内にＮ型不純物層６が形成される。
【００１８】次に、図１（Ｄ）のように、コンタクトオ
ーミックを良好にするため、コンタクト孔４内のシリコ
ン基板１表面の自然酸化膜を希弗酸でウェットエッチン
グしたのち、高融点金属例えばタングステンシリサイド
膜８を形成する。
ーミックを良好にするため、コンタクト孔４内のシリコ
ン基板１表面の自然酸化膜を希弗酸でウェットエッチン
グしたのち、高融点金属例えばタングステンシリサイド
膜８を形成する。
【００１９】その後、公知のホトリソ、エッチング技術
でゲート電極９を形成し、これをインプラマスクとし
て、Ｎ型不純物をイオン注入及び熱処理を行なってソー
ス・ドレイン層１０を形成する。
でゲート電極９を形成し、これをインプラマスクとし
て、Ｎ型不純物をイオン注入及び熱処理を行なってソー
ス・ドレイン層１０を形成する。
【００２０】この素子の平面図については、図２（ｃ）
と同じであるので省略する。
と同じであるので省略する。
【００２１】
【発明の効果】以上詳細に説明したように、この発明に
よれば、ゲート酸化膜上にポリシリコン膜を形成した後
で、コンタクト孔を開孔し、拡散層とゲート電極との接
続に高融点金属例えばタングステンシリサイド膜を用い
るようにしたので、ゲート酸化膜上のエッチングが不要
となり、ゲート電極の耐圧特性を安定させることが期待
できる。
よれば、ゲート酸化膜上にポリシリコン膜を形成した後
で、コンタクト孔を開孔し、拡散層とゲート電極との接
続に高融点金属例えばタングステンシリサイド膜を用い
るようにしたので、ゲート酸化膜上のエッチングが不要
となり、ゲート電極の耐圧特性を安定させることが期待
できる。
【００２２】さらに、コンタクト孔開孔後に行なうコン
タクトオーミックをとるための不純物拡散層を形成する
手段として、第２の実施例のように、ポリシリコンにＮ
型不純物例えばＰＯＣｌ3を熱拡散する時に同時にコン
タクトの不純物拡散層を形成する方法であれば、イオン
注入の工程の省略化ができる。
タクトオーミックをとるための不純物拡散層を形成する
手段として、第２の実施例のように、ポリシリコンにＮ
型不純物例えばＰＯＣｌ3を熱拡散する時に同時にコン
タクトの不純物拡散層を形成する方法であれば、イオン
注入の工程の省略化ができる。
【図１】本発明の実施例。
【図２】従来例。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ コンタクト孔 ５ レジスト ６ Ｎ型不純物層 ７ Ｎ型ポリシリコン膜 ８ タングステンシリサイド膜 ９ ゲート電極
Claims (2)
- 【請求項１】 （ａ）半導体基板上に、トランジスタの
ゲート絶縁膜となる膜を形成し、該絶縁膜上に導電膜を
形成する工程、 （ｂ）前記導電膜及び前記絶縁膜の所定位置にコンタク
ト孔を形成する工程、 （ｃ）前記導電膜およびコンタクト孔下部の前記半導体
基板表面に不純物を導入する工程、 （ｄ）前記トランジスタのゲート電極となる高融点金属
を形成する工程、 以上の工程を含むことを特徴とする半導体素子の製造方
法。 - 【請求項２】 前記導電膜をポリシリコン膜とし、前記
不純物を該ポリシリコン膜をＮ型ポリシリコン膜とする
不純物とすることを特徴とする請求項１記載の半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19077892A JPH0637109A (ja) | 1992-07-17 | 1992-07-17 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19077892A JPH0637109A (ja) | 1992-07-17 | 1992-07-17 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637109A true JPH0637109A (ja) | 1994-02-10 |
Family
ID=16263578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19077892A Pending JPH0637109A (ja) | 1992-07-17 | 1992-07-17 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637109A (ja) |
-
1992
- 1992-07-17 JP JP19077892A patent/JPH0637109A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5378655A (en) | Method of manufacturing a semiconductor device comprising an insulated gate field effect device | |
| JPH04269873A (ja) | 逆シリサイドｔ型ゲート構造を有するトランジスタ | |
| JPS63308387A (ja) | 半導体装置の製造方法 | |
| KR0177785B1 (ko) | 오프셋 구조를 가지는 트랜지스터 및 그 제조방법 | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| JP2615016B2 (ja) | Ｍｏｓ電界効果トランジスタの形成方法 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH0637109A (ja) | 半導体素子の製造方法 | |
| JPH0127597B2 (ja) | ||
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| JPH07211908A (ja) | Ｍｏｓ−ｆｅｔ製造方法 | |
| KR100499954B1 (ko) | 반도체 소자의 전계 효과 트랜지스터 제조 방법 | |
| JPH07115195A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH0740604B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS59161070A (ja) | 半導体装置の製造方法 | |
| KR20000004531A (ko) | 반도체소자의 게이트 절연막 제조방법 | |
| JPH11312788A (ja) | 半導体素子の製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| KR100362933B1 (ko) | 모스전계효과트랜지스터및그제조방법 | |
| JPH0571191B2 (ja) | ||
| JPH0629533A (ja) | 半導体装置および、その製造方法 |