JPH0637136A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0637136A
JPH0637136A JP4130319A JP13031992A JPH0637136A JP H0637136 A JPH0637136 A JP H0637136A JP 4130319 A JP4130319 A JP 4130319A JP 13031992 A JP13031992 A JP 13031992A JP H0637136 A JPH0637136 A JP H0637136A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
semiconductor pellet
electrode pad
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4130319A
Other languages
English (en)
Inventor
Masahiko Iketa
正彦 井桁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP4130319A priority Critical patent/JPH0637136A/ja
Priority to US08/064,980 priority patent/US5327009A/en
Publication of JPH0637136A publication Critical patent/JPH0637136A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】電極パッド２の占る領域を少くし回路形成領域
の拡大化を図り、樹脂注入圧による片寄って樹脂封止さ
れることの無くす。 【構成】矩形状の半導体ペレット１の長辺側に沿って一
列に電極パッド２を配置して回路形成領域を拡大し、電
極パッド２の並ぶ辺と反対側の辺から伸びるリード２の
先端部を電極パッド２と接続し、リード２の半導体ペレ
ット１を支える面積を大きくし半導体ペレット１の支持
力を向上させ、樹脂注入圧力による片寄った樹脂封止を
防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特
に、集積回路の信号入出力および電源系電位供給を担う
電極パッドが矩形状の半導体ペレットの長手方向に並べ
て形成される構造の半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い素子
形成工程および配線形成工程における改良技術の進歩が
いちじるしく、とりわけ記憶装置のような半導体装置に
おいては素子形成工程および配線形成工程だけではなく
組立工程においても種々の改良技術が施されてきた。
【０００３】この組立技術の一つとしてＬＯＣ（Ｌｅａ
ｄ ｏｎ ｃｈｉｐの略）技術と呼ばれるもので、通
常、半導体ペレットが搭載されるアイランドと呼ばれる
搭載部と半導体ペレットの電極パットと接続するリード
ともつリードフレームを有する構造と異なり、半導体ペ
レットを搭載する部分が無く、電極パッドに接続される
リード自体で半導体ペレットを支える構造である。この
組立技術を用いると、搭載部を無くすことから電極パッ
ドと導体である搭載部と引離す必要が無くなりより面積
の大きな半導体ペレットが組立出来る利点がある。この
ためより大容量化を目的とする記憶装置に適用される所
以である。
【０００４】図５（ａ）および（ｂ）は従来の半導体装
置の例を説明するための半導体ペレットおよびその近傍
を示す平面図である。図５（ａ）に示す半導体装置は、
半導体ペレット１の絶縁膜より露出した電極パッド２が
半導体ペレット１の中央部を長手方向に一列に形成され
たものである。そしてこの電極パッド２の両側は回路形
成領域を配置し集積化を図ったものである。また、この
半導体装置では電極パッド２と接続するリード４は絶縁
シート５に一端側は披着され、他端側は半導体ペレット
１の略中央に伸び金属細線３を介して電極パッド２に接
続されている。さらにこのように組立られた構成体は樹
脂封止されて構成体を包むパッケージ体に形成され半導
体装置として完成する。
【０００５】図５（ｂ）に示す半導体装置は、比較的に
大きな半導体ペレットをもつ半導体装置で、半導体ペレ
ット１の長辺側に沿って二列に電極パット３が形成され
ている。この場合は、電極パッド２に接続されるリード
４は電極パッド２に近い絶縁シート５から伸びるリード
４でそれぞれ接続されていた。
【０００６】このようにリードと搭載部と一体となった
導電性のリードフレームを適用した半導体装置と異な
り、半導体ペレット１の周囲は絶縁シート５でリード４
が互いに絶縁されており、リードフレームを適用した半
導体装置のように搭載部とリードと離間させる必要が無
くなり、同じ大きさのパッケージ体であって、より大き
な半導体ペレットを組込むことが出来る。すなわち記憶
装置で言えば、より大容量化が図れる。また、この半導
体装置の半導体ペレットは搭載部が無いのでリードで支
えられている。なお、この半導体装置では電極パット２
とリード４との接続は、金属細線３を介して行なわれて
いるが、電極パッドに形成されるバンプを介して行なわ
れる事例もある。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
装置では、外部からの静電気などによる高電圧が瞬時に
印加され、しばしば電極パッドに接続される集積回路の
トランジスタ等の回路素子が破壊することがある。この
対策として通常保護回路が設けられている。しかし、こ
の保護回路は静電気破壊から守るものの、これら回路素
子に少なからず悪影響を与える問題がある。このため問
題を回避するのに、集積回路領域と電極パッドとの間
は、２００〜４００μｍ程度のスペースを設けなければ
ならず、半導体ペレットの両辺側にある半導体装置は別
として、中央部に電極パッドを集中させ並べてみても、
両側にデットスペースを生じさせることになり、当初の
目的が満たされなくなる。
【０００８】一方、半導体ペレットを樹脂封止する際
に、樹脂注入圧により半導体ペレットがパッケージ体に
対して偏って樹脂封止されることがしばしば起る。これ
は半導体ペレットを支持するリードの支持力が弱いこと
に起因する。特に両辺側に電極パッドがある半導体装置
にはこの現象が顕著に起きる。この問題は外観上の問題
よりは信頼性を損なうという問題がある。
【０００９】本発明の目的は、より大きな回路形成領域
を確保するとともに半導体ペレットの支持を補強し、樹
脂注入圧による片寄って樹脂封止されることのない高集
積度回路をもつ半導体装置を提供することである。
【００１０】
【課題を解決するための手段】本発明の第１の半導体装
置は、表面の絶縁膜の下側に形成される集積回路の信号
入出力および電源系電位供給を担う複数の電極パッドが
この絶縁膜より露出するとともに長手方向の辺側に沿っ
て並らべて形成される矩形形状の半導体ペレットと、こ
の半導体ペレットの周囲にあるシート状の絶縁部材と、
この絶縁部材より前記半導体ペレットを横切って伸びこ
れを支えるとともにその先端部を前記電極パッドと接続
するリード部材とを備えている。
【００１１】また、第２の半導体装置は、第１の半導体
装置のうち、前記電極パッドが前記半導体ペレットの相
対する二辺に沿ってそれぞれ一列に並べ形成されるとと
もに一辺側の前記絶縁シートより伸びる前記リード部材
が反対側の前記電極パッドと接続することを特徴として
いる。
【００１２】さらに、第３の半導体装置は、第１および
第２の半導体装置において、前記電源系電位供給のパッ
ドが前記辺側に直交する辺に沿って少なくとも一個形成
されていることを特徴としている。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。
【００１４】図１（ａ）および（ｂ）は本発明の半導体
装置の第１の実施例を説明するための半導体ペットおよ
びその近傍を示す平面図である。この半導体装置は、図
１に示すように、電極パッド２を半導体ペレット１の長
辺側の辺に沿って一列に配置し、この電極パッド２と所
定の間隔おいて他の領域を回路形成領域としたことであ
る。このことにより電極パッド２の片側のデッドペース
は不要になり、その分回路形成領域が大きくなる。
【００１５】また、半導体ペレット１を支えるリード４
の面積を増加させるのに、電極パッド２の反対側の絶縁
シート５にあるリード４を半導体ペレット１を横切るよ
うに伸ばし、その先端部を金属細線３で接続したことで
ある。このリード４の引廻しは、図１（ａ）と図１
（ｂ）でも同じ効果が得られる。
【００１６】図２は図１の半導体装置の構造を適用した
他の半導体装置の実施例を示す平面図である。この実施
例は、半導体ペレット１の長辺側の二辺に沿ってそれぞ
れ一列に電極パッド２を設け、互い違いに絶縁シート５
からリード４を半導体ペレット１を横切るように伸ば
し、反対側の電極パッド２に金属細線３を介して接続し
たことである。
【００１７】この実施例の半導体装置も、前述したよう
に電極パッド２の片側のデッドスペースが不要になり、
その分回路形成領域が増すことになる。また、リード４
が半導体ペレット１を支える面積が倍増して保持力が向
上するので、樹脂注入圧で半導体ペレットが扇られるこ
とがないのでパッケージ体内で片寄って樹脂封止される
ことがなくなる。
【００１８】図３は半導体装置の配線の引廻し例を示す
平面図である。上述した半導体装置の半導体ペレットに
設けられる電極パッドには、集積回路の入出力信号を導
出するものと電源供給用の電極パッドとがある。従っ
て、半導体ペレットの短辺が大きくなると、配線の引廻
しによって配線の長さが長くなり電源電位の降下や接地
電位の浮き上りの恐れがある。例えば、図３に示すよう
に、半導体ペレット１の長辺側の一辺に信号用の電極パ
ッド２ｂの両端側に電源系電位供給用の電極パッド２ａ
を配置すると、この電極パッド２ａから引廻される配線
６は長いものとなる。
【００１９】図４（ａ）および（ｂ）は本発明の半導体
装置の第２の実施例を説明するための半導体ペットおよ
びその近傍を示す平面図である。この実施例における半
導体装置は図１に示す半導体装置に比べ半導体ペレット
が大きく、電源系電位供給配線の引廻しが長くなる恐れ
がある場合である。このような半導体装置には、図４に
示すように、半導体ペレット１の短辺に沿って一個の電
源系電位供給用のパッド２ａを設けたことである。図４
（ａ）では信号入出力用の電極パッド２ｂの並ぶ辺の反
対側の隅に配置した例であり、図４（ｂ）では短辺側の
略中央に電極パッド２ｂ一個を配置した例である。
【００２０】このように回路領域の回路素子に供給する
配線が出来るだけ短くなるよに、冗長の電源系電位供給
用の電極パッドの位置を短辺側のいずれかの位置に決め
れば、電圧降下や接地電位の浮き上りを解消出来る。ま
た、この電源系電位供給用の電極パッドには信号入出力
用の電極パッドに必要な保護回路をもつことがないこと
から、この電源系電位供給用の電極パッドの周囲にはス
ペースは設ける必要がない。このことは短辺側に沿って
どの場所にも複数の電極パッドを設けても回路領域を拡
大な対して阻害するもではない。
【００２１】
【発明の効果】以上説明したように本発明は、矩形状の
半導体ペレットの長辺の辺に沿って電極パッドを一列に
並べ配置させ回路形成領域の拡大を図り、前記電極パッ
ドの反対側の辺から伸びるリードの先端部と前記電極パ
ッドと接続することによって、前記半導体ペレットを支
える面積を増加させ半導体ペレットの支持力を向上させ
ることが出来るので、樹脂注入圧による片寄って樹脂封
止されることのない高集積度回路をもつ半導体装置が得
られるという効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の第１の実施例を説明する
ための半導体ペットおよびその近傍を示す平面図であ
る。
【図２】図１の半導体装置の構造を適用した他の半導体
装置の実施例を示す平面図である。
【図３】半導体装置の配線の引廻し例を示す平面図であ
る。
【図４】本発明の半導体装置の第２の実施例を説明する
ための半導体ペットおよびその近傍を示す平面図であ
る。
【図５】従来の半導体装置の例を説明するための半導体
ペレットおよびその近傍を示す平面図である。
【符号の説明】 １ 半導体ペレット ２、２ａ、２ｂ 電極パッド ３ 金属細線 ４ リード ５ 絶縁シート

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 表面の絶縁膜の下側に形成される集積回
    路の信号入出力および電源系電位供給を担う複数の電極
    パッドがこの絶縁膜より露出するとともに長手方向の辺
    側に沿って並らべて形成される矩形形状の半導体ペレッ
    トと、この半導体ペレットの周囲にあるシート状の絶縁
    部材と、この絶縁部材より前記半導体ペレットを横切っ
    て伸びこれを支えるとともにその先端部を前記電極パッ
    ドと接続するリード部材とを備えることを特徴とする半
    導体装置。
  2. 【請求項２】 前記電極パッドが前記半導体ペレットの
    相対する二辺に沿ってそれぞれに一列に並べ形成される
    とともに一辺側の前記絶縁シートより伸びる前記リード
    部材が反対側の前記電極パッドと接続することを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 前記電源系電位供給のパッドが前記辺側
    に直交する辺に沿って少なくとも一個形成されているこ
    とを特徴とする請求項１記載の半導体装置。
JP4130319A 1992-05-22 1992-05-22 半導体装置 Withdrawn JPH0637136A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4130319A JPH0637136A (ja) 1992-05-22 1992-05-22 半導体装置
US08/064,980 US5327009A (en) 1992-05-22 1993-05-24 Miniaturized integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4130319A JPH0637136A (ja) 1992-05-22 1992-05-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH0637136A true JPH0637136A (ja) 1994-02-10

Family

ID=15031492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4130319A Withdrawn JPH0637136A (ja) 1992-05-22 1992-05-22 半導体装置

Country Status (2)

Country Link
US (1) US5327009A (ja)
JP (1) JPH0637136A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JP2751956B2 (ja) * 1996-04-16 1998-05-18 日本電気株式会社 半導体装置に用いるリードフレーム
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
USD461172S1 (en) 2001-07-17 2002-08-06 Gem Services, Inc. Surface mount package
JP4372022B2 (ja) * 2004-04-27 2009-11-25 株式会社東芝 半導体装置
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
JP2007088378A (ja) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp 半導体モールドパッケージ
US9666509B2 (en) * 2015-01-16 2017-05-30 New Japan Radio Co., Ltd. Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512791A (en) * 1978-07-14 1980-01-29 Nec Corp Semiconductor device
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
US4825280A (en) * 1986-10-01 1989-04-25 Texas Instruments Incorporated Electrostatic discharge protection for semiconductor devices
JPH01123427A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 樹脂封止形の半導体装置
JP2569939B2 (ja) * 1989-10-23 1997-01-08 日本電気株式会社 樹脂封止型半導体装置
JPH03256352A (ja) * 1990-03-06 1991-11-15 Nec Corp 半導体装置
US5233221A (en) * 1990-10-24 1993-08-03 International Business Machines Corporation Electronic substrate multiple location conductor attachment technology

Also Published As

Publication number Publication date
US5327009A (en) 1994-07-05

Similar Documents

Publication Publication Date Title
US5089876A (en) Semiconductor ic device containing a conductive plate
JPH0637136A (ja) 半導体装置
JP2518569B2 (ja) 半導体装置
JP3516608B2 (ja) 半導体装置
KR100199262B1 (ko) 반도체장치 및 그 제조방법
KR950002012A (ko) 반도체 기억장치
EP0590986B1 (en) Lead-on-chip lead frame
JPS62224034A (ja) 半導体装置
US6489672B2 (en) Integrated circuit package architecture with improved electrostatic discharge protection
JP2830783B2 (ja) 半導体装置
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US6016003A (en) Chip-lead interconnection structure in a semiconductor device
USRE44699E1 (en) Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size
JP2996324B2 (ja) 半導体集積回路装置
JP4904619B2 (ja) 半導体装置
US6376903B1 (en) Semiconductor chip package with multilevel leads
JPH0648715B2 (ja) 集積回路チツプ
US5477079A (en) Power source noise suppressing type semiconductor device
JPS6070755A (ja) 半導体装置
US5977614A (en) Lead on chip type semiconductor integrated circuit device to avoid bonding wire short
US6713869B2 (en) Wiring pattern of semiconductor device
JP2728052B2 (ja) 半導体装置
JP2748940B2 (ja) 樹脂封止型半導体装置
JPH10242378A (ja) メモリモジュール
JP2507855B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803