JPH03256352A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03256352A JPH03256352A JP2055484A JP5548490A JPH03256352A JP H03256352 A JPH03256352 A JP H03256352A JP 2055484 A JP2055484 A JP 2055484A JP 5548490 A JP5548490 A JP 5548490A JP H03256352 A JPH03256352 A JP H03256352A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- lead frame
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に小型パッケージに集積
度の高い大面積の半導体素子が搭載された半導体装置に
関する。
度の高い大面積の半導体素子が搭載された半導体装置に
関する。
断斜視図である。この半導体装置は、同図に示すように
、半導体素子１の回路形成面を上面にし、リードフレー
ム４の搭載部２に銀ペースト３を塗り、半導体素子１を
固着し、その後、銀ペースト３を加熱硬化させ、リード
フレーム４の内部り一ド５上に施こされた銀めっき部６
を金属線１！７で半導体素子１のボディングパッドにボ
ンディングする。その後、樹脂体９で覆われる。次に、
図示しないリードフレーム４の不要な部分が切り落され
リードフレーム４の外部リード１０にめっきを施こし、
外部リード１０を所定の形状に加工した半導体装置とし
て形成されていた。
、半導体素子１の回路形成面を上面にし、リードフレー
ム４の搭載部２に銀ペースト３を塗り、半導体素子１を
固着し、その後、銀ペースト３を加熱硬化させ、リード
フレーム４の内部り一ド５上に施こされた銀めっき部６
を金属線１！７で半導体素子１のボディングパッドにボ
ンディングする。その後、樹脂体９で覆われる。次に、
図示しないリードフレーム４の不要な部分が切り落され
リードフレーム４の外部リード１０にめっきを施こし、
外部リード１０を所定の形状に加工した半導体装置とし
て形成されていた。
上述した半導体装置の外形上の寸法は、国内の工業会や
国際的規格で規定されている。また、従来の半導体装置
の場合は、半導体素子搭載部の外方に引き伸ばされた内
部リードの先端と半導体素子のポンディングパッドとを
金属細線で結線しなければならない。しかし結線可能な
長さは１．０關以上であるためと、内部リードが強固に
樹脂と接着し合い強い引っ張り強度を得るためには半導
体素子の外形寸法より樹脂部の寸法は片側で１゜５１１
Ｉ１１程度の距離が必要であるため、パッケージに搭載
可能な半導体素子の寸法に制限があった。
国際的規格で規定されている。また、従来の半導体装置
の場合は、半導体素子搭載部の外方に引き伸ばされた内
部リードの先端と半導体素子のポンディングパッドとを
金属細線で結線しなければならない。しかし結線可能な
長さは１．０關以上であるためと、内部リードが強固に
樹脂と接着し合い強い引っ張り強度を得るためには半導
体素子の外形寸法より樹脂部の寸法は片側で１゜５１１
Ｉ１１程度の距離が必要であるため、パッケージに搭載
可能な半導体素子の寸法に制限があった。
特に、最近では、記憶回路素子の高集積化による大半導
体素子化及び半導体装置のプリント基板への高集積度実
装を実現させるために、パッケージの小型化が進んでい
るのでますますこの種の問題が浮き彫りになりつつある
のが現状である。
体素子化及び半導体装置のプリント基板への高集積度実
装を実現させるために、パッケージの小型化が進んでい
るのでますますこの種の問題が浮き彫りになりつつある
のが現状である。
本発明の目的は、かかる問題を解消する半導体装置を提
供することにある。
供することにある。
（課題を解決するための手段〕
本発明の半導体装置はボンディング用のパッドを除く半
導体素子表面上の回路形成面にポリイミドを２μｍ〜５
０μｍ厚さで被覆した半導体素子と、この半導体素子の
周囲に配置されるとともに前記パッドの間隙をぬって前
記半導体素子領域に延在し、前記半導体素子を接着剤に
より固着するリードとを有している。
導体素子表面上の回路形成面にポリイミドを２μｍ〜５
０μｍ厚さで被覆した半導体素子と、この半導体素子の
周囲に配置されるとともに前記パッドの間隙をぬって前
記半導体素子領域に延在し、前記半導体素子を接着剤に
より固着するリードとを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
リードフレームは、帯状の板材１３にガイドホール１１
と外部リード部３ａと内部リード部４ａとタイバー５ａ
とが形成されたものである。内部リード部４ａの表面に
は、銀めっき６が施こされ、その裏面にエポキシ樹脂等
の接着剤をあらかじめ塗布しておくことである。
と外部リード部３ａと内部リード部４ａとタイバー５ａ
とが形成されたものである。内部リード部４ａの表面に
は、銀めっき６が施こされ、その裏面にエポキシ樹脂等
の接着剤をあらかじめ塗布しておくことである。
第２図は第１図のＡＡ断面図である。この内部リード部
４ａの表面には銀めっき６ａが施こされ裏面に接着剤１
２が塗布されている。
４ａの表面には銀めっき６ａが施こされ裏面に接着剤１
２が塗布されている。
第３図は第１図のリードフレームを使用した半導体装置
を示す部分破断斜視図である。この半導体装置は前述の
リードフレームを使用して以下のように組立られる。す
なわち、まず、半導体素子１ａはボンディング用のパッ
ド以外の表面を例えば、厚さが２〜５０μｍのポリイミ
ド樹脂膜で被覆され、１００℃〜１５０℃でリードフレ
ーム２ａと半導体素子１ａを加熱し、半導体素子表面と
リードフレーム２ａの裏面とを固定する。次に、半導体
素子１ａのボンディング用のパッド８ａと内部リード４
ａとを金属細線７ａで結線する。次に樹脂で封止し、樹
脂体９ａを形成する。
を示す部分破断斜視図である。この半導体装置は前述の
リードフレームを使用して以下のように組立られる。す
なわち、まず、半導体素子１ａはボンディング用のパッ
ド以外の表面を例えば、厚さが２〜５０μｍのポリイミ
ド樹脂膜で被覆され、１００℃〜１５０℃でリードフレ
ーム２ａと半導体素子１ａを加熱し、半導体素子表面と
リードフレーム２ａの裏面とを固定する。次に、半導体
素子１ａのボンディング用のパッド８ａと内部リード４
ａとを金属細線７ａで結線する。次に樹脂で封止し、樹
脂体９ａを形成する。
次に、外部リード１０ａにはんだめっきを施し、外部リ
ード１０ａを所定の形状に加工し、製品が完了する。こ
のように、従来のようにリードフレームの中央に特別に
半導体素子を搭載する搭載部を設けることがないので、
このリードフレームの搭載部領域の半導体素子領域より
はみ出す領域だけ小さくすることが出来る。
ード１０ａを所定の形状に加工し、製品が完了する。こ
のように、従来のようにリードフレームの中央に特別に
半導体素子を搭載する搭載部を設けることがないので、
このリードフレームの搭載部領域の半導体素子領域より
はみ出す領域だけ小さくすることが出来る。
以上説明したように本発明はリードフレームの半導体素
子搭載部をもうけずに、リードフレームの内部リードの
裏面と半導体素子表面を直接的に接着剤を介し固着する
ことで、半導体素子よりはみ出す不要な領域がなくすこ
とが出来るので同一寸法のパッケージにより大きな半導
体素子をもつ半導体装置が得られるという効果がある。
子搭載部をもうけずに、リードフレームの内部リードの
裏面と半導体素子表面を直接的に接着剤を介し固着する
ことで、半導体素子よりはみ出す不要な領域がなくすこ
とが出来るので同一寸法のパッケージにより大きな半導
体素子をもつ半導体装置が得られるという効果がある。
第１図は本発明の一実施例を示す半導体装置のリードフ
レームの平面図、第２図は第１図のＡＡ断面図、第３図
は第１図のリードフレームを使用した半導体装置を示す
部分破断斜視図、第４図は従来の一例を示す半導体装置
の部分破断斜視図である。 １．１ａ・・・半導体素子、２ａ、４・・・リードフレ
ーム、２・・・搭載部、３・・・銀ペースト、４ａ、５
・・・樹脂体、１０．１０ａ・・・外部リード、１１・
・・ガイドホール、１２・・・接着剤、１３・・・板材
。
レームの平面図、第２図は第１図のＡＡ断面図、第３図
は第１図のリードフレームを使用した半導体装置を示す
部分破断斜視図、第４図は従来の一例を示す半導体装置
の部分破断斜視図である。 １．１ａ・・・半導体素子、２ａ、４・・・リードフレ
ーム、２・・・搭載部、３・・・銀ペースト、４ａ、５
・・・樹脂体、１０．１０ａ・・・外部リード、１１・
・・ガイドホール、１２・・・接着剤、１３・・・板材
。
Claims (1)
- ボンディング用のパッドを除く半導体素子表面上の回
路形成面にポリイミドを２μｍ〜５０μｍ厚さで被覆し
た半導体素子と、この半導体素子の周囲に配置されると
ともに前記パッドの間隙をぬって前記半導体素子領域に
延在し、前記半導体素子を接着剤により固着するリード
とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055484A JPH03256352A (ja) | 1990-03-06 | 1990-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055484A JPH03256352A (ja) | 1990-03-06 | 1990-03-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03256352A true JPH03256352A (ja) | 1991-11-15 |
Family
ID=12999899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055484A Pending JPH03256352A (ja) | 1990-03-06 | 1990-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03256352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327009A (en) * | 1992-05-22 | 1994-07-05 | Nec Corporation | Miniaturized integrated circuit package |
| US5536970A (en) * | 1992-09-29 | 1996-07-16 | Kabushiki Kaisha Toshiba | Resin-encapsulated semiconductor device |
-
1990
- 1990-03-06 JP JP2055484A patent/JPH03256352A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327009A (en) * | 1992-05-22 | 1994-07-05 | Nec Corporation | Miniaturized integrated circuit package |
| US5536970A (en) * | 1992-09-29 | 1996-07-16 | Kabushiki Kaisha Toshiba | Resin-encapsulated semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| US5016084A (en) | Semiconductor device | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH03125440A (ja) | 電子部品 | |
| JPH03256352A (ja) | 半導体装置 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JP2647900B2 (ja) | 面実装超薄形半導体装置 | |
| JPH034543A (ja) | 半導体装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH0821668B2 (ja) | 立設実装形半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH0357619B2 (ja) | ||
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP3737093B2 (ja) | 半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JP2677967B2 (ja) | 半導体装置の製造方法 | |
| JPH04192450A (ja) | 複合リードフレーム | |
| KR19980083259A (ko) | 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법 | |
| JPH0448769A (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 |