JPH0637140A - Ｉｃチップ実装方法 - Google Patents
Ｉｃチップ実装方法Info
- Publication number
- JPH0637140A JPH0637140A JP4209825A JP20982592A JPH0637140A JP H0637140 A JPH0637140 A JP H0637140A JP 4209825 A JP4209825 A JP 4209825A JP 20982592 A JP20982592 A JP 20982592A JP H0637140 A JPH0637140 A JP H0637140A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- wiring
- thickness
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ＩＣチップ実装後の基板等全体の厚さを薄くし
ても、その基板等全体の強度がほとんど低下しないで済
むＩＣチップ実装方法を実現する。 【構成】表面に配線（４０）が形成された基板（１０）
に対しその裏面側から配線（４０）に至るＩＣチップ
（７０）よりも径の大きな穴（６０）が設けられ、ＩＣ
チップ（７０）が穴（６０）の中で基板（１０）の裏面
側から前記電極の対応する配線（４０）にバンプ（３
０）を介して接続される。埋設されたＩＣチップの厚さ
の影響が緩和されて、基板の厚さをほぼ全体の許容厚さ
に留めることができる。
ても、その基板等全体の強度がほとんど低下しないで済
むＩＣチップ実装方法を実現する。 【構成】表面に配線（４０）が形成された基板（１０）
に対しその裏面側から配線（４０）に至るＩＣチップ
（７０）よりも径の大きな穴（６０）が設けられ、ＩＣ
チップ（７０）が穴（６０）の中で基板（１０）の裏面
側から前記電極の対応する配線（４０）にバンプ（３
０）を介して接続される。埋設されたＩＣチップの厚さ
の影響が緩和されて、基板の厚さをほぼ全体の許容厚さ
に留めることができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣチップ実装方法
に関し、詳しくは、平面型表示装置やＩＣカード等の装
置，器具などであって薄いことを特徴とする装置等に用
いられる回路に適したＩＣチップ実装方法に関する。
に関し、詳しくは、平面型表示装置やＩＣカード等の装
置，器具などであって薄いことを特徴とする装置等に用
いられる回路に適したＩＣチップ実装方法に関する。
【０００２】
【従来の技術】ＩＣチップを実装する場合、従来は、ワ
イヤボンデイングやバンプ接続により基板の表面上にＩ
Ｃチップが搭載される。図２に、ワイヤボンデイングに
よるＩＣチップ実装状態についての断面図を示す。この
実装方法はＩＣのパッケージング等に際して最もポピュ
ラーなものであり、１は基板、２は配線、３はＩＣチッ
プ、４はワイヤである。基板１の表面上には、配線２が
パターン形成され或はリードフレームの端部等が配置さ
れる。そして、同じ表面上に搭載されたＩＣチップ３の
電極と、それに対応する配線２等とに対して、直径２０
〜３０μm の金ワイヤ４等がボンデイングされる。これ
により、ＩＣチップ３が電気的に接続されて基板２に実
装される。
イヤボンデイングやバンプ接続により基板の表面上にＩ
Ｃチップが搭載される。図２に、ワイヤボンデイングに
よるＩＣチップ実装状態についての断面図を示す。この
実装方法はＩＣのパッケージング等に際して最もポピュ
ラーなものであり、１は基板、２は配線、３はＩＣチッ
プ、４はワイヤである。基板１の表面上には、配線２が
パターン形成され或はリードフレームの端部等が配置さ
れる。そして、同じ表面上に搭載されたＩＣチップ３の
電極と、それに対応する配線２等とに対して、直径２０
〜３０μm の金ワイヤ４等がボンデイングされる。これ
により、ＩＣチップ３が電気的に接続されて基板２に実
装される。
【０００３】図３に、他の例として、バンプ接続による
ＩＣチップ実装状態についての断面図を示す。この実装
方法は回路基板上にＩＣチップが直接搭載されるタイプ
であり、２は配線、３はＩＣチップ、５はバンプ、６は
回路基板である。回路基板６の表面上には、配線２がパ
ターン形成されている。そして、その上に、バンプ５を
挟んで、収縮性接着剤あるいは加熱加圧等によりＩＣチ
ップ３が固着される。このバンプ５を介してＩＣチップ
３の電極と配線２とが接続され、同様に他の電極と配線
も接続されることにより、ＩＣチップ３が基板２に実装
される。なお、これらの図では、パッケージやモールド
その他のものの図示は、表示の簡明化のために、割愛す
る。
ＩＣチップ実装状態についての断面図を示す。この実装
方法は回路基板上にＩＣチップが直接搭載されるタイプ
であり、２は配線、３はＩＣチップ、５はバンプ、６は
回路基板である。回路基板６の表面上には、配線２がパ
ターン形成されている。そして、その上に、バンプ５を
挟んで、収縮性接着剤あるいは加熱加圧等によりＩＣチ
ップ３が固着される。このバンプ５を介してＩＣチップ
３の電極と配線２とが接続され、同様に他の電極と配線
も接続されることにより、ＩＣチップ３が基板２に実装
される。なお、これらの図では、パッケージやモールド
その他のものの図示は、表示の簡明化のために、割愛す
る。
【０００４】
【発明が解決しようとする課題】このような従来のＩＣ
チップ実装方法では、基板の表面上にＩＣチップが搭載
される。このため、ＩＣチップ実装後の基板等全体の厚
さは、少なくともＩＣチップの厚さの分だけは、基板単
体のときよりも厚くなる。しかし、最近の平面型表示装
置等に対する薄型化の要求には厳しいものがあり、それ
用の回路も一層薄く実装する必要に迫られている。例え
ば、セルラーホンでは０．５mm以下、ＩＣカードでは
０．２mm以下が求められている。これは、従来の一般的
な基板単体の厚さ或はＩＣチップの厚さである１mm〜
０．５mmよりも薄いものである。
チップ実装方法では、基板の表面上にＩＣチップが搭載
される。このため、ＩＣチップ実装後の基板等全体の厚
さは、少なくともＩＣチップの厚さの分だけは、基板単
体のときよりも厚くなる。しかし、最近の平面型表示装
置等に対する薄型化の要求には厳しいものがあり、それ
用の回路も一層薄く実装する必要に迫られている。例え
ば、セルラーホンでは０．５mm以下、ＩＣカードでは
０．２mm以下が求められている。これは、従来の一般的
な基板単体の厚さ或はＩＣチップの厚さである１mm〜
０．５mmよりも薄いものである。
【０００５】この要求に応えるためには、基板およびＩ
Ｃチップを共に薄くする必要があり、例えばそれぞれが
許容厚さの半分以下の厚さになるようにしなければなら
ない。ところが、そのように薄くしたのでは、強度が低
下して簡単に壊れてしまうので問題である。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、ＩＣチップ実装後の基板等全体の厚さを薄くし
ても、その基板等全体の強度があまり低下しないで済む
ＩＣチップ実装方法を実現することである。
Ｃチップを共に薄くする必要があり、例えばそれぞれが
許容厚さの半分以下の厚さになるようにしなければなら
ない。ところが、そのように薄くしたのでは、強度が低
下して簡単に壊れてしまうので問題である。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、ＩＣチップ実装後の基板等全体の厚さを薄くし
ても、その基板等全体の強度があまり低下しないで済む
ＩＣチップ実装方法を実現することである。
【０００６】
【課題を解決するための手段】このような目的を達成す
るこの発明のＩＣチップ実装方法は、表面に配線が形成
された基板に対しその裏面側から前記配線に至るＩＣチ
ップよりも径の大きな穴が設けられ、前記ＩＣチップが
前記穴の中で前記基板の前記裏面側から前記電極の対応
する前記配線にバンプを介して接続されることにより、
前記ＩＣチップが前記基板に実装されるものである。
るこの発明のＩＣチップ実装方法は、表面に配線が形成
された基板に対しその裏面側から前記配線に至るＩＣチ
ップよりも径の大きな穴が設けられ、前記ＩＣチップが
前記穴の中で前記基板の前記裏面側から前記電極の対応
する前記配線にバンプを介して接続されることにより、
前記ＩＣチップが前記基板に実装されるものである。
【０００７】具体的には、ＩＣチップを実装する基板は
実装時の前記ＩＣチップの電極位置に対応した前記基板
の表面上の位置に前記電極に応じた大きさの小穴が設け
られ、前記小穴が導電体により充たされて前記導電体に
よりバンプが形成され、前記基板の前記表面側から配線
が形成されて前記バンプに接続され、前記基板の前記表
面側から絶縁性樹脂が塗布され、前記基板は前記ＩＣチ
ップの実装位置に前記基板の裏面側から前記バンプに至
る前記ＩＣチップよりも径の大きな穴が設けられ、前記
ＩＣチップは前記穴の中で前記基板の前記裏面側から前
記電極が対応する前記バンプに接続され、前記穴に前記
基板の前記裏面側から絶縁性樹脂が封入されることによ
り、前記ＩＣチップが前記基板に実装される。
実装時の前記ＩＣチップの電極位置に対応した前記基板
の表面上の位置に前記電極に応じた大きさの小穴が設け
られ、前記小穴が導電体により充たされて前記導電体に
よりバンプが形成され、前記基板の前記表面側から配線
が形成されて前記バンプに接続され、前記基板の前記表
面側から絶縁性樹脂が塗布され、前記基板は前記ＩＣチ
ップの実装位置に前記基板の裏面側から前記バンプに至
る前記ＩＣチップよりも径の大きな穴が設けられ、前記
ＩＣチップは前記穴の中で前記基板の前記裏面側から前
記電極が対応する前記バンプに接続され、前記穴に前記
基板の前記裏面側から絶縁性樹脂が封入されることによ
り、前記ＩＣチップが前記基板に実装される。
【０００８】
【作用】このような構成のこの発明のＩＣチップ実装方
法では、ＩＣチップが基板に設けられた穴に埋設されて
実装される。これにより、ＩＣチップを実装した基板等
全体の厚さが、基板とＩＣチップの厚さの和とはなら
ず、基本的には基板とＩＣチップの何れか厚い方の厚さ
によって決定される。したがって、基板の厚さを、ＩＣ
チップの厚さに関係なく全体の許容厚さにほぼ等しくす
ることができる。そこで、ＩＣチップ実装後の基板等全
体の厚さが薄くなっても、その割には基板を薄くしない
でも済むので、その基板等全体の強度はあまり低下しな
い。
法では、ＩＣチップが基板に設けられた穴に埋設されて
実装される。これにより、ＩＣチップを実装した基板等
全体の厚さが、基板とＩＣチップの厚さの和とはなら
ず、基本的には基板とＩＣチップの何れか厚い方の厚さ
によって決定される。したがって、基板の厚さを、ＩＣ
チップの厚さに関係なく全体の許容厚さにほぼ等しくす
ることができる。そこで、ＩＣチップ実装後の基板等全
体の厚さが薄くなっても、その割には基板を薄くしない
でも済むので、その基板等全体の強度はあまり低下しな
い。
【０００９】
【実施例】以下、この発明のＩＣチップ実装方法の一実
施例について説明する。図１は、その処理手順を説明す
るための断面図群であり、（ａ）から（ｈ）まで時系列
的に各断面を示す。ここで、１０はガラス基板、２０は
小穴、３０はバンプ、４０は配線、５０は樹脂、６０は
穴、７０はＩＣチップ、８０は樹脂である。先ず、工程
１では（図１（ａ）参照）、ＩＣチップを実装する対象
である基板の具体的なものとして、高融点のガラス基板
１０が準備される。その厚さは、例えば０．３mmであ
る。
施例について説明する。図１は、その処理手順を説明す
るための断面図群であり、（ａ）から（ｈ）まで時系列
的に各断面を示す。ここで、１０はガラス基板、２０は
小穴、３０はバンプ、４０は配線、５０は樹脂、６０は
穴、７０はＩＣチップ、８０は樹脂である。先ず、工程
１では（図１（ａ）参照）、ＩＣチップを実装する対象
である基板の具体的なものとして、高融点のガラス基板
１０が準備される。その厚さは、例えば０．３mmであ
る。
【００１０】次に、工程２では（図１（ｂ）参照）、ガ
ラス基板１０の表面に小穴２０等がパターニング，エッ
チング処理等によって形成される。その位置は実装すべ
きＩＣチップの電極の配置に対応している。通常、その
大きさは１００μｍ×１００μｍ×深さ２０μｍであ
り、凹み或は溝ともいえる。工程３では（図１（ｃ）参
照）、小穴２０等の中にバンプ３０等が形成される。そ
れは印刷等により小穴内に充填されたＡｕペーストを約
６５０℃で焼成すること等により行われる。なお、バン
プは形状や形成方法等の相違に応じてパッドと呼ばれる
こともある。
ラス基板１０の表面に小穴２０等がパターニング，エッ
チング処理等によって形成される。その位置は実装すべ
きＩＣチップの電極の配置に対応している。通常、その
大きさは１００μｍ×１００μｍ×深さ２０μｍであ
り、凹み或は溝ともいえる。工程３では（図１（ｃ）参
照）、小穴２０等の中にバンプ３０等が形成される。そ
れは印刷等により小穴内に充填されたＡｕペーストを約
６５０℃で焼成すること等により行われる。なお、バン
プは形状や形成方法等の相違に応じてパッドと呼ばれる
こともある。
【００１１】工程４では（図１（ｄ）参照）、ガラス基
板１０の同一表面上に、バンプ３０に接続される配線４
０等の配線パターンがスパッタリング，印刷等により形
成される。例えば、それはＴｉ，Ｃｒを下地とするＣｕ
配線であり、その厚さは２０００〜３０００オングスト
ロームである。工程５では（図１（ｅ）参照）、さらに
その上から同一表面上に、ポリイミド等の樹脂５０をコ
ーテングする。その厚さは、１〜１０μｍである。
板１０の同一表面上に、バンプ３０に接続される配線４
０等の配線パターンがスパッタリング，印刷等により形
成される。例えば、それはＴｉ，Ｃｒを下地とするＣｕ
配線であり、その厚さは２０００〜３０００オングスト
ロームである。工程５では（図１（ｅ）参照）、さらに
その上から同一表面上に、ポリイミド等の樹脂５０をコ
ーテングする。その厚さは、１〜１０μｍである。
【００１２】工程６では（図１（ｆ）参照）、ガラス基
板１０の上記表面の反対側である裏面から、沸硝酸等を
用いたエッチングにより穴６０が形成される。その大き
さは実装すべきＩＣチップの外寸よりも大きく、その位
置は実装すべきＩＣチップの位置に対応している。さら
に、その深さについては底部がバンプ３０等に達してお
り、ガラス基板１０に関して言えば開口部あるいは窓と
もいえるものである。もっとも、この状態であっても、
バンプ３０等や配線４０等は樹脂５０によりサポートさ
れている。
板１０の上記表面の反対側である裏面から、沸硝酸等を
用いたエッチングにより穴６０が形成される。その大き
さは実装すべきＩＣチップの外寸よりも大きく、その位
置は実装すべきＩＣチップの位置に対応している。さら
に、その深さについては底部がバンプ３０等に達してお
り、ガラス基板１０に関して言えば開口部あるいは窓と
もいえるものである。もっとも、この状態であっても、
バンプ３０等や配線４０等は樹脂５０によりサポートさ
れている。
【００１３】工程７では（図１（ｇ）参照）、穴６０の
中にＩＣチップ７０が挿入される。その外部接続用の電
極がそれぞれ対応するバンプ３０等に接するように位置
合わせがなされて、収縮性接着剤や加熱加圧等によりこ
れらが接続される。例えば、４００℃〜５００℃に加熱
して、１バンプ当たり約１００ｇ重で１〜２秒ほど加圧
する。なお、ＩＣチップ７０の厚さは０．２mmであり、
穴６０内に完全に埋没する。最後に、工程８では（図１
（ｈ）参照）、シリコン等の絶縁性樹脂８０が穴６０の
中に充填され、電気的絶縁や機械的保持に加えて防水や
熱放散等によって、ＩＣチップ７０の保護が図られる。
中にＩＣチップ７０が挿入される。その外部接続用の電
極がそれぞれ対応するバンプ３０等に接するように位置
合わせがなされて、収縮性接着剤や加熱加圧等によりこ
れらが接続される。例えば、４００℃〜５００℃に加熱
して、１バンプ当たり約１００ｇ重で１〜２秒ほど加圧
する。なお、ＩＣチップ７０の厚さは０．２mmであり、
穴６０内に完全に埋没する。最後に、工程８では（図１
（ｈ）参照）、シリコン等の絶縁性樹脂８０が穴６０の
中に充填され、電気的絶縁や機械的保持に加えて防水や
熱放散等によって、ＩＣチップ７０の保護が図られる。
【００１４】なお、図１では各断面図の対比を明瞭にす
べく全てが同じ向きの状態について図示されているが、
工程６〜８の実際の処理ではガラス基板１０が反転され
た状態で処理を進めるのがよい。このようにして、ガラ
ス基板１０内にＩＣチップ７０が埋設される。そこで、
ＩＣチップ実装後の基板全体の厚さは、ガラス基板１０
の厚さにほぼ等しく、約０．３mmで済む。ＩＣチップの
厚さ０．２mmは、全体の厚さには何ら影響しない。
べく全てが同じ向きの状態について図示されているが、
工程６〜８の実際の処理ではガラス基板１０が反転され
た状態で処理を進めるのがよい。このようにして、ガラ
ス基板１０内にＩＣチップ７０が埋設される。そこで、
ＩＣチップ実装後の基板全体の厚さは、ガラス基板１０
の厚さにほぼ等しく、約０．３mmで済む。ＩＣチップの
厚さ０．２mmは、全体の厚さには何ら影響しない。
【００１５】
【発明の効果】以上の説明から理解できるように、この
発明のＩＣチップ実装方法にあっては、ＩＣチップ実装
後の全体の許容厚さにほぼ等しい値を基板の厚さとして
採用することができる。したがって、ＩＣチップ実装後
の基板等全体の厚さを薄くしても、ＩＣチップの厚さ分
だけ薄くせざるを得なかった従来方法に較べるとその分
だけ多くの余裕があるので、その基板等全体の強度がそ
の割には低下しないで済むという効果がある。
発明のＩＣチップ実装方法にあっては、ＩＣチップ実装
後の全体の許容厚さにほぼ等しい値を基板の厚さとして
採用することができる。したがって、ＩＣチップ実装後
の基板等全体の厚さを薄くしても、ＩＣチップの厚さ分
だけ薄くせざるを得なかった従来方法に較べるとその分
だけ多くの余裕があるので、その基板等全体の強度がそ
の割には低下しないで済むという効果がある。
【図１】図１は、この発明のＩＣチップ実装方法の一実
施例についてそのプロセスフローを示す断面図群であ
る。
施例についてそのプロセスフローを示す断面図群であ
る。
【図２】図２は、従来の一つの実装方法によるＩＣチッ
プ実装状態についての断面図である。
プ実装状態についての断面図である。
【図３】図３は、従来の他の実装方法によるＩＣチップ
実装状態についての断面図である。
実装状態についての断面図である。
１ 基板 ２ 配線 ３ ＩＣチップ ４ ワイヤ ５ バンプ ６ 回路基板 １０ ガラス基板 ２０ 小穴 ３０ バンプ ４０ 配線 ５０ 樹脂 ６０ 穴 ７０ ＩＣチップ ８０ 樹脂
Claims (2)
- 【請求項１】表面に配線が形成された基板に対しその裏
面側から前記配線に至るＩＣチップよりも径の大きな穴
が設けられ、前記ＩＣチップが前記穴の中で前記基板の
前記裏面側から前記電極の対応する前記配線に接続され
ることにより、前記ＩＣチップが前記基板に実装される
ことを特徴とするＩＣチップ実装方法。 - 【請求項２】ＩＣチップを実装する基板は実装時の前記
ＩＣチップの電極位置に対応した前記基板の表面上の位
置に前記電極に応じた大きさの小穴が設けられ、前記小
穴が導電体により充たされて前記導電体によりバンプ又
はパッドが形成され、前記基板の前記表面側から配線が
形成されて前記バンプ又は前記パッドに接続され、前記
基板の前記表面側から絶縁性樹脂が塗布され、前記基板
は前記ＩＣチップの実装位置に前記基板の裏面側から前
記バンプ又は前記パッドに至る前記ＩＣチップよりも径
の大きな穴が設けられ、前記ＩＣチップは前記穴の中で
前記基板の前記裏面側から前記電極が対応する前記バン
プ又は前記パッドに接続され、前記穴に前記基板の前記
裏面側から絶縁性樹脂が封入されることにより、前記Ｉ
Ｃチップが前記基板に実装されることを特徴とするＩＣ
チップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209825A JPH0637140A (ja) | 1992-07-14 | 1992-07-14 | Ｉｃチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4209825A JPH0637140A (ja) | 1992-07-14 | 1992-07-14 | Ｉｃチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637140A true JPH0637140A (ja) | 1994-02-10 |
Family
ID=16579246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4209825A Pending JPH0637140A (ja) | 1992-07-14 | 1992-07-14 | Ｉｃチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637140A (ja) |
-
1992
- 1992-07-14 JP JP4209825A patent/JPH0637140A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US5789278A (en) | Method for fabricating chip modules | |
| JPWO2001071806A1 (ja) | 半導体装置、電子機器の製造方法、電子機器および携帯情報端末 | |
| JP2003197679A (ja) | 半導体装置及びその実装方法並びに実装体 | |
| JPH0432541B2 (ja) | ||
| JPH0637140A (ja) | Ｉｃチップ実装方法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP2947223B2 (ja) | 半導体装置の製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPH10223626A (ja) | 半導体チップ，半導体チップの製造方法，半導体装置，電子装置 | |
| KR100434945B1 (ko) | 스마트 ｉｃ카드의 패키징 구조 및 그의 패키징 방법 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 | |
| JPH02172245A (ja) | 半導体装置 | |
| JP2005085943A (ja) | 端子電極、半導体装置、半導体モジュール、電子機器および端子電極の製造方法 | |
| JPH06283625A (ja) | マルチチップ半導体装置 | |
| JP2001358171A (ja) | 半導体素子実装構造 | |
| JP2523209Y2 (ja) | 混成集積回路 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP2002252325A (ja) | 半導体装置およびその製造方法 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 | |
| JP2001085557A (ja) | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 |