JPH06283625A - マルチチップ半導体装置 - Google Patents
マルチチップ半導体装置Info
- Publication number
- JPH06283625A JPH06283625A JP5090791A JP9079193A JPH06283625A JP H06283625 A JPH06283625 A JP H06283625A JP 5090791 A JP5090791 A JP 5090791A JP 9079193 A JP9079193 A JP 9079193A JP H06283625 A JPH06283625 A JP H06283625A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- glass substrate
- chip
- circuit layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 マルチチップ半導体装置の信頼性と放熱性と
を向上させる。 【構成】 絶縁性基板１、その上に形成された配線回路
層２及び外部端子となるリード５からなる半導体搭載用
配線基板に、複数の半導体チップ６ａ〜６ｄを搭載した
マルチチップ半導体装置において、絶縁性基板としてガ
ラス基板を使用する。
を向上させる。 【構成】 絶縁性基板１、その上に形成された配線回路
層２及び外部端子となるリード５からなる半導体搭載用
配線基板に、複数の半導体チップ６ａ〜６ｄを搭載した
マルチチップ半導体装置において、絶縁性基板としてガ
ラス基板を使用する。
Description
【０００１】
【産業上の利用分野】この発明は、複数のＬＳＩなどの
半導体チップを搭載したマルチチップ半導体装置に関す
る。
半導体チップを搭載したマルチチップ半導体装置に関す
る。
【０００２】
【従来の技術】従来のマルチチップ半導体装置において
は、図３に示すように、アイランドとリードとからなる
リードフレームの当該アイランド３１上に、絶縁性基板
３２とその上に配設された導体パターン３３と複数の半
導体チップ３４ａ〜３４ｂとからなるプリント配線基板
３５が接着されている。この場合、プリント配線基板３
５の周囲にリードフレームのインナーリード３６が配さ
れ、プリント配線基板３５の導体パターン３３とインナ
ーリード３６とがワイヤーボンディング法によりワイヤ
ー３７ａで接続される。また、半導体チップ３４ａ〜３
４ｂも導体パターン３３とワイヤー３７ｂで接続され、
全体が樹脂３８により封止された構造となっている。
は、図３に示すように、アイランドとリードとからなる
リードフレームの当該アイランド３１上に、絶縁性基板
３２とその上に配設された導体パターン３３と複数の半
導体チップ３４ａ〜３４ｂとからなるプリント配線基板
３５が接着されている。この場合、プリント配線基板３
５の周囲にリードフレームのインナーリード３６が配さ
れ、プリント配線基板３５の導体パターン３３とインナ
ーリード３６とがワイヤーボンディング法によりワイヤ
ー３７ａで接続される。また、半導体チップ３４ａ〜３
４ｂも導体パターン３３とワイヤー３７ｂで接続され、
全体が樹脂３８により封止された構造となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
マルチチップ半導体装置においては、プリント配線基板
の絶縁性基板として半導体チップの熱膨脹係数と大きく
異なるガラスエポキシ基板やポリイミド基板を使用して
いるために、プリント基板と半導体チップとが膨脹、収
縮を繰り返すことにより半導体チップがプリント配線基
板から剥離したり、半導体チップにクラックが発生した
りするため、半導体装置そのものの信頼性が低下すると
いう問題があった。
マルチチップ半導体装置においては、プリント配線基板
の絶縁性基板として半導体チップの熱膨脹係数と大きく
異なるガラスエポキシ基板やポリイミド基板を使用して
いるために、プリント基板と半導体チップとが膨脹、収
縮を繰り返すことにより半導体チップがプリント配線基
板から剥離したり、半導体チップにクラックが発生した
りするため、半導体装置そのものの信頼性が低下すると
いう問題があった。
【０００４】また、ガラスエポキシ基板やポリイミド基
板は熱伝導性が十分ではなく、しかも、このようなプリ
ント配線基板に半導体チップを直接実装しているので、
半導体装置が発した熱を外部へ放熱しにくいという問題
があった。また、リードとプリント基板とは細いワイヤ
ーで接続されているだけなので、リードから放熱する効
率が非常に低く、この点でも放熱性に問題があった。特
に、熱の発生源である半導体チップを複数搭載するマル
チチップ半導体装置においては、放熱性を向上させると
いうことが重大な問題となっていた。
板は熱伝導性が十分ではなく、しかも、このようなプリ
ント配線基板に半導体チップを直接実装しているので、
半導体装置が発した熱を外部へ放熱しにくいという問題
があった。また、リードとプリント基板とは細いワイヤ
ーで接続されているだけなので、リードから放熱する効
率が非常に低く、この点でも放熱性に問題があった。特
に、熱の発生源である半導体チップを複数搭載するマル
チチップ半導体装置においては、放熱性を向上させると
いうことが重大な問題となっていた。
【０００５】この発明は、以上のような従来技術の問題
点を解決しようとするものであり、高い信頼性と優れた
放熱性とを有するマルチチップ半導体装置を提供するこ
とを目的とする。
点を解決しようとするものであり、高い信頼性と優れた
放熱性とを有するマルチチップ半導体装置を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】この発明者らは、半導体
チップとほぼ同等の熱膨張係数を有するガラス基板を使
用することにより上述の目的が達成できることを見出
し、この発明を完成させるに至った。
チップとほぼ同等の熱膨張係数を有するガラス基板を使
用することにより上述の目的が達成できることを見出
し、この発明を完成させるに至った。
【０００７】即ち、この発明は、絶縁性基板、その上に
形成された配線回路層、及び配線基板の外部端子となる
リードからなる半導体搭載用配線基板に、複数の半導体
チップが搭載されているマルチチップ半導体装置におい
て、絶縁性基板がガラス基板であることを特徴とするマ
ルチチップ半導体装置を提供する。
形成された配線回路層、及び配線基板の外部端子となる
リードからなる半導体搭載用配線基板に、複数の半導体
チップが搭載されているマルチチップ半導体装置におい
て、絶縁性基板がガラス基板であることを特徴とするマ
ルチチップ半導体装置を提供する。
【０００８】
【作用】この発明のマルチチップ半導体装置において
は、半導体チップと熱膨脹係数がほぼ同等であるガラス
基板を使用するので、熱による膨脹、収縮によりガラス
基板上から半導体チップが剥離したり、半導体チップに
クラックが生じたりすることを防止することが可能とな
る。
は、半導体チップと熱膨脹係数がほぼ同等であるガラス
基板を使用するので、熱による膨脹、収縮によりガラス
基板上から半導体チップが剥離したり、半導体チップに
クラックが生じたりすることを防止することが可能とな
る。
【０００９】また、ガラス基板は、従来のガラスエポキ
シ基板やポリイミド基板に比べ熱伝導率が良好なため、
半導体装置の放熱性を改善することが可能となる。
シ基板やポリイミド基板に比べ熱伝導率が良好なため、
半導体装置の放熱性を改善することが可能となる。
【００１０】更に、リードをガラス基板上に配すればリ
ードからの放熱効率も高めることが可能となる。
ードからの放熱効率も高めることが可能となる。
【００１１】
【実施例】以下、この発明を図面に基づいて詳細に説明
する。なお、図において同じ番号は同一又は同等の構成
要素を示している。
する。なお、図において同じ番号は同一又は同等の構成
要素を示している。
【００１２】図１（ａ）は、この発明のマルチチップ半
導体装置の好ましい実施例の平面図であり、同図（ｂ）
はその概略側面図である。同図にあるように、この発明
のマルチチップ半導体装置は、絶縁性基板としてのガラ
ス基板１とその上に形成された配線回路層２とからなる
配線回路板３と、ガラス基板１の周辺に接着層４により
固定された外部端子となるリード５とからなる半導体搭
載用配線基板に、複数の半導体チップ６ａ〜６ｄが搭載
された構造を有する。この場合、半導体チップ６ａ〜６
ｄは、バンプ７ｂを介してガラス基板１上の配線回路層
２に接続されている。また、リード５のインナーリード
５ａは、配線回路層２のターミナル２ａとバンプ７ａに
より接続されている。
導体装置の好ましい実施例の平面図であり、同図（ｂ）
はその概略側面図である。同図にあるように、この発明
のマルチチップ半導体装置は、絶縁性基板としてのガラ
ス基板１とその上に形成された配線回路層２とからなる
配線回路板３と、ガラス基板１の周辺に接着層４により
固定された外部端子となるリード５とからなる半導体搭
載用配線基板に、複数の半導体チップ６ａ〜６ｄが搭載
された構造を有する。この場合、半導体チップ６ａ〜６
ｄは、バンプ７ｂを介してガラス基板１上の配線回路層
２に接続されている。また、リード５のインナーリード
５ａは、配線回路層２のターミナル２ａとバンプ７ａに
より接続されている。
【００１３】この発明において、ガラス基板１は、配線
回路層２や半導体チップ６ａ〜６ｄなどの支持部材であ
り、しかも半導体装置の放熱性を向上させるためのもの
である。このようなガラス基板１としては、半導体チッ
プと熱膨脹係数が近似したものを使用することが好まし
い。
回路層２や半導体チップ６ａ〜６ｄなどの支持部材であ
り、しかも半導体装置の放熱性を向上させるためのもの
である。このようなガラス基板１としては、半導体チッ
プと熱膨脹係数が近似したものを使用することが好まし
い。
【００１４】なお、半導体チップ６ａ〜６ｄと配線回路
層２との電気的接続をワイヤーボンディング法により行
う場合には、半導体チップ６ａ〜６ｄのガラス基板１上
への接着は種々の接着剤を用いて行うことができる。
層２との電気的接続をワイヤーボンディング法により行
う場合には、半導体チップ６ａ〜６ｄのガラス基板１上
への接着は種々の接着剤を用いて行うことができる。
【００１５】なお、ガラス基板１として光透過性のもの
を使用することにより、半導体チップ６ａ〜６ｄと配線
回路層２とをバンプ接続やＴＡＢ接続をする場合に、ガ
ラス基板の裏面から、接続の位置合わせが容易にできる
ようになる。
を使用することにより、半導体チップ６ａ〜６ｄと配線
回路層２とをバンプ接続やＴＡＢ接続をする場合に、ガ
ラス基板の裏面から、接続の位置合わせが容易にできる
ようになる。
【００１６】配線回路層２は、複数の半導体チップ同士
を互いに導通させ、また半導体チップとリード５とを電
気的に接続させるものであり、例えば、導電ペーストの
スクリーン印刷法により形成したり、金属薄膜、透明導
電膜、あるいは透明導電膜上に金属薄膜が形成された複
合導電膜を、真空蒸着法やスパッタ法、あるいはメッキ
法などにより絶縁膜２上に形成し、それをフォトリソグ
ラフ技術、エッチング技術を利用してパターニングする
ことにより形成したりすることができる。なお、フォト
リソグラフ技術を使用すると、配線回路層２の微細パタ
ーン化が可能となり、半導体装置の高密度実装を実現す
ることができる。
を互いに導通させ、また半導体チップとリード５とを電
気的に接続させるものであり、例えば、導電ペーストの
スクリーン印刷法により形成したり、金属薄膜、透明導
電膜、あるいは透明導電膜上に金属薄膜が形成された複
合導電膜を、真空蒸着法やスパッタ法、あるいはメッキ
法などにより絶縁膜２上に形成し、それをフォトリソグ
ラフ技術、エッチング技術を利用してパターニングする
ことにより形成したりすることができる。なお、フォト
リソグラフ技術を使用すると、配線回路層２の微細パタ
ーン化が可能となり、半導体装置の高密度実装を実現す
ることができる。
【００１７】配線回路層２を熱伝導性と導電性とが、銅
箔等に比べて低いＩＴＯをパターニングしたものから形
成した場合には、更にそのＩＴＯパターン上にニッケル
などの高い熱伝導性と導電性とを有する材料で被覆する
ことが好ましい。これにより配線回路層２を経由して半
導体チップからリード５への熱の伝達の効率を向上させ
ることができる。
箔等に比べて低いＩＴＯをパターニングしたものから形
成した場合には、更にそのＩＴＯパターン上にニッケル
などの高い熱伝導性と導電性とを有する材料で被覆する
ことが好ましい。これにより配線回路層２を経由して半
導体チップからリード５への熱の伝達の効率を向上させ
ることができる。
【００１８】接着層４は、前述したようにリード５をガ
ラス基板１に固定するためのもので、例えば、絶縁性の
両面接着テープを使用することができる。
ラス基板１に固定するためのもので、例えば、絶縁性の
両面接着テープを使用することができる。
【００１９】リード５は、半導体装置の外部端子として
機能し、且つガラス基板１や配線回路層２を介して半導
体チップから伝達される熱を外部へ放熱する機能も有す
る。従って、図１に示すように、放熱性向上のためにガ
ラス基板１上に固定することが好ましい。このようなリ
ード５としては、一般的なリードフレームを好ましく使
用することができる。その材質も一般的な鉄系合金や銅
系合金などを使用することができる。なお、リード５の
インナーリード５ａには、配線回路層２のターミナル２
ａとの接続を容易にするために、金やハンダなどの薄層
を常法により形成しておいてもよい。
機能し、且つガラス基板１や配線回路層２を介して半導
体チップから伝達される熱を外部へ放熱する機能も有す
る。従って、図１に示すように、放熱性向上のためにガ
ラス基板１上に固定することが好ましい。このようなリ
ード５としては、一般的なリードフレームを好ましく使
用することができる。その材質も一般的な鉄系合金や銅
系合金などを使用することができる。なお、リード５の
インナーリード５ａには、配線回路層２のターミナル２
ａとの接続を容易にするために、金やハンダなどの薄層
を常法により形成しておいてもよい。
【００２０】バンプ７ａ及び７ｂとしては、一般的なバ
ンプを利用することができ、例えば金やハンダのバンプ
を使用することができる、なお、図１の例では、リード
５と配線回路層２、及び半導体チップ６ａ〜６ｄと配線
回路層２とのそれぞれの電気的接続をバンプ接続した
が、これに限らずワイヤーボンディング法により金やア
ルミのワイヤーで接続することもできる。また、ＴＡＢ
接続部材を用いて接続することもでき、異方性導電性接
着剤を使用して接続することもでき、これらの接続法を
組み合わせることもできる。また、リード５と配線回路
層２のターミナル２ａとの接続は、電解メッキ法により
ニッケル、金、銅、パラジウムなどのメッキ金属で複数
の接続部分を一度に接続することもでき、これによりリ
ード５との接続面積を大きくすることができるため、半
導体装置の熱伝導性と放熱性とを更に向上させることが
できる。
ンプを利用することができ、例えば金やハンダのバンプ
を使用することができる、なお、図１の例では、リード
５と配線回路層２、及び半導体チップ６ａ〜６ｄと配線
回路層２とのそれぞれの電気的接続をバンプ接続した
が、これに限らずワイヤーボンディング法により金やア
ルミのワイヤーで接続することもできる。また、ＴＡＢ
接続部材を用いて接続することもでき、異方性導電性接
着剤を使用して接続することもでき、これらの接続法を
組み合わせることもできる。また、リード５と配線回路
層２のターミナル２ａとの接続は、電解メッキ法により
ニッケル、金、銅、パラジウムなどのメッキ金属で複数
の接続部分を一度に接続することもでき、これによりリ
ード５との接続面積を大きくすることができるため、半
導体装置の熱伝導性と放熱性とを更に向上させることが
できる。
【００２１】この発明のマルチチップ半導体装置は、以
下に説明する方法により製造することができる。例え
ば、図１に示したマルチチップ半導体装置は図２に示し
たように製造することができる。
下に説明する方法により製造することができる。例え
ば、図１に示したマルチチップ半導体装置は図２に示し
たように製造することができる。
【００２２】まず、透明導電層としてＩＴＯが片面に形
成されたガラス基板１（松崎真空株式会社製）の当該Ｉ
ＴＯ層を、フォトリソグラフ技術、エッチング技術を利
用してパターニングする。
成されたガラス基板１（松崎真空株式会社製）の当該Ｉ
ＴＯ層を、フォトリソグラフ技術、エッチング技術を利
用してパターニングする。
【００２３】このＩＴＯ層上に、選択無電解メッキプロ
セスにより金属薄膜を形成して配線回路層２を形成す
る。このような選択無電解メッキプロセスとしては、例
えばメルテックス株式会社製のメルトプレートプロセス
を用いることができ、これによればＩＴＯ層上に約０．
５μｍ厚のニッケル薄膜と、更にその上に約０．０５μ
ｍ厚の金薄膜を形成することができる。
セスにより金属薄膜を形成して配線回路層２を形成す
る。このような選択無電解メッキプロセスとしては、例
えばメルテックス株式会社製のメルトプレートプロセス
を用いることができ、これによればＩＴＯ層上に約０．
５μｍ厚のニッケル薄膜と、更にその上に約０．０５μ
ｍ厚の金薄膜を形成することができる。
【００２４】更に、このガラス基板１の周辺部に絶縁性
テープなどの接着層４を設ける。そしてリード５及び後
工程で搭載する半導体チップ６ａ〜６ｄと接続すべき配
線回路層２の部分にバンプ７ａ、７ｂを常法により形成
する（図２（ａ））。
テープなどの接着層４を設ける。そしてリード５及び後
工程で搭載する半導体チップ６ａ〜６ｄと接続すべき配
線回路層２の部分にバンプ７ａ、７ｂを常法により形成
する（図２（ａ））。
【００２５】次に、図２（ｂ）に示すような通常のリー
ドフレーム８のインナーリード５ａを、図２（ａ）に示
したガラス基板１の接着層４に固定し（図２（ｃ））、
更に、半導体チップ６ａ〜６ｄを、フェイスダウン方式
で配線回路層２と接続すべき箇所に位置合わせし、半導
体チップの接続部とインナーリード接続部とを熱圧着す
る（図２（ｄ））。
ドフレーム８のインナーリード５ａを、図２（ａ）に示
したガラス基板１の接着層４に固定し（図２（ｃ））、
更に、半導体チップ６ａ〜６ｄを、フェイスダウン方式
で配線回路層２と接続すべき箇所に位置合わせし、半導
体チップの接続部とインナーリード接続部とを熱圧着す
る（図２（ｄ））。
【００２６】この後は、常法により洗浄し、更に必要に
応じて、樹脂封止を行い、リードフレームのフレーム部
分を除去することによりマルチチップ半導体装置を製造
することができる。
応じて、樹脂封止を行い、リードフレームのフレーム部
分を除去することによりマルチチップ半導体装置を製造
することができる。
【００２７】なお、インナーリード５ａをガラス基板１
の接着層４に固定するに先立って、半導体チップ６ａ〜
６ｄをガラス基板１に搭載することもできる。この場合
には、半導体チップの実装効率と信頼性の向上を図るこ
とができる。
の接着層４に固定するに先立って、半導体チップ６ａ〜
６ｄをガラス基板１に搭載することもできる。この場合
には、半導体チップの実装効率と信頼性の向上を図るこ
とができる。
【００２８】
【発明の効果】この発明マルチチップ半導体装置によれ
ば、半導体チップと熱膨脹係数がほぼ同等であるガラス
基板を使用するので、熱による膨脹、収縮によりガラス
基板上から半導体チップが剥離したり、半導体チップに
クラックが生じたりすることを防止することが可能とな
り、高い信頼性を実現できる。また、使用するガラス基
板は、従来のガラスエポキシ基板やポリイミド基板に比
べ熱伝導率が良好なため、放熱性を改善することができ
る。特に、リードをガラス基板上に配すればリードから
の放熱効率も高めることができる。
ば、半導体チップと熱膨脹係数がほぼ同等であるガラス
基板を使用するので、熱による膨脹、収縮によりガラス
基板上から半導体チップが剥離したり、半導体チップに
クラックが生じたりすることを防止することが可能とな
り、高い信頼性を実現できる。また、使用するガラス基
板は、従来のガラスエポキシ基板やポリイミド基板に比
べ熱伝導率が良好なため、放熱性を改善することができ
る。特に、リードをガラス基板上に配すればリードから
の放熱効率も高めることができる。
【図面の簡単な説明】
【図１】この発明のマルチチップ半導体装置の好ましい
実施例の平面図（図１（ａ））と概略側面図（図１
（ｂ））である。
実施例の平面図（図１（ａ））と概略側面図（図１
（ｂ））である。
【図２】この発明のマルチチップ半導体装置の製造工程
図である。
図である。
【図３】従来のマルチチップ半導体装置の断面図であ
る。
る。
１ ガラス基板 ２ 配線回路層 ３ 配線回路板 ４ 接着層 ５ リード ５ａ インナーリード ６ａ〜６ｄ 半導体チップ ７ａ、７ｂ バンプ ８ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18 (72)発明者 塚本 健人 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内
Claims (1)
- 【請求項１】 絶縁性基板、その上に形成された配線回
路層、及び外部端子となるリードからなる半導体搭載用
配線基板に、複数の半導体チップを搭載したマルチチッ
プ半導体装置において、絶縁性基板がガラス基板である
ことを特徴とするマルチチップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090791A JPH06283625A (ja) | 1993-03-25 | 1993-03-25 | マルチチップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5090791A JPH06283625A (ja) | 1993-03-25 | 1993-03-25 | マルチチップ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283625A true JPH06283625A (ja) | 1994-10-07 |
Family
ID=14008414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5090791A Pending JPH06283625A (ja) | 1993-03-25 | 1993-03-25 | マルチチップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283625A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598605B2 (en) | 2001-03-08 | 2009-10-06 | Hitachi, Ltd. | Semiconductor device having capacitive insulation means and communication terminal using the device |
| US7732832B2 (en) | 2004-04-28 | 2010-06-08 | Showa Denko K.K. | Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor |
-
1993
- 1993-03-25 JP JP5090791A patent/JPH06283625A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598605B2 (en) | 2001-03-08 | 2009-10-06 | Hitachi, Ltd. | Semiconductor device having capacitive insulation means and communication terminal using the device |
| US7732832B2 (en) | 2004-04-28 | 2010-06-08 | Showa Denko K.K. | Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US6717252B2 (en) | Semiconductor device | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JP2003007921A (ja) | 回路装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JPH01276750A (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3686047B2 (ja) | 半導体装置の製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH06283625A (ja) | マルチチップ半導体装置 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP4260766B2 (ja) | 半導体装置 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPH06104375A (ja) | 半導体集積回路装置 |