JPH0637152A - Method of manufacturing semiconductor device, and semiconductor device - Google Patents

Method of manufacturing semiconductor device, and semiconductor device

Info

Publication number
JPH0637152A
JPH0637152A JP4190588A JP19058892A JPH0637152A JP H0637152 A JPH0637152 A JP H0637152A JP 4190588 A JP4190588 A JP 4190588A JP 19058892 A JP19058892 A JP 19058892A JP H0637152 A JPH0637152 A JP H0637152A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
plating
reinforcing member
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4190588A
Other languages
Japanese (ja)
Inventor
Yoshiharu Hayashi
美晴 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4190588A priority Critical patent/JPH0637152A/en
Publication of JPH0637152A publication Critical patent/JPH0637152A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 TABによる実装が行われる半導体装置にお
いて、リードの補強を目的として接着された補強部材近
傍のリード面のメッキ不良により発生する腐食を防止
し、断面積が小さくなる傾向にあるリードの断線事故を
防止可能な半導体装置の製造方法を実現する。 【構成】 銅箔からなる一層テープ1に、リード群20
をフォトリソグラフィー法により形成した後、メッキを
行い各リード21全面にメッキ層を形成する。その後、
補強部材3を接着し、リード21の補強を行い、半導体
チップ30をボンディングする。
(57) [Abstract] [Purpose] In a semiconductor device mounted by TAB, corrosion caused by defective plating of a lead surface near a reinforcing member adhered for the purpose of reinforcing a lead is prevented, and a cross-sectional area is reduced. (EN) A method of manufacturing a semiconductor device capable of preventing a lead disconnection accident that tends to occur. [Structure] Lead group 20 on a single layer tape 1 made of copper foil
Is formed by a photolithography method, and then plating is performed to form a plating layer on the entire surface of each lead 21. afterwards,
The reinforcing member 3 is bonded, the leads 21 are reinforced, and the semiconductor chip 30 is bonded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テープボンディングを
用いてリードが接続される半導体装置の製造方法に関
し、特に、リードのメッキ工程およびリードの補強部材
を用いた補強工程に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which leads are connected by tape bonding, and more particularly to a lead plating process and a reinforcement process using a lead reinforcing member.

【0002】[0002]

【従来の技術】テープボンディング(TAB)は、半導
体チップの実装化技術として、量産性に優れ、また、近
年益々微細化が進む半導体チップの電極に対応可能な技
術として種々の半導体チップの実装に採用されている。
2. Description of the Related Art Tape bonding (TAB) is a technique for mounting semiconductor chips, which is excellent in mass productivity, and is a technique that can be applied to electrodes of semiconductor chips, which are becoming more and more miniaturized in recent years. Has been adopted.

【0003】図13、図14に、このテープボンディン
グに用いられるフィルムキャリヤの製造方法およびフィ
ルムキャリヤへの装着方法を示してある。接着層15が
形成されたフィルムキャリヤ10としては、一般に耐熱
性に優れた絶縁性の有るポリイミドが用いられることが
多い。このような半導体装置は先ず、図13(a)に示
すように、キャリヤを駆動するためのスプロケットホー
ル11、ICチップを装着するためのディバイスホール
12、形成されたリードを切断するためのスリット穴1
3をポリイミド製のベースフィルム10に形成する。そ
して、図13(b)に示すように、このフィルム10の
表面に形成された接着層15上に薄膜の銅箔16を貼
る。次に、ディバイスホール12、およびスリット穴1
3側のフィルム10の裏面側にレジスト層を形成した
後、これと反対側の表面側から銅箔16をフォトリソグ
ラフィー法により加工し、複数のリードを作成した後、
レジスト層を除去する。従って、図13(c)に示すよ
うな複数のリード21a〜21lからなるリード群20
を各ディバイスホール12の周囲に形成することができ
る。この各リード21は、ディバイスホール12の内側
に向いた半導体チップの電極に接続されるインナーリー
ド(フィンガー)22と、ディバイスホール12に対し
てインナーリード22の外側となり、基板上の配線と接
続されるアウターリード23とに分けることができる。
FIGS. 13 and 14 show a method of manufacturing a film carrier used for this tape bonding and a method of mounting it on the film carrier. As the film carrier 10 on which the adhesive layer 15 is formed, in general, polyimide having excellent heat resistance and insulating properties is often used. First, as shown in FIG. 13A, such a semiconductor device has a sprocket hole 11 for driving a carrier, a device hole 12 for mounting an IC chip, and a slit hole for cutting formed leads. 1
3 is formed on the base film 10 made of polyimide. Then, as shown in FIG. 13B, a thin copper foil 16 is attached onto the adhesive layer 15 formed on the surface of the film 10. Next, the device hole 12 and the slit hole 1
After forming a resist layer on the back surface side of the film 10 on the 3 side, the copper foil 16 is processed from the front surface side on the opposite side by a photolithography method to form a plurality of leads,
The resist layer is removed. Therefore, the lead group 20 including a plurality of leads 21a to 21l as shown in FIG.
Can be formed around each device hole 12. Each of the leads 21 is an inner lead (finger) 22 connected to the electrode of the semiconductor chip facing the inside of the device hole 12, and an outer side of the inner lead 22 with respect to the device hole 12, and connected to the wiring on the substrate. Outer leads 23.

【0004】図14に、上記にて作成されたリード21
にメッキを施し、ICチップ30を装着する工程を示し
てある。本図においては、図13(c)の断面X−Xに
基づき説明する。図14(a)に示すように、図13に
おいて作成されたリード21は、アウターリード23の
一端がベースフィルム10に支持されている。さらに、
これらのリード21は、アウターリード23とインナー
リード22との境界となるリード21の略中間点24に
おいて、ディバイスホール12とスリット穴13により
形成された補強部材17により支持されている。この補
強部材17は、個々のリード21のばたつき、曲がりな
どを防止する機能を有している。
FIG. 14 shows the lead 21 produced as described above.
The process of plating and mounting the IC chip 30 is shown. In this figure, description will be given based on the cross section XX in FIG. As shown in FIG. 14A, one end of the outer lead 23 of the lead 21 formed in FIG. 13 is supported by the base film 10. further,
These leads 21 are supported by a reinforcing member 17 formed by the device hole 12 and the slit hole 13 at a substantially intermediate point 24 of the lead 21, which is a boundary between the outer lead 23 and the inner lead 22. The reinforcing member 17 has a function of preventing flapping and bending of the individual leads 21.

【0005】ベースフィルム10の表面に形成されたこ
のようなリード21に、図14(b)に示すように、2
色メッキを施す。本例においては、後述するICチップ
30の金バンプ41と接続するために、インナーリード
22にNiをバリアーメタルとして金メッキ41を施し
ている。一方、基板上の配線と接続するために、アウタ
ーリード23には、はんだメッキ42を施している。そ
して、メッキの施されたリード21に図14(c)に示
すようにICチップ30をディバイスホール12から取
付ける。その後、リード21とバンプ31との接続を保
護するために、モールド材32を注入し、アウターリー
ド23をスリット穴13からカットすることにより、リ
ードがICチップ30に装着された半導体装置を製造で
きる。
The lead 21 formed on the surface of the base film 10 is provided with 2 as shown in FIG.
Apply color plating. In this example, the inner leads 22 are plated with gold 41 using Ni as a barrier metal in order to connect to gold bumps 41 of the IC chip 30 described later. On the other hand, solder plating 42 is applied to the outer leads 23 in order to connect to the wiring on the substrate. Then, the IC chip 30 is attached to the plated lead 21 from the device hole 12 as shown in FIG. Thereafter, in order to protect the connection between the leads 21 and the bumps 31, a molding material 32 is injected, and the outer leads 23 are cut from the slit holes 13, whereby a semiconductor device in which the leads are mounted on the IC chip 30 can be manufactured. .

【0006】[0006]

【発明が解決しようとする課題】上記にて作成されたリ
ードは、補強部材によりばたつき、曲がりなどの発生が
防止されているため、ギャングボンディングが容易にで
きると同時に、ボンディング不良の発生の抑制が可能で
ある。しかしながら、図11に示すように、補強部材と
リードとの接合部近傍のメッキが不完全であるため、リ
ードに腐食が発生することがある。図15は、上記にて
製造された半導体装置のリードと補強部材との接合箇所
を拡大して示してある。上記にて説明したように、リー
ド21は、ベースフィルム10上に形成された状態でメ
ッキが施される。このため、ベースフィルム10との境
界部分においては、メッキの厚みを確保することが難し
い。
Since the leads produced as described above are prevented from fluttering, bending, etc. by the reinforcing member, gang bonding can be performed easily and at the same time, the occurrence of defective bonding can be suppressed. It is possible. However, as shown in FIG. 11, since the plating in the vicinity of the joint between the reinforcing member and the lead is incomplete, the lead may be corroded. FIG. 15 is an enlarged view showing a joint between the lead and the reinforcing member of the semiconductor device manufactured as described above. As described above, the leads 21 are plated while being formed on the base film 10. Therefore, it is difficult to secure the plating thickness at the boundary with the base film 10.

【0007】さらに、ベースフィルム10から形成され
ている補強部材17がリード21に接着している面には
メッキが施されないという問題と、この補強部材17と
リード21との接合部分18においても、金メッキ41
の厚みを確保することが困難であるという問題もある。
これらのメッキが施されない部分やメッキの厚みを確保
する部分を覆うように、補強部材17を型枠代わりとし
てモールド材32を注入しても、矢印19のような経路
により水分がリードに達することが多い。また、このイ
ンナーリード23の接合部分18においては、アウター
リード23と異なり、基板への実装時にはんだがリフロ
ーし、隙間を埋めることもない。さらに、補強材17が
リード21に接着している面はメッキを行うことが不可
能である。従って、テープキャリヤ法を用いた半導体装
置において、このリードと補強部材との接合部分が最も
腐食を受けやすい部分の1つとなっている。
Furthermore, the problem that the surface of the reinforcing member 17 formed of the base film 10 adhered to the leads 21 is not plated, and also in the joint portion 18 between the reinforcing member 17 and the leads 21, Gold-plated 41
There is also a problem that it is difficult to secure the thickness of the.
Even if the molding material 32 is injected by using the reinforcing member 17 as a mold so as to cover the non-plated portion and the portion where the thickness of the plating is secured, the moisture reaches the lead through the route shown by the arrow 19. There are many. Further, unlike the outer lead 23, the solder does not reflow at the joint portion 18 of the inner lead 23 during mounting on the substrate and does not fill the gap. Further, it is impossible to plate the surface where the reinforcing material 17 is bonded to the leads 21. Therefore, in the semiconductor device using the tape carrier method, the joint portion between the lead and the reinforcing member is one of the portions most susceptible to corrosion.

【0008】従来の半導体装置においては、リードの厚
みが〜40μm程度確保されており、このような腐食は
問題と成らないことが多かった。しかしながら、近年、
半導体装置に設けられた電極の微細化に伴い、リードの
厚みも減少しているため、腐食による断線などの不具合
を考えられる。従って、このような不具合に対する対応
措置を取ることが急務となっている。
In the conventional semiconductor device, the thickness of the lead is secured to about 40 μm, and such corrosion often does not cause a problem. However, in recent years
Since the thickness of the lead has been reduced along with the miniaturization of the electrodes provided in the semiconductor device, a problem such as a disconnection due to corrosion can be considered. Therefore, there is an urgent need to take measures against such defects.

【0009】そこで、本発明においては、上記の問題点
に鑑みて、リードのばたつき等を抑えながら、リード全
体に亘って均一な厚みのメッキを施すことが可能な半導
体装置の製造方法を実現することにある。
In view of the above problems, the present invention realizes a method of manufacturing a semiconductor device capable of performing plating with a uniform thickness over the entire lead while suppressing the flapping of the lead. Especially.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては、フィルムキャリヤと異なる補
強部材を用い、リードへのメッキを、補強部材を接着す
る前に行うようにしている。すなわち、本発明に係る複
数の導体製リードからなるリード群が繰り返し形成され
たテープ状のフィルムキャリヤに、半導体チップの電極
がギャングボンディングされた半導体装置の製造方法に
おいては、ギャングボンディングに先立って導体製リー
ドにメッキを施すメッキ工程と、リード群のメッキされ
た少なくとも2以上の導体製リードに亘って補強部材を
接着する補強工程とを有することを特徴としている。
In order to solve the above problems, in the present invention, a reinforcing member different from the film carrier is used, and the lead is plated before the bonding of the reinforcing member. . That is, in the method for manufacturing a semiconductor device in which the electrodes of the semiconductor chip are gang-bonded to the tape-shaped film carrier on which the lead group composed of a plurality of conductor leads according to the present invention is repeatedly formed, the conductor is formed before the gang-bonding. It is characterized by including a plating step of plating the manufactured leads and a reinforcing step of adhering a reinforcing member across at least two or more plated conductive leads of the lead group.

【0011】従って、フィルムキャリヤとしては、二層
テープを用いる必要はなく、薄膜導電体からなる一層テ
ープを用いることが可能である。さらに、メッキ工程と
しては、導体製リードの半導体チップの電極に接するイ
ンナー部をメッキする内メッキ金属と、このインナー部
から半導体チップの外側に延びる導体製リードのアウタ
ー部をメッキする外メッキ金属とを独立して選択可能な
2色メッキ工程を用いても良い。この際、内メッキ金属
として金を用いる場合は、外メッキ金属としては、はん
だ、錫、金、さらに合金としては錫と鉛との合金からな
る群から選ばれた金属を採用でき、内メッキとして錫、
金を用いる場合は、外メッキ金属として錫を採用するこ
とができる。さらに、導体製リードとして接続突起部を
備えた接続突起付リードを採用することも可能である。
Therefore, it is not necessary to use a double-layer tape as the film carrier, but a single-layer tape made of a thin film conductor can be used. Further, as the plating step, an inner plating metal for plating the inner portion of the conductor lead in contact with the electrode of the semiconductor chip and an outer plating metal for plating the outer portion of the conductor lead extending from the inner portion to the outside of the semiconductor chip. You may use the two-color plating process which can be selected independently. In this case, when gold is used as the inner plating metal, the outer plating metal can be a metal selected from the group consisting of solder, tin, gold, and an alloy of tin and lead as the alloy, and the inner plating can be tin,
When gold is used, tin can be used as the outer plating metal. Furthermore, it is also possible to adopt a lead with a connecting protrusion having a connecting protrusion as the conductor lead.

【0012】このような製造方法により製造された半導
体装置は、複数の導体製リードからなるリード群と、こ
の導体製リードにギャングボンディングされた半導体チ
ップと、少なくとも2以上の導体製リードに亘って接着
された補強部材とを有する半導体装置であって、補強部
材が、導体製リードに施されたメッキ層の上に接着され
た防食性補強部材であることを特徴とする半導体装置で
ある。
In the semiconductor device manufactured by such a manufacturing method, a lead group including a plurality of conductor leads, a semiconductor chip gang-bonded to the conductor leads, and at least two or more conductor leads are provided. A semiconductor device having a reinforcing member adhered thereto, wherein the reinforcing member is an anticorrosive reinforcing member adhered onto a plating layer formed on a conductor lead.

【0013】[0013]

【作用】このように、本発明に係る製造方法において
は、補強部材を接着する補強工程に先立ってメッキ工程
を行うため、導体製リードは、補強部材が接着されない
状態下でメッキが施される。従って、補強部材との接合
部分も周囲の導体製リードの表面と同じ状態でメッキが
行われ、導体製リードの表面全体に均一なメッキ層が形
成される。このように、本発明に係る製造方法により製
造された半導体装置においては、補強部材の接着された
導体製リードの表面も含め、補強部材と導体製リードと
の接合部分に必要な厚みのメッキ層が形成されている。
このため、導体製リードの全体に亘って防食処理が施さ
れている状態となる。従って、本例の製造方法において
は、このような導体製リードに補強部材を接着すること
によりばたつき、曲がりなどを防止し、ボンディングを
行っている。このため、本発明に係る製造方法により、
接続不良などの不具合が少なく、また、腐食による導体
製リードの断線なども少ない、非常に信頼性の高い半導
体装置が実現できる。
As described above, in the manufacturing method according to the present invention, since the plating step is performed prior to the reinforcing step of bonding the reinforcing member, the conductor lead is plated without the reinforcing member being bonded. . Therefore, plating is performed in the same state as the surface of the surrounding conductor lead at the joint portion with the reinforcing member, and a uniform plating layer is formed on the entire surface of the conductor lead. As described above, in the semiconductor device manufactured by the manufacturing method according to the present invention, the plating layer having a thickness necessary for the joint portion between the reinforcing member and the conductive lead, including the surface of the conductive lead to which the reinforcing member is bonded, is formed. Are formed.
Therefore, the anticorrosion treatment is applied to the entire conductor lead. Therefore, in the manufacturing method of this embodiment, the reinforcing member is bonded to such a conductor lead to prevent fluttering, bending, etc., and perform bonding. Therefore, by the manufacturing method according to the present invention,
It is possible to realize a highly reliable semiconductor device in which there are few problems such as poor connection and few breakage of conductor leads due to corrosion.

【0014】また、メッキ工程後に補強部材を接着すれ
ば良いので、フィルムキャリヤとしては、一層テープを
用いることも可能となる。このため、高価なポリイミド
などの耐熱性薄膜が不要であり、銅箔などの薄膜導電体
単体による安価なフィルムキャリヤを用いて補強部材の
接着された導体製リードを実現できる。また、メッキ工
程としては、半導体チップの電極材料と接合性の良い金
メッキなどをインナーリードに、また、基板の配線に用
いられているはんだメッキなどをアウターリードに施す
2色メッキを採用することも容易である。
Further, since the reinforcing member may be adhered after the plating process, it is possible to use a single layer tape as the film carrier. Therefore, an expensive heat-resistant thin film such as polyimide is not required, and a conductive lead to which a reinforcing member is bonded can be realized by using an inexpensive film carrier made of a single thin-film conductor such as copper foil. Further, as the plating process, it is also possible to adopt two-color plating in which gold plating or the like having good bonding property to the electrode material of the semiconductor chip is applied to the inner lead, and solder plating used for wiring of the board is applied to the outer lead. It's easy.

【0015】[0015]

【実施例】以下に図面を参照して、本発明の実施例を説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】〔実施例1〕図1および図2に、実施例1
に係る、テープキャリヤ法(TAB)を実装方法として
採用した半導体装置の製造方法を示してある。図1に示
した工程は、キャリヤフィルムにリードを形成し、形成
されたリードに半導体チップをギャングボンディングす
る工程である。先ず、図1(a)に示すように、本例の
製造方法においては、キャリヤフィルムとして厚さ30
μm程度の銅箔の一層からなる一層テープ1を採用して
いる。そして、このキャリヤフィルム1に、フォトリソ
グラフィー法、あるいは、プレス工法を用いてスプロケ
ットホール11およびリード群20を繰り返し形成す
る。
Example 1 FIGS. 1 and 2 show Example 1
9 shows a method of manufacturing a semiconductor device using the tape carrier method (TAB) as a mounting method. The process shown in FIG. 1 is a process of forming leads on a carrier film and gang-bonding a semiconductor chip to the formed leads. First, as shown in FIG. 1A, in the manufacturing method of this example, a carrier film having a thickness of 30
A single-layer tape 1 consisting of a single layer of copper foil of about μm is used. Then, the sprocket hole 11 and the lead group 20 are repeatedly formed on the carrier film 1 by using a photolithography method or a pressing method.

【0017】図1(b)に示すように、本例のリード群
20は、フィルム1の略中心に連続的に形成された長方
形をした開口2の内部に延びるように形成される。そし
て、このリード群20は、その開口2の各辺から突出し
たそれぞれ3本のリード21、すなわち、合計12本の
リード21により構成される。これらのリード21は、
それぞれ各辺に垂直となるように、開口2の中心方向に
突出しており、この開口2に取付けられる半導体チップ
の電極に接続可能となるように形成される。さらに、こ
のフィルム1の両サイドに、フィルム1を駆動するため
のスプロケットホール11が形成される。
As shown in FIG. 1B, the lead group 20 of this example is formed so as to extend inside a rectangular opening 2 formed continuously in the approximate center of the film 1. The lead group 20 is composed of three leads 21 protruding from each side of the opening 2, that is, a total of 12 leads 21. These leads 21
The protrusions are formed in the direction of the center of the opening 2 so as to be perpendicular to the respective sides, and are formed so as to be connectable to the electrodes of the semiconductor chip mounted in the opening 2. Further, sprocket holes 11 for driving the film 1 are formed on both sides of the film 1.

【0018】次に、図1(c)に示すように、複数のリ
ード群20の形成されたキャリヤフィルム1にメッキを
施す。本例においては、リード21の内、半導体チップ
の電極と接続されるインナーリード22には、電極と同
じ材質の金メッキをNiをバリヤーメタルとして施す。
一方、基板の配線と接続されるアウターリード23に
は、リフローによる実装が可能なように、はんだメッキ
を施す。このような2色メッキの施されたリード21
に、リード群20を構成している各リード21の略中間
点24を連結するように、略正方形の補強部材3を接着
する。この補強部材3は、耐熱性のあるポリイミドによ
り形成されており、後述するボンディング、およびモー
ルディングにおいて、リード21の曲がり、ばたつきを
抑制できるものである。補強部材3の接着方法として
は、液状の接着剤を用いても良く、また、シート状の接
着材を補強部材3に予め重ねておいても良い。また、熱
接着することも可能である。
Next, as shown in FIG. 1C, the carrier film 1 on which the plurality of lead groups 20 are formed is plated. In this example, of the leads 21, the inner leads 22 connected to the electrodes of the semiconductor chip are plated with Ni, which is the same material as the electrodes, as a barrier metal.
On the other hand, the outer leads 23 connected to the wiring of the board are solder-plated so that they can be mounted by reflow. The lead 21 plated with such two colors
Then, the substantially square reinforcing member 3 is bonded so as to connect the substantially midpoints 24 of the respective leads 21 forming the lead group 20. The reinforcing member 3 is formed of heat-resistant polyimide, and can suppress the bending and fluttering of the lead 21 in the bonding and molding described later. As a method of adhering the reinforcing member 3, a liquid adhesive may be used, or a sheet-shaped adhesive may be preliminarily stacked on the reinforcing member 3. It is also possible to heat bond.

【0019】図2(a)に示すように、補強部材3の接
着されたリード21に、補強部材3の取付け方向と同じ
方向、本例においては図面上フィルム1の下方から半導
体チップ30をボンディングする。そして、各リード2
1と半導体チップ30の各電極31とを接続する。さら
に、図2(b)に示すように、半導体チップ30の取付
け方向と逆側、すなわち、フィルム1の上方からモール
ド材32を流し込み、モールディングを行う。本例にお
いては、リード21に接着された補強部材3を型枠代わ
りとして、電極31の形成された半導体チップ30の接
続面33から、半導体チップ30の側面34に掛けたモ
ールディングを行い、リード21と電極32との接続の
強化を図っている。このようにして製造された半導体装
置は、モールディングの終了した後、基板に実装される
際に、開口2の辺に沿って切断され、基板に取付けられ
る。
As shown in FIG. 2A, the semiconductor chip 30 is bonded to the lead 21 to which the reinforcing member 3 is bonded, from the same direction as the mounting direction of the reinforcing member 3, in this example, from below the film 1 in the drawing. To do. And each lead 2
1 and each electrode 31 of the semiconductor chip 30 are connected. Further, as shown in FIG. 2B, the molding material 32 is poured from the side opposite to the mounting direction of the semiconductor chip 30, that is, from above the film 1 to perform molding. In this example, the reinforcing member 3 adhered to the leads 21 is used as a formwork to perform molding from the connection surface 33 of the semiconductor chip 30 on which the electrodes 31 are formed to the side surface 34 of the semiconductor chip 30 to form the leads 21. The connection between the electrode and the electrode 32 is strengthened. The semiconductor device manufactured in this manner is cut along the sides of the opening 2 and attached to the substrate when mounted on the substrate after the molding is completed.

【0020】図3および図4に、本例の製造方法により
製造された半導体装置の単体5を示してある。本例の半
導体装置5は、略正方形の接続面33の周囲に各辺3個
の電極31の用意された半導体チップ30にリード21
が接続された構成となっている。このリード21は、電
極31と接続したインナーリード22に金メッキ41が
施されており、このインナーリード22の外部のアウタ
ーリード23には、はんだメッキ42が施されている。
そして、これらのリード21の中間部分24は、半導体
チップ30と同じ方向から接着された補強部材3により
連結されている。さらに、半導体チップ30の接続面3
3から側面34にかけて、補強部材3を型枠としてモー
ルド材32が注入されている。
3 and 4 show a semiconductor device unit 5 manufactured by the manufacturing method of this embodiment. In the semiconductor device 5 of this example, the leads 21 are attached to the semiconductor chip 30 in which three electrodes 31 on each side are provided around the substantially square connection surface 33.
Are connected. In this lead 21, the inner lead 22 connected to the electrode 31 is plated with gold 41, and the outer lead 23 outside the inner lead 22 is plated with solder 42.
The intermediate portions 24 of the leads 21 are connected by the reinforcing member 3 bonded in the same direction as the semiconductor chip 30. Further, the connection surface 3 of the semiconductor chip 30
From 3 to the side surface 34, the molding material 32 is injected with the reinforcing member 3 as a frame.

【0021】図5に、本例の半導体装置5のリード21
を拡大して示してある。本例の装置のリード21におい
ては、リード21のインナーリード22に金メッキ41
が施され、アウターリード22には、はんだメッキ42
が施されている。この2色メッキはリード21の略中間
部分24において重なり合っており、この中間部分24
に補強部材3が接着されている。このように、本例の装
置においては、従来の半導体装置と異なり、リード21
に補強部材3が接着されていない状態で、リード21の
メッキを行うことができるので、リード21全体に亘っ
てメッキ層が形成されている。このため、従来の装置の
ように、補強部材32と金メッキ42との接続部分のメ
ッキ厚みの確保が困難なため、リードに腐食が発生する
などの不具合を防止することができる。さらに、従来の
装置と異なり、補強部材3の接着されるリードの面にも
メッキが施されており、防食の効果は高いと言える。ま
た、メッキ工程においても、補強部材32が接着されて
いないので、リードの両面に均一なメッキ層を形成で
き、メッキ工程における反り、曲がりなどの変形も抑制
することができる。そして、リード21の全面にメッキ
を施すことができるので、リード21全体がメッキに覆
われ、形成されたメッキ層の剥がれの原因となるような
リード21が露出した部分の削減を図ることも可能であ
る。
FIG. 5 shows the leads 21 of the semiconductor device 5 of this example.
Are shown enlarged. In the lead 21 of the apparatus of this example, the inner lead 22 of the lead 21 is plated with gold 41
The outer lead 22 is solder-plated 42
Has been applied. The two-color plating overlaps at a substantially middle portion 24 of the lead 21.
The reinforcing member 3 is adhered to. Thus, in the device of this example, unlike the conventional semiconductor device, the lead 21
Since the lead 21 can be plated without the reinforcing member 3 being bonded to the lead 21, the plated layer is formed over the entire lead 21. Therefore, unlike the conventional device, it is difficult to secure the plating thickness of the connecting portion between the reinforcing member 32 and the gold plating 42, so that it is possible to prevent problems such as corrosion of the leads. Further, unlike the conventional device, the surface of the lead to which the reinforcing member 3 is adhered is also plated, and it can be said that the anticorrosion effect is high. Also, in the plating process, since the reinforcing member 32 is not adhered, a uniform plating layer can be formed on both surfaces of the lead, and deformation such as warpage and bending in the plating process can be suppressed. Further, since the entire surface of the lead 21 can be plated, it is possible to reduce the exposed portion of the lead 21 that causes the entire lead 21 to be covered with the plating and cause the peeling of the formed plating layer. Is.

【0022】本例の半導体装置においては、このような
メッキを施した後、リード21を連結するような補強部
材3を接着している。このため、リード21の形成後、
半導体チップ30のボンディング時点までの保存時、輸
送時などに発生し易い図6に示すようなリード先端のば
たつき、さらに、リードの曲がりなどを防止することが
できる。従って、本例に示す半導体装置の製造方法によ
り、高価なポリイミドテープを用いずに、補強部材がリ
ードに接着された半導体装置を製造することができる。
さらに、この補強部材が接着されるリードの面にもメッ
キが施されているため、腐食等の不具合が抑制できる。
このため、本例の製造方法により、リードが断線するな
どのトラブルの少なく信頼性の高い半導体装置を安価に
実現することができる。特に、微細化が進んだ電極に対
応するために、極細のリードの採用が検討されている現
状において、このようなリードの断線事故を防止できる
製造方法は非常に重要なものである。
In the semiconductor device of this embodiment, after the plating is applied, the reinforcing member 3 for connecting the leads 21 is bonded. Therefore, after the lead 21 is formed,
It is possible to prevent the tip of the lead from fluttering as shown in FIG. 6, which is likely to occur during storage or transportation of the semiconductor chip 30 up to the time of bonding, and bending of the lead. Therefore, according to the method for manufacturing a semiconductor device shown in this example, a semiconductor device in which the reinforcing member is bonded to the lead can be manufactured without using an expensive polyimide tape.
Further, since the surface of the lead to which the reinforcing member is bonded is also plated, it is possible to suppress problems such as corrosion.
Therefore, according to the manufacturing method of the present example, it is possible to inexpensively realize a highly reliable semiconductor device with less trouble such as disconnection of leads. In particular, in the present situation where the adoption of ultra-fine leads is being considered in order to deal with electrodes that have become finer, a manufacturing method capable of preventing such lead disconnection accidents is extremely important.

【0023】なお、上記においては、略正方形の補強部
材を用いた半導体装置に基づき説明したが、図7に示す
ように、2以上のリードを相互に接続するような補強部
材6を採用しても良い。図7および図8には、各辺毎に
3本のリード21に亘って接着された補強部材6が取付
けられた半導体装置の様子を示してある。また、この装
置のように、上述した実施例と異なり、補強部材を半導
体チップと逆の方向から接着しても勿論良い。また、モ
ールディングの範囲においても、電極の用意された半導
体チップの接続面に限定しても良い。
Although the above description is based on the semiconductor device using the substantially square reinforcing member, as shown in FIG. 7, a reinforcing member 6 for connecting two or more leads to each other is adopted. Is also good. FIG. 7 and FIG. 8 show a state of the semiconductor device to which the reinforcing member 6 bonded to the three leads 21 on each side is attached. Further, unlike this embodiment, the reinforcing member may of course be adhered from the opposite direction to the semiconductor chip as in this device. Further, also in the range of molding, it may be limited to the connection surface of the semiconductor chip in which the electrodes are prepared.

【0024】さらに、図9に示すように、補強部材とし
て、この補強部材とキャリヤフィルム1とを接続するよ
うな接続部分8を付加した補強部材7を採用し、さら
に、リードの補強を強化することも可能である。このよ
うに、補強部材としては、リードの形状、実装の状況な
どに適した種々の形状のものを採用することが可能であ
る。
Further, as shown in FIG. 9, as a reinforcing member, a reinforcing member 7 having a connecting portion 8 for connecting the reinforcing member and the carrier film 1 is adopted, and the reinforcement of the lead is further strengthened. It is also possible. As described above, as the reinforcing member, it is possible to adopt various shapes suitable for the shape of the lead, the mounting condition, and the like.

【0025】また、本例においては、銅箔からなる一層
のキャリヤフィルムを用いているが、ポリイミドテープ
に銅箔の接着された二層のキャリヤフィルムを採用する
ことも勿論可能である。この場合は、リード全体にわた
るメッキを確保するために、従来のディバイスホールよ
り大きくリード全体が露出するようなホールを形成する
ことが望ましい。さらに、本例においては、金メッキと
はんだメッキとからなる2色メッキを採用しているが、
金製のバンプ電極と基板に用意されるはんだとの密着性
の良い、錫、あるいは錫と鉛との合金によるメッキをリ
ード全面に施しても良い。錫のウィスカー対策のため、
少量の鉛を含んだ合金を用いてメッキを施す場合は、鉛
の添加量は1〜2%であり、最大でも10%である。こ
のように、メッキ金属においては、電極の材質、実装の
条件などにより様々な金属を採用することができる。
In this embodiment, a single-layer carrier film made of copper foil is used, but it is of course possible to adopt a double-layer carrier film in which a copper foil is adhered to a polyimide tape. In this case, in order to secure the plating over the entire lead, it is desirable to form a hole that exposes the entire lead larger than the conventional device hole. Furthermore, in this example, two-color plating consisting of gold plating and solder plating is adopted,
The entire surface of the lead may be plated with tin or an alloy of tin and lead, which has good adhesion between the gold bump electrode and the solder prepared on the substrate. To prevent tin whiskers,
When plating is performed using an alloy containing a small amount of lead, the amount of lead added is 1 to 2%, and 10% at the maximum. As described above, as the plated metal, various metals can be adopted depending on the material of the electrode, the mounting conditions, and the like.

【0026】〔実施例2〕図10に、B−タブと呼ばれ
るインナーリードの先端に接続用の突起が形成されたリ
ードを備えたキャリアテープを製造する工程を示してあ
る。この製造工程は、本出願人の特公昭62−2119
30に詳しく開示されているが、概略は以下の通りであ
る。本例のキャリアテープ50は、絶縁基板としてポリ
イミドテープ51を用い、このポリイミドテープ51の
上に導電体である銅箔52を貼り付けている。先ず、図
10(a)に示すように、ディバイスホール12および
スプロケットホール11が形成されたポリイミドテープ
51に、銅箔52を貼り付ける。この銅箔52の両面に
フォトレジスト53を塗布する。銅箔52の表面は、1
0μm程度の凹凸が形成されており、この凹凸が後述す
る接続用の突起の表面に残る。この凹凸により、半導体
チップの電極として用いられているアルミニウムの表面
に形成された酸化アルミニウムが突き破ぶられるため、
接続用突起と電極との接合強度を確保することが可能と
なる。
[Embodiment 2] FIG. 10 shows a process for producing a carrier tape having a lead, which is called a B-tab, in which a projection for connection is formed at the tip of an inner lead. This manufacturing process is performed in accordance with the applicant's Japanese Patent Publication No. Sho 62-2119.
Although disclosed in detail in No. 30, the outline is as follows. The carrier tape 50 of this example uses a polyimide tape 51 as an insulating substrate, and a copper foil 52 which is a conductor is attached onto the polyimide tape 51. First, as shown in FIG. 10A, a copper foil 52 is attached to the polyimide tape 51 having the device holes 12 and the sprocket holes 11 formed therein. Photoresist 53 is applied to both surfaces of this copper foil 52. The surface of the copper foil 52 is 1
The unevenness of about 0 μm is formed, and this unevenness remains on the surface of the connection projection described later. Due to the unevenness, the aluminum oxide formed on the surface of the aluminum used as the electrode of the semiconductor chip is broken through,
It is possible to secure the bonding strength between the connection protrusion and the electrode.

【0027】次に、図10(b)に示すように、銅箔5
2に塗布されたフォトレジスト53をフォトマスクを用
いてパターニングする。銅箔52の表面52a側には、
インナーリードに対応したパターニングを施し、裏面5
2b側には、接続用突起56に対応したパターニングを
施す。そして、パターニングの施された状態で、図10
(c)に示すように、両面からエッチング液をスプレイ
し、ハーフエッチングを行う。このときのハーフエッチ
ング量は、両面からエッチングされる部分が貫通しない
程度にどどまるようにスプレー圧等を調整する。
Next, as shown in FIG. 10B, the copper foil 5
The photoresist 53 applied to 2 is patterned using a photomask. On the surface 52a side of the copper foil 52,
Back surface 5 with patterning corresponding to inner leads
Patterning corresponding to the connection protrusions 56 is performed on the 2b side. Then, in a state in which the patterning is performed, FIG.
As shown in (c), an etching solution is sprayed from both sides to perform half etching. At this time, the amount of half etching is adjusted by adjusting the spray pressure and the like so that the portions etched from both sides do not penetrate.

【0028】次に、図10(d)に示すように、裏面5
2bに保護レジスト57をロールコートーやスプレイ等
により塗布する。次に、図10(e)に示すように、銅
箔52の表面52a側からエッチング液をスプレイし、
図10(c)に示す工程でエッチングされずに残ってい
た不要な銅箔52をエッチングしてインナーリード22
を含むリード21を作製する。そして、図10(f)に
示すように、フォトレジスト53および保護レジスト5
7を専用の剥離液を用いて剥離させる。これにより、イ
ンナーリード22の先端に接続用突起58の形成された
リードを製作することができる。
Next, as shown in FIG. 10D, the back surface 5
A protective resist 57 is applied to 2b by roll coating or spraying. Next, as shown in FIG. 10E, an etching solution is sprayed from the surface 52a side of the copper foil 52,
The unnecessary copper foil 52 left unetched in the step shown in FIG.
A lead 21 including is prepared. Then, as shown in FIG. 10F, the photoresist 53 and the protective resist 5
7 is peeled off using a dedicated peeling solution. As a result, it is possible to manufacture a lead in which the connection protrusion 58 is formed at the tip of the inner lead 22.

【0029】次に、図11(a)に示すように、複数の
リードを含むリード群20にメッキを施す。本例におい
ては、リード21の内、半導体チップの電極と接続され
るインナーリード22、および基板の配線と接続される
アウターリード23の両者に錫メッキ60を施すように
している。そして、図11(b)に示すように、このよ
うなメッキ60の施されたリード21に、リード群20
を構成している各リード21の略中間点24を連結する
ように、帯状の補強部材3を接着する。この補強部材3
は、耐熱性のあるポリイミドなどを用いることが多く、
半導体チップをボンディング、およびモールディングす
る際、リード21の曲がり、ばたつきなどが抑制でき
る。補強部材3の接着方法としては、液状の接着剤を用
いても良く、また、シート状の接着材を補強部材3に予
め重ねておいても良い。また、熱接着することも可能で
ある。
Next, as shown in FIG. 11A, the lead group 20 including a plurality of leads is plated. In this example, tin plating 60 is applied to both of the inner leads 22 connected to the electrodes of the semiconductor chip and the outer leads 23 connected to the wiring of the substrate among the leads 21. Then, as shown in FIG. 11B, the lead group 20 is attached to the lead 21 plated with such a plating 60.
The strip-shaped reinforcing member 3 is bonded so as to connect the substantially midpoints 24 of the respective leads 21 constituting the above. This reinforcing member 3
Is often made of heat-resistant polyimide,
When the semiconductor chip is bonded and molded, the lead 21 can be prevented from bending and fluttering. As a method of adhering the reinforcing member 3, a liquid adhesive may be used, or a sheet-shaped adhesive may be preliminarily stacked on the reinforcing member 3. It is also possible to heat bond.

【0030】図12に示すように、このようなリード群
20が形成されたディバイスホール12に半導体チップ
30を挿入し、全体を覆うように、モールド材32を流
し込み、モールディングを行う。モールディングの完了
し製造された半導体装置は、個々にキャリアテープ50
から切断され、基板に取付けられる。
As shown in FIG. 12, the semiconductor chip 30 is inserted into the device hole 12 in which such a lead group 20 is formed, and a molding material 32 is poured so as to cover the whole and molding is performed. The semiconductor devices manufactured after molding are individually manufactured by the carrier tape 50.
It is cut from and attached to the board.

【0031】本例の半導体装置は接続用突起を有するリ
ードを備えた半導体装置であり、実施例1と同様に、メ
ッキを施した後リード21を連結するような補強部材3
を接着している。このため、リード21の形成後、半導
体チップ30のボンディング時点までの保存時、輸送時
などに発生し易いリード先端のばたつき、さらに、リー
ドの曲がりなどを防止でき、同時に、補強部材が接着さ
れるリードの面にもメッキが施されているため、腐食等
の不具合が抑制できる。従って、強固な電気的接続を得
ることが可能な反面、高い位置精度の要求される接続用
突起を備えたリードを用いる際に要求される、リードの
位置精度と強度保持という問題を同時に解決することが
できる。特に、微細化が進んだ電極に対応するために、
極細のリードの採用が検討されている現状において、こ
のようなリードは断線事故なども防止できるため、非常
に有用である。
The semiconductor device of this example is a semiconductor device provided with a lead having a connection protrusion, and like the first embodiment, the reinforcing member 3 for connecting the lead 21 after plating is applied.
Is glued. Therefore, after the formation of the leads 21, it is possible to prevent fluttering of the tip ends of the leads, which tends to occur during storage or transportation of the semiconductor chip 30 up to the time of bonding, and bending of the leads. At the same time, the reinforcing member is bonded. Since the lead surface is also plated, problems such as corrosion can be suppressed. Therefore, while it is possible to obtain a strong electrical connection, the problems of positional accuracy and strength retention of the lead, which are required when using a lead provided with a connection protrusion that requires high positional accuracy, are simultaneously solved. be able to. In particular, in order to respond to electrodes that have become finer,
In the present situation where the use of ultra-fine leads is being considered, such leads are very useful because they can prevent accidents such as disconnection.

【0032】なお、上記において接続用突起を有するリ
ードをフォトリソグラフィー法を用いて製作している
が、プレスにより製作することも勿論可能である。ま
た、これらのリードは、一般的には、ツールを用いたパ
ルスヒート、コンスタントヒート(通常加熱)によって
ギャグボンディングされるが、各リードをワンポイント
ずつボンディングする方法、または、レーザービームに
よって接合する方法、その他、種々の接合方法を採用す
ることが可能である。
Although the lead having the connection protrusion is manufactured by the photolithography method in the above, it is of course possible to manufacture it by pressing. In addition, these leads are generally gag-bonded by pulse heat or constant heat (normal heating) using a tool, but each lead is bonded one point at a time or by a laser beam. In addition, various joining methods can be adopted.

【0033】[0033]

【発明の効果】上記にて説明したように、本発明に係る
半導体装置の製造方法においては、導体製リードを補強
する補強部材の接着を行う補強工程に先立って、導体製
リードのメッキを行うメッキ工程を実施するようにして
いる。このため、本例の製造方法により製造された半導
体装置においては、導体製リードのうち補強部材の接着
される箇所においても、他の導体製リードの面と同様の
メッキを施すことが可能である。従って、本例の半導体
装置においては、従来、導体製リードの補強部材が接着
された箇所のメッキ不良により発生する腐食を防止する
ことができる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, the conductor lead is plated before the reinforcing step of adhering the reinforcing member for reinforcing the conductor lead. The plating process is carried out. Therefore, in the semiconductor device manufactured by the manufacturing method of this example, it is possible to perform the same plating on the surface of the other conductor lead even at the portion of the conductor lead to which the reinforcing member is bonded. . Therefore, in the semiconductor device of the present example, it is possible to prevent corrosion that is conventionally caused by defective plating of the portion to which the reinforcing member of the conductor lead is bonded.

【0034】特に、接続強度が高い反面、リードの位置
精度および強度が必要となる接続突起を備えた導体製リ
ードを用いる半導体装置においては、本発明に係る半導
体装置の製造方法を用いることにより、メッキ不良によ
る断線を防止でき、導体製リードの先端のばらつきも抑
制することが可能である点で、非常に有用である。
In particular, in the case of a semiconductor device using a conductive lead having a connection protrusion that requires high positional accuracy and strength of the lead while having a high connection strength, the method of manufacturing a semiconductor device according to the present invention is used. It is very useful in that it is possible to prevent disconnection due to defective plating and to suppress variations in the tips of the conductor leads.

【0035】このように、本例の製造方法により、半導
体チップの電極が微細化するに伴い断面積が小さくなる
傾向にある導体製リードを採用する半導体装置におい
て、導体製リードの腐食により断線するような不具合の
発生を防止でき、信頼性の高い装置を製造することが可
能となる。
As described above, according to the manufacturing method of this embodiment, in a semiconductor device which employs a conductor lead whose sectional area tends to become smaller as the electrodes of the semiconductor chip become finer, the conductor lead is broken due to corrosion. It is possible to prevent the occurrence of such a defect and manufacture a highly reliable device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係る半導体装置の製造方法
の工程(a)〜(c)を示す斜視図である。
FIG. 1 is a perspective view showing steps (a) to (c) of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】図1に引続き本発明の実施例1に係る半導体装
置の製造方法の工程(a)〜(b)を示す斜視図であ
る。
2 is a perspective view showing steps (a) and (b) of the method of manufacturing the semiconductor device according to the first embodiment of the present invention, which is continued from FIG. 1;

【図3】図1および図2に示す製造方法により製造され
た半導体装置を示す平面図である。
FIG. 3 is a plan view showing a semiconductor device manufactured by the manufacturing method shown in FIGS. 1 and 2;

【図4】図3に示す半導体装置の断面を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a cross section of the semiconductor device shown in FIG.

【図5】図4に示す半導体装置のリードを拡大して示す
拡大図である。
5 is an enlarged view showing the leads of the semiconductor device shown in FIG. 4 in an enlarged manner.

【図6】リード先端のばたつきを表す説明図である。FIG. 6 is an explanatory diagram showing fluttering of the tip of the lead.

【図7】図3に示す半導体装置と異なる補強部材の接着
された半導体装置の平面図である。
FIG. 7 is a plan view of a semiconductor device to which a reinforcing member different from that of the semiconductor device shown in FIG. 3 is bonded.

【図8】図7に示す半導体装置の断面図である。8 is a cross-sectional view of the semiconductor device shown in FIG.

【図9】図7に示す半導体装置と異なる補強部材の接着
された半導体装置の平面図である。
9 is a plan view of a semiconductor device to which a reinforcing member different from that of the semiconductor device shown in FIG. 7 is bonded.

【図10】本発明の実施例2に係る半導体装置のリード
群を製造する工程(a)〜(f)を示す断面図である。
FIG. 10 is a cross-sectional view showing steps (a) to (f) of manufacturing the lead group of the semiconductor device according to the second embodiment of the invention.

【図11】図10に示す半導体装置のリード群に補強部
材を接着する工程(a)、(b)を示す断面図である。
11 is a cross-sectional view showing steps (a) and (b) of adhering a reinforcing member to the lead group of the semiconductor device shown in FIG.

【図12】図11に示すリード群を用いて製造された半
導体装置を示す断面図である。
12 is a cross-sectional view showing a semiconductor device manufactured by using the lead group shown in FIG.

【図13】従来の半導体装置の製造方法の工程(a)〜
(c)を示す断面図である。
FIG. 13 is a process (a) of a conventional method for manufacturing a semiconductor device.
It is sectional drawing which shows (c).

【図14】図13に引続き、従来の半導体装置の製造工
程(a)〜(d)を示す断面図である。
FIG. 14 is a cross-sectional view showing the manufacturing steps (a) to (d) of the conventional semiconductor device, following FIG. 13;

【図15】従来の半導体装置のリードを拡大して示す拡
大図である。
FIG. 15 is an enlarged view showing an enlarged lead of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 ・・・ キャリヤテープ 2 ・・・ 開口 3、6、7・・・ 補強部材 5 ・・・ 半導体装置 8 ・・・ 接続部分 10・・・ ポリイミドテープ 11・・・ スプロケットホール 12・・・ ディバイスホール 13・・・ スリット穴 14・・・ 接着剤 15・・・ 接着層 16・・・ 銅箔 17・・・ 補強部材 18・・・ 接合部分 19・・・ 水分の進入路 20・・・ リード群 21・・・ リード 22・・・ インナーリード 23・・・ アウターリード 24・・・ リードの中間部分 30・・・ 半導体チップ 31・・・ 電極 32・・・ モールド材 33・・・ 接続面 34・・・ 側面 41・・・ 金メッキ層 42・・・ はんだメッキ層 50・・・ キャリアテープ 51・・・ ポリイミドテープ 52・・・ 銅箔 53・・・ フォトレジスト 56・・・ 接続用突起 57・・・ 保護レジスト 1 ... Carrier tape 2 ... Opening 3, 6, 7 ... Reinforcing member 5 ... Semiconductor device 8 ... Connection part 10 ... Polyimide tape 11 ... Sprocket hole 12 ... Device Hole 13 ... Slit hole 14 ... Adhesive 15 ... Adhesive layer 16 ... Copper foil 17 ... Reinforcing member 18 ... Joining portion 19 ... Moisture entry path 20 ... Lead Group 21 ... Lead 22 ... Inner lead 23 ... Outer lead 24 ... Intermediate portion of lead 30 ... Semiconductor chip 31 ... Electrode 32 ... Mold material 33 ... Connection surface 34・ ・ ・ Side 41 ・ ・ ・ Gold plated layer 42 ・ ・ ・ Solder plated layer 50 ・ ・ ・ Carrier tape 51 ・ ・ ・ Polyimide tape 52 ・ ・ ・ Copper foil 53 ・ ・ ・ Photoresist 6 ... connection projection 57 ... protective resist

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 複数の導体製リードからなるリード群が
繰り返し形成されたテープ状のフィルムキャリヤに、半
導体チップの電極がギャングボンディングされた半導体
装置の製造方法において、前記ギャングボンディングに
先立って前記導体製リードにメッキを施すメッキ工程
と、前記リード群のメッキされた少なくとも2以上の前
記導体製リードに亘って補強部材を接着する補強工程と
を有することを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein electrodes of a semiconductor chip are gang-bonded to a tape-shaped film carrier on which a lead group composed of a plurality of conductor leads is repeatedly formed. A method of manufacturing a semiconductor device, comprising: a plating step of plating a manufactured lead; and a reinforcing step of adhering a reinforcing member over at least two or more conductor-made plated leads of the lead group.
【請求項2】 請求項1において、前記フィルムキャリ
ヤは、薄膜導電体からなる一層テープであることを特徴
とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the film carrier is a single layer tape made of a thin film conductor.
【請求項3】 請求項1または2において、前記メッキ
工程は、前記導体製リードの前記半導体チップの電極に
接するインナー部をメッキする内メッキ金属と、このイ
ンナー部から前記半導体チップの外側に延びる前記導体
製リードのアウター部をメッキする外メッキ金属とを独
立して選択可能な2色メッキ工程であることを特徴とす
る半導体装置の製造方法。
3. The plating step according to claim 1, wherein the plating step includes an inner plating metal for plating an inner portion of the conductor lead in contact with an electrode of the semiconductor chip, and extending from the inner portion to the outside of the semiconductor chip. A method of manufacturing a semiconductor device, which is a two-color plating process in which an outer plating metal for plating the outer portion of the conductor lead can be independently selected.
【請求項4】 請求項3において、前記内メッキ金属は
金であり、前記外メッキ金属は、はんだ、錫、金、およ
び錫と鉛との合金からなる群から選ばれた金属であるこ
とを特徴とする半導体装置の製造方法。
4. The inner plating metal according to claim 3, wherein the inner plating metal is gold, and the outer plating metal is a metal selected from the group consisting of solder, tin, gold, and an alloy of tin and lead. A method for manufacturing a characteristic semiconductor device.
【請求項5】 請求項3において、前記内メッキ金属は
錫であり、前記外メッキ金属は、錫であることを特徴と
する半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, wherein the inner plating metal is tin and the outer plating metal is tin.
【請求項6】 請求項1ないし5のいずれかにおいて、
前記導体製リードは、接続突起部を備えた接続突起付リ
ードであることを特徴とする半導体装置の製造方法。
6. The method according to any one of claims 1 to 5,
The method for manufacturing a semiconductor device, wherein the conductor-made lead is a lead with a connection protrusion having a connection protrusion.
【請求項7】 複数の導体製リードからなるリード群
と、この導体製リードにギャングボンディングされた半
導体チップと、少なくとも2以上の前記導体製リードに
亘って接着された補強部材とを有する半導体装置におい
て、前記補強部材は、前記導体製リードに施されたメッ
キ層の上に接着された防食性補強部材であることを特徴
とする半導体装置。
7. A semiconductor device having a lead group composed of a plurality of conductor leads, a semiconductor chip gang-bonded to the conductor leads, and a reinforcing member adhered over at least two conductor leads. 2. The semiconductor device according to claim 1, wherein the reinforcing member is an anticorrosive reinforcing member adhered on a plated layer formed on the conductor lead.
【請求項8】 請求項7において、前記導体製リード
は、接続突起部を備えた接続突起付リードであることを
特徴とする半導体装置。
8. The semiconductor device according to claim 7, wherein the lead made of a conductor is a lead with a connection protrusion having a connection protrusion.
JP4190588A 1992-07-17 1992-07-17 Method of manufacturing semiconductor device, and semiconductor device Pending JPH0637152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4190588A JPH0637152A (en) 1992-07-17 1992-07-17 Method of manufacturing semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4190588A JPH0637152A (en) 1992-07-17 1992-07-17 Method of manufacturing semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
JPH0637152A true JPH0637152A (en) 1994-02-10

Family

ID=16260570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4190588A Pending JPH0637152A (en) 1992-07-17 1992-07-17 Method of manufacturing semiconductor device, and semiconductor device

Country Status (1)

Country Link
JP (1) JPH0637152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8616645B2 (en) 2010-09-17 2013-12-31 Aisin Seiki Kabushiki Kaisha Seat lifter device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8616645B2 (en) 2010-09-17 2013-12-31 Aisin Seiki Kabushiki Kaisha Seat lifter device

Similar Documents

Publication Publication Date Title
KR970000972B1 (en) Semiconductor device and manufacturing method thereof
KR100346630B1 (en) Lead frame and manufacturing method
US6319749B1 (en) Lead frame, semiconductor package having the same and method for manufacturing the same
JPH0982834A (en) Semiconductor package manufacturing method
JPH02246335A (en) Bump structure for reflow bonding of ic device
JPH09312374A (en) Semiconductor package and manufacturing method thereof
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US5679194A (en) Fabrication of leads on semiconductor connection components
KR20050096851A (en) Circuit device and manufacturing method therof
JPH07211836A (en) Lead frame and manufacturing method thereof
JPH0637152A (en) Method of manufacturing semiconductor device, and semiconductor device
JP3357875B1 (en) Electroplating method and method for manufacturing printed wiring board
JP4326410B2 (en) Circuit board manufacturing method
US5437764A (en) Lead frame and manufacturing method therefor
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP2974840B2 (en) Semiconductor element mounting method
JPH0252436A (en) Manufacture of solder bump
JP3460410B2 (en) Metal lead with bump and method of manufacturing the same
JPH0362542A (en) Semiconductor device and manufacture thereof
KR970005716B1 (en) Semiconductor device and manufacturing method thereof
JP3005841B2 (en) Lead frame for semiconductor device and method of manufacturing the same
JP2882378B2 (en) Semiconductor package and lead frame
US6700184B1 (en) Lead frame and semiconductor device having the same
JPH0541412A (en) Tape carrier and manufacture thereof, and packaging method of electronic parts using same
JPH01170035A (en) Micro-i/o pins and its manufacture