JPH0637248A - 積み重ね半導体マルチチップモジュールおよびその製造方法 - Google Patents

積み重ね半導体マルチチップモジュールおよびその製造方法

Info

Publication number
JPH0637248A
JPH0637248A JP5141266A JP14126693A JPH0637248A JP H0637248 A JPH0637248 A JP H0637248A JP 5141266 A JP5141266 A JP 5141266A JP 14126693 A JP14126693 A JP 14126693A JP H0637248 A JPH0637248 A JP H0637248A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor die
pcb
pcb substrate
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5141266A
Other languages
English (en)
Inventor
Paul T Lin
ポ−ル・ティー・リン
Michael B Mcshane
マイケル・ビー・マクシェーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0637248A publication Critical patent/JPH0637248A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/801—Interconnections on sidewalls of containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Connecting Device With Holders (AREA)

Abstract

(57)【要約】 【目的】 積み重ね可能な３次元マルチチップモジュー
ルを提供する。 【構成】 各半導体デバイス（１０）は、半バイアス
（１８）を形成する複数の端部金属導体（１６）を含む
ＰＣＢ基板（１４）上に、パッケージ基体（１２）によ
ってオーバーモールディングされた半導体ダイ（２４）
を含んでいる。基板（１４）の端部の半バイアス（１
８）は基板に切り込みをもたらし、この切り込みはデバ
イス（１０）の積み重ねの際には、自己整合の機能を提
供する。各デバイス（１０）は追加の層を設けることな
く他のデバイスの上に単純に積み重ねられ、これによっ
て半導体モジュール（２０）の高さは最小限になる。複
数のハンダめっきされたワイヤ（２２）は半バイアス
（１８）に嵌め込まれ、金属導体（１６）に対してハン
ダリフローされ、半導体デバイス（１０）を相互接続す
る。モジュール（２０）をＰＣ基板に表面実装できるよ
うに、ワイヤ（２２）は曲げられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体装置に関
し、さらに詳細には積み重ね可能な３次元マルチチップ
モジュールに関する。
【０００２】
【従来の技術】ほとんどの大規模集積回路（ＩＣ）は現
在ではプラスチックまたはセラミック製のパッケージ
に、プリント基板（ＰＣＢ）にハンダ付けするためのま
たはソケットに挿入するためのパッケージから伸びる金
属リードとともに封止されている。一般にこれらのＩＣ
パッケージはデュアルインライン(dual-in-line)または
クアッド・フラット(quad-flat)パッケージの仕様とな
っている。たまに複数のチップが一つのパッケージ内に
格納されることもあるが、ほとんどの場合においては、
単一のＩＣのみがパッケージ内に格納される。このパッ
ケージング技術による回路密度はあまり高くない、その
理由はセラミックまたはプラスチックのパッケージは装
着面、通常はプリント回路基板において比較的大きな領
域を占領してしまうからであり、これはソケットが用い
られた場合に特に顕著である。
【０００３】さらに、プリント回路（ＰＣ）基板はより
小さく密度の高いものになりつつある。実装領域が限定
され、回路の構成部品を密に配置することが要求される
場合には小型パッケージング技術が必要とされる。ＰＣ
基板は通常、パッケージにされた半導体ダイスの形状の
半導体装置が最終回路を形成するように装着される、よ
うに設計される。メモリボードにおいては、基板上の領
域によって、メモリ容量の増加が制限される。したがっ
て、基板の大きさが固定されているときには、基板上に
実装可能な装置の数は制限される。複数の半導体装置か
ら構成されるモジュールが半導体装置を密に配置するた
めに用いられる。ＰＣ基板への取付は表面実装または貫
通孔（スルーホール）技術によって行われる。
【０００４】半導体マルチ（複数）チップモジュールの
製造にはいくつかの方法がある。一つの方法では、薄膜
化された焼付(cofired)セラミック基板を用い、この上
にむき出しの半導体ダイスがセラミックの取付面におい
て直接取付けられ、取付面の導電領域にワイヤボンディ
ングされる。もしくは、逆さにされ、セラミックの取付
面の金属領域に例えばハンダ突起(solder-bump）技術に
よって直接接続される。このマルチチップモジュール技
術には、しかしながらいくつかの制限がある。単一のセ
ラミック取付面において複数のＩＣを相互に接続するの
には、金属材料を好適には交差（クロス・オーバー）を
避けるようなパターンでデポジションすることを必要と
する。さらに、チップの直付けの欠点はモジュールの組
立前の焼き入れ(Burn-in)の困難さである。焼き入れは
弱い装置を振るい落とすために実行される。モジュール
が弱い装置のせいで焼き入れにおいて不合格になると、
モジュール全体を廃棄するか、焼き入れ後に修理しなけ
ればならない。一方で、もしモジュールの各部品をモジ
ュールの組立の前に焼き入れすることができれば、機能
モジュールに対する歩留まりを向上させることができ
る。
【０００５】
【解決すべき課題】半導体マルチチップモジュールを製
造するその他の方法としては、テープ自動化ボンディン
グ（ＴＡＢ）によってフレキシブル回路リードフレーム
に対してボンディングされた半導体ダイスをもちいる。
この半導体ダイスは取付の前に個別ユニットとして試験
され、またはＴＡＢ工程の後で最終回路の形で試験する
こともできる。試験および調整の後、フレキシブル回路
リードフレームは封止される。ダイスおよび外側部分を
除くリードフレームの回路はモールド内に封止され、モ
ジュール全体に対して単一のパッケージ体を形成する。
この方法における欠点は封止後のモジュールの修理が不
可能である、ということである。したがって、封止され
たモジュール内の半導体ダイのどんな欠陥であっても、
モジュール全体を廃棄させる結果となる。
【０００６】マルチチップモジュールを形成するための
その他の方法は、ピン・グリッド・アレイを積み重ねる
（スタックする）やりかたである。従来のやりかたで
は、底部基板は銅製のピンを有している。次に、半導体
ダイスはチップ担体（キャリア）基板にフリップ・チッ
プ取付される。介在物(interposer)が物理的および電気
的にチップ担体基板を別のチップ担体または底部基板に
対して相互接続をハンダ接合の方法で、物理的および電
気的に結合する。ＰＧＡの銅製ピンおよび介在物によっ
て担体間に間隔が設けられ、互いに上に向かって潰れる
のを防ぐ。積み重ねＰＧＡの制限はモジュール全体の高
さである。各担体間における、銅製ピンおよび介在物か
らの間隔によってモジュールの高さが増加するが、ＰＣ
基板上のＺ方向の不動産価値はそのＸ−Ｙ平面における
不動産価値と同じように高価なものになりつつあること
からこれは望ましいことではない。
【０００７】
【課題を解決するための手段】本発明は熱伝導性フレキ
シブル基板および半導体ダイを有する積み重ね半導体マ
ルチチップデバイスを提供する。前記熱伝導性フレキシ
ブル基板は上面および底面を有する。フレキシブル基板
はまた対向する端部の第１ペア上に底面まで伸びる複数
の金属導体を有し、前記端部は前記複数の金属導体に対
応して切り込まれ、フレキシブル基板の前記端部におい
て複数の半バイアスを形成する。前記複数の金属導体は
半導体デバイスをＰＣ基板に電気的に接続するために用
いられる。フレキシブル基板はまたフレキシブル基板上
の対向する端部の第２ペアによって形成される熱伝導性
の連続した延長部のペアを有する。半導体ダイは熱伝導
性のフレキシブル基板に取付けられ、電気的に接続され
る。半導体ダイはフレキシブル基板に接着して半導体ダ
イのためにパッケージ基体を形成する封止材料によって
直接オーバーモールディングされる。実質的に同様の構
成要素を持つ第２フレキシブル基板はキャリアソケット
内で前記第１フレキシブル基板の上に積み重ねられる。
このキャリアソケットは対向する内側側壁の第１ペアに
沿った複数の電気導体を有し、これらを前記複数の半バ
イアスに嵌め合わせることによって第２フレキシブル基
板と整合するのに用いられる。両基板の熱伝導性延長部
は前記キャリアソケットの内側側壁の第２ペアを接合す
る。これらの、および他の機能、並びに特徴は添付の図
面とともに以下の詳細な説明によってより明確に理解さ
れる。ここで、各図面は正確な縮尺によって表わされて
はいないということと、ここに図示されていない他の実
施例も存在しうるということは重要なことである。
【０００８】
【実施例】本発明において、ＰＣ基板のＸ−Ｙ平面にお
ける領域を犠牲にすることなしに半導体装置を密にパッ
ケージングする低コストの３次元マルチチップモジュー
ルを製造することが可能になる。本発明は積み重ねリー
ドレスマルチチップモジュールを可能にする。さらに、
本発明はそのようなモジュールを製造するための方法を
提供する。本発明にしたがって、それぞれＰＣＢ基板１
４の上にパッケージ基体１２を有する２つの半導体装置
１１からなる積み重ねられた三次元リードレス半導体マ
ルチチップモジュール１０の斜視図が図１に表わされて
いる。これはまた、本発明の第１実施例である。パッケ
ージ基体１２はすべての在来の封止材料、例えばエポキ
シレジンモールディング合成材料等によって形成される
が、これに限られるものではない。パッケージ基体１２
はオーバーモールディング（Overmolding）または「溶
滴（glob top）」プロセスのどちらかによって形成され
うる。オーバーモールディングは一般的な技術であるト
ランスファモールディングで実現される。「溶滴」処理
は、封止材が半導体ダイに施され、またはその上で融熔
されて、これを被覆するものである。
【０００９】図１にさらに図示されているように、ＰＣ
Ｂ基板１４はパッケージ基体１２を通って伸びる複数の
金属導体１６を有している。金属導体１６はＰＣＢ基板
１４の底面にも伸びている。在来型のリードを持つパッ
ケージに対して半導体デバイス１１が持つ特長は、金属
導体１６が在来型の半導体パッケージの外部リードと実
質的に同等の働きをし、金属導体１６はＰＣＢ基板１４
に支持されていることで、リード損傷の問題が取り除か
れていることである。半導体デバイス１１は複数の金属
導体１６と接触を設けるソケットを用いて試験され、焼
き入れされうる。さらに、金属導体１６はＰＣＢ基板１
４の端部に沿って複数の半バイアス１８を形成する半円
端部を持ち、端部に城郭のような外観を与えている。こ
の複数の半バイアス１８は、マルチチップモジュールを
形成するために複数の半導体デバイス１１の間に電気的
な相互接続を設けることを可能にする。さらに図１に
は、２つの半導体装置１１を接続する複数の電気導体２
２が示されている。
【００１０】図２は図１の断面図を図示している。電気
導体２２はハンダペーストされたワイヤまたはハンダの
充填されたばねである。ハンダ充填ばねは基本的にはむ
くのハンダ柱のように見えるハンダで充填されたばねで
ある。ハンダが溶かされるハンダリフローの間、溶解し
たハンダは表面張力によってばねをぬらそうとするため
に、ばねの巻線によってハンダの倒壊は防がれる。
【００１１】図２に示されているように、２つの半導体
デバイス１１はお互いの上に積み重ねられている。半導
体装置１１はそれぞれＰＣＢ基板１４に直接取付けられ
た半導体ダイ２４を有している。半導体ダイ２４はそれ
ぞれ図２に示されているように、複数のワイヤボンド２
６によって、複数の金属導体１６に電気的に接続され
る。これらのワイヤは複数の金属導体１６に対して選択
的にボンディングされ、積み重ねの中の各デバイスが同
一にならないようにする。この区別は、モジュール内の
チップイネーブルの要求にとって必要とされるものであ
る。ときには、各デバイスに対するチップイネーブルは
相互に接続されるが、このような場合にはデバイスごと
のデータ出力を相互に接続することはできない。したが
って、各デバイスにおける異なったワイヤボンディング
手法のために、これにしたがって積み重ねの中の各デバ
イスは印付けされなければならない、ことは明らかであ
ろう。
【００１２】図２に示されているように、ＰＣＢ基板１
４は２つの半導体デバイス１１の複数の半バイアス１８
がＸ−Ｙ方向において互いに整合するように配置されて
いる。複数の電気的導体２２は複数の半バイアス１８に
ぴったりとはめ込まれ、半導体デバイス１１を電気的に
相互接続するためにそこにハンダ付けされる。各半導体
装置１１はそのワイヤボンディングの方法が同一でない
ため、デバイスあたり複数の導体２２のうち少なくとも
１つは独立のものである。この独立性によって、マルチ
チップモジュールの動作中に各デバイス１１の選択が可
能となっている。複数の電気導体２２の下側端部は折り
曲げられて半導体マルチチップモジュール２０がＰＣ基
板に（図示せず）表面実装されるのを可能にする。図２
では複数の電気導体２２は外側に向かって折り曲げられ
ているように描かれているが、これらの複数の電気導体
２２を内側に折り曲げても表面実装可能である。
【００１３】図７は本発明の第２実施例を示したもので
ある。半導体マルチチップモジュール２７は図２のモジ
ュール１０と同じ型の部品を有し、したがって同じ記号
が用いられている。マルチチップモジュール２７の相違
点は、図２のモジュール１０の表面実装型の仕様に対
し、モジュール２７を貫通孔タイプのモジュールにする
ために複数の電気導体２２が真っ直ぐのままにしている
ことである。
【００１４】図２及び図３に図示されている実施例のた
めに、マルチチップモジュールの積み重ねの中の各デバ
イスが同一にワイヤボンディングされ、記号付けされる
のが望ましければ、チップイネーブルのための代替の方
法も提供される。複数の電気導体２２中、それぞれのデ
バイスのためのチップイネーブル接続は、その他のデバ
イスとの間に電気的に接触しないように電気絶縁体によ
って被覆することが可能である。したがって、各デバイ
スへのチップイネーブルが実現される。
【００１５】図４には本発明の第４の実施例が示されて
いる。半導体マルチチップモジュール２８は図２のモジ
ュール１０と実質的に同一の型の部品を有するので、可
能な場合には部品には同一の番号が付けられる。本実施
例においては、複数の電気導体は、上側のデバイスの基
板１４の底面に取付けられたハンダボール２９、下側の
デバイスに基板１４の上面に取付けられたハンダボール
３０、および下側デバイスの基板１４の底面に取付けら
れたハンダボール３１から構成される。ハンダボール２
９と３０とが共にリフローすると、これらが積み重ね中
の上側および下側半導体装置１１の間に強固な相互接続
を構成する。ＰＣ基板３２上のハンダパッド３３に対し
て複数のハンダボール３１をリフローすることによっ
て、モジュール２８をＰＣ基板３２に表面実装すること
ができる。
【００１６】図５は本発明の第４実施例を図示したもの
であり、図４の半導体マルチチップモジュール２８と実
質的に同じ部品を有する。したがって、対応する部品に
は同じ記号が付けられている。半導体マルチチップモジ
ュール３４は上側および下側の半導体デバイス１１を相
互に接続するために単一層のハンダボール３５を有す
る。このような仕様はハンダボールの直径がパッケージ
基体１２の高さよりも大きい場合に可能である。
【００１７】図６は本発明の第５実施例である、フレキ
シブル基板３８上にオーバーモールディングされたパッ
ケージ基体３７を有する半導体デバイス３６を平面図で
示したものである。オーバーモールディングされたパッ
ケージ基体３７はすべての在来の封止材料、例えばエポ
キシレジンを基本とするモールド化合物によって形成さ
れうるが、これに限定されるものではない。フレキシブ
ル基板３８は、パッケージ基体３７を越えてフレキシブ
ル基板３８の端部に至るその２つの対抗する側面に複数
の金属導体４０を有している。金属導体４０はフレキシ
ブル基板３８の端部において半環状の形状を持って複数
の半バイアス４２を形成し、フレキシブル基板３８のこ
れらの端部に対し、城郭的な外観を与えている。さら
に、金属導体４０はフレキシブル基板３８の上面からフ
レキシブル基板３８の底面にまで延長して設けられてい
る。複数の半バイアス４２によって複数の半導体デバイ
ス３６間の電気的な相互接続が実現される。各半導体デ
バイス３６は個々に試験され、焼き入れされる。
【００１８】さらに、図６にはフレキシブル基板３８の
必須部分である熱伝導性延長部ペア４４が図示されてい
る。図７は半導体デバイス３６の側面図であって、熱伝
導性延長部ペア４４をさらに図示したものである。実際
には熱伝導性延長部４４はパッケージ基体３７の下部で
つながっている。熱伝導性の材料、例えば銅などをこの
延長部に用いることができる。しかしながら、金属導体
４２はこれら連続した延長部ペアから電気的に絶縁され
ている必要がある。
【００１９】図８は図６のＡ−Ａ線に沿った断面図であ
って、これら連続した延長部ペア４４が金属導体４０か
らいかにして分離されているかを示したものである。電
気絶縁物の層４５は金属導体４０と連続延長部ペア４４
との間に配置されている。この仕様における特長は、半
導体ダイ４６が熱伝導材料４４の上に直接取付けられ、
熱発散性が改良されることである。ダイ４６は複数のワ
イヤボンド４７で金属導体４０に対して電気的に接続さ
れる。
【００２０】図９は本発明の第６実施例であって、図６
の２つの半導体デバイス３６から構成されるマルチチッ
プモジュール５０を図示している。この２つのデバイス
３６は、それぞれ複数のワイヤボンド４７によってフレ
キシブル基板３８に電気的に結合された半導体ダイ４６
を有し、非導電性のキャリアソケット５６内で互いに積
み重なっている。キャリアソケット５６は熱伝導性を持
つモールディング化合物、例えば窒化アルミニウムを配
合したモールディング化合物によってモールディングす
ることが可能である。さらに、キャリアソケット５６
は、半導体デバイス３６を電気的に相互接続する電気導
体である複数のばね接点５８を有する。この複数のばね
接点５８はキャリアソケット５６内に予備モールディン
グされる。２つの半導体デバイス３６は、金属導体４０
から形成される複数の半バイアス４２によって、キャリ
アソケット５６内で自己整合される。複数のばね接点５
８は複数の半バイアスにぴったりと嵌まりその位置にハ
ンダ付けされる。または外部クリップ（図示せず）も、
ばね接点５８と金属導体４０の接触を保持するのに用い
ることができる。マルチチップモジュール５０はＰＣ基
板（図示せず）に表面実装することができる。ここで積
み重ね中の各半導体デバイスは、デバイスごとに分離し
たデータ出力およびイネーブル要求のため、これらにし
たがって区別的にワイヤボンディングされ、記号づけさ
れなければならない。
【００２１】図１０は本発明の第７実施例を示したもの
であり、これによって異なったチップイネーブル方法を
可能にしている。半導体マルチチップモジュール６０は
図９のモジュール５０と実質的に同じ部品を有し、した
がってそれが適当な場合には同じ記号が付されている。
複数のばね接点（完全には図示せず）は半導体デバイス
３６を電気的に相互接続する。一のばね接点６１は上側
のデバイスにのみ物理的及び電気的な接続を設け、一方
他のばね接点６２は下側のデバイスにのみ物理的及び電
気的な接点を設ける。このような仕様はばね接点６１お
よび６２をチップイネーブルのために使うことを可能に
している。残りのばね接点は上側および下側の半導体デ
バイスの両方に接続される。
【００２２】図１１はマルチチップモジュール５０の側
面図を示したものである。図１０のマルチチップモジュ
ール６０の側面図も実質的には同様のものである。この
図においては、熱伝導性の延長部４４はキャリアソケッ
ト５６の内壁に接触しているように描かれている。基板
３８の柔軟性によって熱伝導性の延長部４４のペアがこ
のように曲がることが可能になっている。この使用には
２つの目的であって、第１番には、モジュール５０の熱
拡散性を増加させるためである。熱伝導性の延長部４４
のペアの湾曲はさらに、延長部４４がキャリアソケット
５６の内壁に外向きの力を及ぼすために、複数のばね接
点５８が所定の場所にハンダ付けされる前に、各半導体
デバイス３６をキャリアソケット５６内において保持す
るのを助ける。
【００２３】図１２は、複数のばね接点５８を伴うキャ
リアソケット５６の部分平面図であって、複数の半バイ
アス４２を自己整合機能として用いてキャリアソケット
５６内に複数の半導体デバイスを積み重ねるための方法
をさらに図示したものである。複数のばね接点５８を含
むキャリアソケット５６の内壁は、その複数のばね接点
５８がソケット５６内において曲がったり、位置ずれを
起こしたりするのを防ぐために切り込みを施されてい
る。さらに、各デバイスがキャリアソケット５６に押し
込まれると、複数のばね接点５８は半導体デバイスの複
数の半バイアス４２にぴったりと嵌め合わせれる。複数
のばね接点５８および複数の半バイアス４２の位置は、
各半導体デバイスがキャリアソケット５６内部で正確に
自己整合されるのを保障する。
【００２４】上記の説明および図面においては、本発明
に係る多くの特長を説明してきた。本発明はＰＣ基板に
表面実装することが可能な３次元マルチチップモジュー
ルを実現する。３次元パッケージによって、より高いメ
モリ密度が提供され、平面型のマルチチップ基板と比較
して必要とされる相互接続の密度が小さくなる。さら
に、本発明の３次元積み重ねリードレスマルチチップモ
ジュールの仕様は自己整合であるということがわかる。
各基板を他のデバイスの上部に追加の層を全く設けるこ
となく直接に積み重ね可能であるということは、マルチ
チップモジュールの全体の高さを最小限に抑さえるのに
役立つ。また複数の電気導体はモジュールの熱拡散にも
役立っている。
【００２５】したがって、本発明にしたがって、前述の
必要性および特徴を完全に適合する３次元積み重ねリー
ドレスマルチチップモジュールが提供されたことは理解
される。本明細書においては、本発明は特定の実施例を
参照して説明され、図示されているが、これは本発明を
そのような図示された実施例に限定しようとするもので
はない。当業者であれば、本発明の要旨から乖離するこ
となく、さまざまな変形や変更を実現可能であるという
ことを認識できる。例えば、導電プレートがキャリアソ
ケット内のマルチチップモジュールに取付けられ、熱拡
散性の改良とともにＲＦシールドをも提供することが可
能である。さらに、ここでの説明では２つのデバイスに
しか言及していないとしても、本発明のコンセプトは直
接に２を超える数の半導体を積み重ねてマルチチップモ
ジュールを形成する場合にも適応可能である。さらに、
図面には２つの端部のみを切り込んだものしか示されて
いないが、４つの側面における接続を可能にするために
４つの端部をすべてに切り込みを入れることも可能であ
る。したがって、本発明は添付の特許請求の範囲におい
てそのようなすべての変更および変形を包含するもので
ある。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施例である、積み重ね
３次元リードレスマルチチップモジュールの斜視図であ
る。
【図２】図２は、図１のモジュールの断面図である。
【図３】図３は、本発明の第２実施例である、貫通孔型
の積み重ね３次元リードレスマルチチップモジュールの
断面図である。
【図４】図４は、本発明の第３実施例である、相互接続
のために下側デバイスの基板の上面および底面に複数の
ハンダボールを用いた表面実装可能な積み重ねリードレ
ス３次元半導体マルチチップモジュールの断面図であ
る。
【図５】図５は、本発明の第４実施例である、相互接続
のために複数のハンダボールを用いた表面実装可能な積
み重ねリードレス３次元半導体マルチチップモジュール
の断面図である。
【図６】図６は、本発明の第５実施例である、端部の半
バイアスと熱伝導性の延長部のペアとともに熱伝導性の
フレキシブル基板上にオーバーモールディングされた半
導体デバイスを平面図で示したものである。
【図７】図７は、図６の半導体デバイスの側面図であ
る。
【図８】図８は、図６のオーバーモールディングされた
半導体デバイスのＡ−Ａ線に沿った断面図である。
【図９】図９は、本発明の第６実施例である、キャリア
ソケットの中で積み重ねられた図６のオーバーモールド
された複数の半導体デバイスを断面図で示したものであ
る。
【図１０】図１０は、本発明の第７実施例である、チッ
プイネーブルのためのばね接点を持つキャリアソケット
の中で積み重ねられた図６のオーバーモールドされた複
数の半導体デバイスを断面図で示したものである。
【図１１】図１１は、図９に示されたキャリアソケット
および積み重ね半導体デバイスを側面図で示したもので
ある。
【図１２】図１２は、図９のキャリアソケットの部分平
面図であって、複数のばね接点が図６のオーバーモール
ディングされた半導体デバイスの端部半バイアスに嵌め
合わせを図示したものである。
【符号の説明】
１０ 積み重ね半導体マルチチップモジュール １２ パッケージ基体 １４ ＰＣＢ基板 １６ 金属導体 １８ 半バイアス ２２ 電気導体 ２４ 半導体ダイ ３７ パッケージ基体 ３８ フレキシブル基板 ４０ 金属導体 ４４ 熱伝導性延長部 ４６ 半導体ダイ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 積み重ね半導体マルチチップモジュール
    （１０）であって：上面、底面および４つの端部を有す
    る第１ＰＣＢ基板（１４）であって、さらに少なくとも
    一つの端部に沿って前記ＰＣＢ基板の底面にまで伸びる
    複数の金属導体（１６）を持ち、前記端部は前記複数の
    金属導体に対応して切り込まれて前記第１ＰＣＢ基板の
    前記端部において複数の半バイアス（１８）を形成す
    る、第１ＰＣＢ基板；前記第１ＰＣＢ基板に取付けら
    れ、電気的に接続された第１半導体ダイ（２４）であっ
    て、前記第１半導体ダイは前記第１ＰＣＢ基板上に前記
    第１半導体ダイのためのパッケージ基体（１２）を形成
    するために前記第１ＰＣＢ基板に接着する封止材料によ
    って保護される、第１半導体ダイ；上面、底面および４
    つの端部を有する第２ＰＣＢ基板（１４）であって、さ
    らに少なくとも一つの端部に沿って前記ＰＣＢ基板の底
    面にまで伸びる複数の金属導体（１６）を持ち、前記端
    部は前記複数の金属導体に対応して切り込まれて前記第
    ２ＰＣＢ基板の前記端部において複数の半バイアス（１
    ８）を形成する、第２ＰＣＢ基板；前記第２ＰＣＢ基板
    に取付けられ、電気的に接続された第２半導体ダイ（２
    ４）であって、前記第２半導体ダイは前記第２ＰＣＢ基
    板上に前記第２半導体ダイのためのパッケージ基体（１
    ２）を形成するために前記第２ＰＣＢ基板に接着する封
    止材料によって保護される、第２半導体ダイ；および第
    １ＰＣＢ基板および第２ＰＣＢ基板の切り込みが入った
    端部に沿った前記複数の半バイアスに嵌め込まれること
    によって前記第２ＰＣＢ基板を前記第１ＰＣＢ基板に整
    合させるために用いられる複数の電気導体（２２）であ
    って、前記第２ＰＣＢ基板は前記第１ＰＣＢ基板の上に
    積み重ねられ、前記複数の電気導体はさらに前記第１半
    導体ダイを前記第２半導体ダイに電気的に接続するため
    に前記複数の金属導体に対してハンダ付けされ、前記複
    数の電気導体はさらに前記積み重ね半導体マルチチップ
    モジュールのために外部電気接続を設ける、複数の電気
    導体；を含むことを特徴とする積み重ね半導体マルチチ
    ップモジュール。
  2. 【請求項２】 積み重ね半導体マルチチップモジュール
    （５０）であって：上面、底面、および対向する端部の
    第１ペアにおいて前記底面まで伸びる複数の金属導体
    （４０）を有する熱伝導性第１フレキシブル基板（３
    ８）であって、対向する端部の前記第１ペアは複数の半
    バイアス（４２）を形成するために前記複数の金属導体
    に対応して切り込まれ、前記第１フレキシブル基板はま
    た対向する端部の第２ペアから形成される熱伝導性の延
    長部（４４）のペアを有する、熱伝導性第１フレキシブ
    ル基板；前記第１フレキシブル基板に取付けられ、電気
    的に接続された半導体ダイ（４６）であって、前記第１
    フレキシブル基板の上に前記第１半導体ダイのためのパ
    ッケージ基体（３７）を形成する前記第１フレキシブル
    基板に接着する封止材料によって保護される前記第１半
    導体ダイ；上面、底面、および対向する端部の第２ペア
    において前記底面まで伸びる複数の金属導体（４０）を
    有する熱伝導性第２フレキシブル基板（３８）であっ
    て、対向する端部の前記第２ペアは複数の半バイアス
    （４２）を形成するために前記複数の金属導体に対応し
    て切り込まれ、前記第２フレキシブル基板はまた対向す
    る端部の第２ペアから形成される熱伝導性の延長部（４
    ４）のペアを有する、熱伝導性第２フレキシブル基板；
    前記第２フレキシブル基板に取付けられ、電気的に接続
    された半導体ダイ（４６）であって、前記第２フレキシ
    ブル基板の上に前記第２半導体ダイのためのパッケージ
    基体（３７）を形成する前記第２フレキシブル基板に接
    着する封止材料によって保護される前記第２半導体ダ
    イ；および対向する内側側壁の第１ペアに沿った複数の
    電気導体は前記第２フレキシブル基板を前記第１フレキ
    シブル基板に対して、前記第１フレキシブル基板および
    前記第２フレキシブル基板の対向する端部の第１ペアに
    沿った複数の半バイアスに嵌め合わすことによって整合
    させることに用いられる複数の電気導体（５８）を有す
    るキャリアソケット（５６）であって、前記第２フレキ
    シブル基板は前記第１フレキシブル基板の上に積み重ね
    られ、前記第１および第２フレキシブル基板両方の熱伝
    導性の延長部のペアは前記キャリアソケットの内側側壁
    の第２ペアを結合し、前記電気導体のペアはさらに前記
    第１半導体ダイを前記第２半導体ダイに電気的に接続す
    るために前記複数の金属導体にハンダ付けされ、前記複
    数の電気導体はまた前記積み重ねられた半導体マルチチ
    ップモジュールのために外部電気接続をもたらす、とこ
    ろのキャリアソケット；を含むことを特徴とする積み重
    ね半導体マルチチップモジュール。
  3. 【請求項３】 積み重ね半導体マルチチップモジュール
    を製造する方法であって：上面、底面および４つの端部
    を有する第１ＰＣＢ基板（１４）であって、さらに少な
    くとも一つの端部に沿って前記第１ＰＣＢ基板の底面に
    まで伸びる複数の金属導体（１６）を持ち、前記端部は
    前記複数の金属導体に対応して切り込まれて前記第１Ｐ
    ＣＢ基板の前記端部において複数の半バイアス（１８）
    を形成する、第１ＰＣＢ基板を準備する段階；前記第１
    ＰＣＢ基板の上面に第１半導体ダイ（２４）を取付ける
    段階；前記第１半導体ダイと前記第１ＰＣＢ基板の前記
    金属導体とを電気的に接続する段階；前記第１半導体ダ
    イを前記第１ＰＣＢ基板上に封止材料を用いて保護する
    段階であって、前記封止材料は前記第１ＰＣＢ基板に接
    着し、前記第１半導体ダイのためにパッケージ基体（１
    ２）を形成する、ところの段階；上面、底面および４つ
    の端部を有する第２ＰＣＢ基板（１４）であって、さら
    に少なくとも一つの端部に沿って前記ＰＣＢ基板の底面
    にまで伸びる複数の金属導体（１６）を持ち、前記端部
    は前記複数の金属導体に対応して切り込まれて前記第２
    ＰＣＢ基板の前記端部において複数の半バイアス（１
    ８）を形成する、第２ＰＣＢ基板を準備する段階；前記
    第２ＰＣＢ基板の上面に第２半導体ダイ（２４）を取付
    ける段階；前記第２半導体ダイと前記第２ＰＣＢ基板の
    前記金属導体とを電気的に接続する段階；および前記第
    ２半導体ダイを前記第２ＰＣＢ基板上に封止材料を用い
    て保護する段階であって、前記封止材料は前記第２ＰＣ
    Ｂ基板に接着し、前記第２半導体ダイのためにパッケー
    ジ基体（１２）を形成する、ところの段階；複数の電気
    導体（２２）を前記第１ＰＣＢ基板および前記第２ＰＣ
    Ｂ基板両方の前記複数の半バイアスにハンダ付けする段
    階であって、前記複数の電気導体は前記積み重ねられた
    半導体マルチチップモジュールのために外部電気接続を
    提供する、ところの段階；から構成されることを特徴と
    する方法。
  4. 【請求項４】 積み重ね半導体マルチチップモジュール
    を製造する方法であって：上面、底面および４つの端部
    を有する第１ＰＣＢ基板（１４）であって、さらに少な
    くとも一つの端部に沿って前記ＰＣＢ基板の底面にまで
    伸びる複数の金属導体（１６）を持ち、前記端部は前記
    複数の金属導体に対応して切り込まれて前記第１ＰＣＢ
    基板の前記端部において複数の半バイアス（１８）を形
    成する、第１ＰＣＢ基板を準備する段階；前記第１ＰＣ
    Ｂ基板の上面に第１半導体ダイ（２４）を取付ける段
    階；前記第１半導体ダイと前記第１ＰＣＢ基板の前記金
    属導体とを電気的に接続する段階；前記第１半導体ダイ
    を前記第１ＰＣＢ基板上に封止材料を用いて保護する段
    階であって、前記封止材料は前記第１ＰＣＢ基板に接着
    し、前記第１半導体ダイのためにパッケージ基体（１
    ２）を形成する、ところの段階；上面、底面および４つ
    の端部を有する第２ＰＣＢ基板（１４）であって、さら
    に少なくとも一つの端部に沿って前記第２ＰＣＢ基板の
    底面にまで伸びる複数の金属導体（１６）を持ち、前記
    端部は前記複数の金属導体に対応して切り込まれて前記
    第２ＰＣＢ基板の前記端部において複数の半バイアス
    （１８）を形成する、第２ＰＣＢ基板を準備する段階；
    前記第２ＰＣＢ基板の上面に第２半導体ダイ（２４）を
    取付ける段階；前記第２半導体ダイと前記第２ＰＣＢ基
    板の前記金属導体とを電気的に接続する段階；前記第２
    半導体ダイを前記第２ＰＣＢ基板上に封止材料を用いて
    保護する段階であって、前記封止材料は前記第２ＰＣＢ
    基板に接着し、前記第２半導体ダイのためにパッケージ
    基体（１２）を形成する、ところの段階；前記第２ＰＣ
    Ｂ基板を前記第１ＰＣＢ基板の上に積み重ねるとともに
    前記第２ＰＣＢ基板の切り込まれた端部と前記第１ＰＣ
    Ｂ基板の切り込まれた端部とを位置整合させる段階；複
    数のハンダボール（３０，３１）を前記第１ＰＣＢ基板
    の上面および底面に配置する段階；前記第２ＰＣＢ基板
    の底面に複数のハンダボール（２９）を配置する段階；
    および前記第１ＰＣＢ基板の上面の前記複数のハンダボ
    ールを前記第２ＰＣＢ基板の底面の複数のハンダボール
    に向けてリフローさせる段階；から構成されることを特
    徴とする方法。
  5. 【請求項５】 積み重ね半導体マルチチップモジュール
    を製造する方法であって：上面、底面、および対向する
    端部の第１ペアにおいて前記底面まで伸びる複数の金属
    導体（４０）を有する熱伝導性第１フレキシブル基板
    （３８）であって、対向する端部の前記第１ペアは複数
    の半バイアス（４２）を形成するために前記複数の金属
    導体に対応して切り込まれ、前記第１熱伝導性フレキシ
    ブル基板はまた対向する端部の第２ペアから形成される
    熱伝導性の延長部（４４）のペアを有する、熱伝導性第
    １フレキシブル基板を準備する段階；前記第１熱伝導性
    フレキシブル基板の上面に第１半導体ダイ（４６）を取
    付ける段階；前記第１半導体ダイと前記第１熱伝導性フ
    レキシブル基板の前記金属導体とを電気的に接続する段
    階；前記第１半導体ダイを前記第１熱伝導性フレキシブ
    ル基板上に封止材料を用いて保護する段階であって、前
    記封止材料は前記第１熱伝導性フレキシブル基板に接着
    し、前記第１半導体ダイのためにパッケージ基体（３
    ７）を形成する、ところの段階；上面、底面、および対
    向する端部の第１ペアにおいて前記底面まで伸びる複数
    の金属導体（４０）を有する熱伝導性第２フレキシブル
    基板（３８）であって、対向する端部の前記第１ペアは
    複数の半バイアス（４２）を形成するために前記複数の
    金属導体に対応して切り込まれ、前記第２熱伝導性フレ
    キシブル基板はまた対向する端部の第２ペアから形成さ
    れる熱伝導性の延長部（４４）のペアを有する、熱伝導
    性第２フレキシブル基板を準備する段階；前記第２熱伝
    導性フレキシブル基板の上面に第２半導体ダイ（４６）
    を取付ける段階；前記第２半導体ダイと前記第２熱伝導
    性フレキシブル基板の前記金属導体とを電気的に接続す
    る段階；前記第２半導体ダイを前記第２熱伝導性フレキ
    シブル基板上に封止材料を用いて保護する段階であっ
    て、前記封止材料は前記第２熱伝導性フレキシブル基板
    に接着し、前記第２半導体ダイのためにパッケージ基体
    （３７）を形成する、ところの段階；対向する内側側壁
    の第１ペアに沿った複数のばね接点（５８）を有し、前
    記第２熱伝導性フレキシブル基板の切り込まれた端部を
    前記第１熱伝導性フレキシブル基板の切り込まれた端部
    に位置合わせするのに用いられるキャリアソケット内に
    おいて前記第１熱伝導性フレキシブル基板の上に前記第
    ２熱伝導性フレキシブル基板を積み重ねる段階であっ
    て、前記第１熱伝導性フレキシブル基板および前記第２
    熱伝導性フレキシブル基板の両方の熱伝導性延長部のペ
    アは前記キャリアソケットの内側側壁の第２ペアを接合
    する、ところの段階；および前記複数のハンダ接点を前
    記第１熱伝導性フレキシブル基板および前記第２熱伝導
    性フレキシブル基板の両方の前記複数の半バイアスにハ
    ンダ付けする段階であって、前記複数のばね接点はまた
    前記積み重ねられた半導体マルチチップモジュールのた
    めに外部電気接続を提供する、ところの段階；から構成
    されることを特徴とする方法。
JP5141266A 1992-05-26 1993-05-21 積み重ね半導体マルチチップモジュールおよびその製造方法 Pending JPH0637248A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/887,963 US5247423A (en) 1992-05-26 1992-05-26 Stacking three dimensional leadless multi-chip module and method for making the same
US887963 1992-05-26

Publications (1)

Publication Number Publication Date
JPH0637248A true JPH0637248A (ja) 1994-02-10

Family

ID=25392232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5141266A Pending JPH0637248A (ja) 1992-05-26 1993-05-21 積み重ね半導体マルチチップモジュールおよびその製造方法

Country Status (4)

Country Link
US (1) US5247423A (ja)
EP (2) EP0571749A1 (ja)
JP (1) JPH0637248A (ja)
KR (1) KR930024134A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969587A (ja) * 1995-08-30 1997-03-11 Nec Kyushu Ltd Ｂｇａ型半導体装置及びｂｇａモジュール
KR20010086476A (ko) * 2001-07-13 2001-09-13 신이술 인쇄회로기판 및 그것을 이용한 반도체 칩의 적층 패키지방법
KR100422608B1 (ko) * 1997-05-10 2004-06-04 삼성전자주식회사 적층칩패키지
KR100658734B1 (ko) * 2004-11-11 2006-12-19 주식회사 유니세미콘 스택 패키지 및 그 제조방법
JP2009027130A (ja) * 2007-07-23 2009-02-05 Headway Technologies Inc 電子部品パッケージおよびその製造方法
TWI399845B (zh) * 2009-09-24 2013-06-21 力成科技股份有限公司 無線弧之多晶片堆疊構造及其製造方法
US8971047B2 (en) 2011-09-28 2015-03-03 Samsung Electronics Co., Ltd. Printed circuit board assembly

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5412159A (en) * 1993-09-27 1995-05-02 Zenith Electronics Corporation High voltage resistive network circuit board with good potting adhesion
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5544174A (en) * 1994-03-17 1996-08-06 The United States Of America As Represented By The Secretary Of The Air Force Programmable boundary scan and input output parameter device for testing integrated circuits
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5698895A (en) * 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US6486528B1 (en) 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5671121A (en) * 1994-09-29 1997-09-23 Intel Corporation Kangaroo multi-package interconnection concept
US5696030A (en) * 1994-09-30 1997-12-09 International Business Machines Corporation Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
KR0148082B1 (ko) * 1995-08-16 1998-08-01 김광호 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5661337A (en) * 1995-11-07 1997-08-26 Vlsi Technology, Inc. Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
KR100192180B1 (ko) * 1996-03-06 1999-06-15 김영환 멀티-레이어 버텀 리드 패키지
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US5907903A (en) * 1996-05-24 1999-06-01 International Business Machines Corporation Multi-layer-multi-chip pyramid and circuit board structure and method of forming same
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
DE19638175C2 (de) * 1996-09-18 2000-05-25 Siemens Ag Integrierte Schaltung (Chip) mit einem diese in sich aufnehmenden Gehäuse und externer Konfigurationsmöglichkeit
KR100239703B1 (ko) * 1996-10-21 2000-01-15 김영환 3차원 반도체 패키지 및 그 제조방법
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
JP2964983B2 (ja) * 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6034441A (en) * 1997-11-26 2000-03-07 Lucent Technologies, Inc. Overcast semiconductor package
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
RU2176134C2 (ru) * 1998-07-02 2001-11-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль и способ его изготовления
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
FR2785722A1 (fr) * 1998-11-06 2000-05-12 Bull Sa Structure d'interconnexion tridimensionnelle de plusieurs circuits pour former un boitier multicomposants
KR20000050605A (ko) * 1999-01-12 2000-08-05 박천주 적층 전도체 배선 패널 압착에 의한 솔더리스 와이어리스 소켓형 회로 기판
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6617671B1 (en) 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
US6249136B1 (en) 1999-06-28 2001-06-19 Advanced Micro Devices, Inc. Bottom side C4 bumps for integrated circuits
US6278181B1 (en) 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
DE60026331T8 (de) 1999-10-01 2007-02-01 Seiko Epson Corp. Leiterplatte, halbleiter und herstellung, test und gehäuse derselben und systemplatte und elektronikgerät
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US6631555B1 (en) * 2000-02-08 2003-10-14 Cardiac Pacemakers, Inc. Method of thin film deposition as an active conductor
KR100675728B1 (ko) * 2000-03-16 2007-02-01 삼성전자주식회사 적층 칩 패키지
US6236565B1 (en) * 2000-06-15 2001-05-22 Mark G. Gordon Chip stack with active cooling system
US6953991B2 (en) * 2000-07-19 2005-10-11 Shindo Company, Ltd. Semiconductor device
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
DE10134648A1 (de) * 2001-07-20 2002-10-10 Infineon Technologies Ag Anordnung aus gestapelten elektronischen Bauteilen und Verfahren zur Herstellung der Anordnung
US7218527B1 (en) * 2001-08-17 2007-05-15 Alien Technology Corporation Apparatuses and methods for forming smart labels
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US6734370B2 (en) * 2001-09-07 2004-05-11 Irvine Sensors Corporation Multilayer modules with flexible substrates
WO2003032370A2 (en) * 2001-10-09 2003-04-17 Tessera, Inc. Stacked packages
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US7335995B2 (en) 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US20030131472A1 (en) * 2002-01-15 2003-07-17 Mitac International Corp. Method of fabricating a multi-layer circuit board assembly
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US6765288B2 (en) 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US20050167817A1 (en) * 2002-08-05 2005-08-04 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
WO2004027823A2 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having wire bond interconnection between stacked packages
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7134194B2 (en) 2003-11-13 2006-11-14 Delphi Technologies, Inc. Method of developing an electronic module
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
CN100343964C (zh) * 2004-02-13 2007-10-17 旺宏电子股份有限公司 多芯片封装结构
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7522421B2 (en) 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
DE102004044882B3 (de) * 2004-09-14 2006-04-20 Infineon Technologies Ag Halbleitermodul mit gestapelten Halbleiterbauteilen und elektrischen Verbindungselementen zwischen den gestapelten Halbleiterbauteilen
US7483561B2 (en) 2004-11-30 2009-01-27 Psion Teklogix Systems Inc. Miniaturized imaging module construction technique
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7967184B2 (en) * 2005-11-16 2011-06-28 Sandisk Corporation Padless substrate for surface mounted components
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7732907B2 (en) * 2006-05-30 2010-06-08 Stats Chippac Ltd. Integrated circuit package system with edge connection system
KR100817054B1 (ko) 2006-07-13 2008-03-26 삼성전자주식회사 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US7545029B2 (en) 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
KR101330731B1 (ko) * 2007-02-08 2013-11-20 삼성전자주식회사 화상형성장치
DE102007032142A1 (de) * 2007-06-30 2009-01-02 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
TW200931634A (en) * 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8611090B2 (en) 2010-09-09 2013-12-17 International Business Machines Corporation Electronic module with laterally-conducting heat distributor layer
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
US8779585B2 (en) 2011-08-05 2014-07-15 International Business Machines Corporation Implementing enhanced thermal conductivity in stacked modules
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
US9070653B2 (en) 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
US8698288B1 (en) * 2013-05-23 2014-04-15 Freescale Semiconductor, Inc. Flexible substrate with crimping interconnection
US8884420B1 (en) * 2013-07-12 2014-11-11 Infineon Technologies Austria Ag Multichip device
US9171742B2 (en) 2013-07-22 2015-10-27 Globalfoundries U.S. 2 Llc Alignment of integrated circuit chip stack
CN103779286A (zh) * 2014-01-26 2014-05-07 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP2018147938A (ja) * 2017-03-01 2018-09-20 東芝メモリ株式会社 半導体装置
KR102158785B1 (ko) * 2018-12-14 2020-09-22 국방과학연구소 레이저 다이오드 바 구조체 및 적층형 레이저 다이오드 바 패키지
TWI706528B (zh) * 2019-08-08 2020-10-01 南茂科技股份有限公司 電子封裝裝置
JP7467068B2 (ja) * 2019-10-23 2024-04-15 キヤノン株式会社 撮像装置
KR102398110B1 (ko) * 2020-08-13 2022-05-13 주식회사 경신 차량용 인-케이블 제어장치
CN116848631A (zh) 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1439989A (fr) * 1965-04-02 1966-05-27 Bull General Electric Perfectionnements aux mémoires permanentes à couplages résistifs
US3304468A (en) * 1965-05-05 1967-02-14 Gen Electric Replaceable electronic module for master circuit boards
US3588852A (en) * 1967-12-26 1971-06-28 Cambridge Memory Systems Inc Memory assembly
US3550766A (en) * 1969-03-03 1970-12-29 David Nixen Flat electronic package assembly
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
JPH0773117B2 (ja) * 1986-11-25 1995-08-02 株式会社東芝 半導体パッケ−ジ
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5162975A (en) * 1991-10-15 1992-11-10 Hewlett-Packard Company Integrated circuit demountable TAB apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969587A (ja) * 1995-08-30 1997-03-11 Nec Kyushu Ltd Ｂｇａ型半導体装置及びｂｇａモジュール
KR100422608B1 (ko) * 1997-05-10 2004-06-04 삼성전자주식회사 적층칩패키지
KR20010086476A (ko) * 2001-07-13 2001-09-13 신이술 인쇄회로기판 및 그것을 이용한 반도체 칩의 적층 패키지방법
KR100658734B1 (ko) * 2004-11-11 2006-12-19 주식회사 유니세미콘 스택 패키지 및 그 제조방법
JP2009027130A (ja) * 2007-07-23 2009-02-05 Headway Technologies Inc 電子部品パッケージおよびその製造方法
TWI399845B (zh) * 2009-09-24 2013-06-21 力成科技股份有限公司 無線弧之多晶片堆疊構造及其製造方法
US8971047B2 (en) 2011-09-28 2015-03-03 Samsung Electronics Co., Ltd. Printed circuit board assembly

Also Published As

Publication number Publication date
KR930024134A (ko) 1993-12-22
US5247423A (en) 1993-09-21
EP0571749A1 (en) 1993-12-01
EP0862217A3 (en) 1999-12-15
EP0862217A2 (en) 1998-09-02

Similar Documents

Publication Publication Date Title
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
US5726493A (en) Semiconductor device and semiconductor device unit having ball-grid-array type package structure
US5684330A (en) Chip-sized package having metal circuit substrate
US6744126B1 (en) Multichip semiconductor package device
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
US5157480A (en) Semiconductor device having dual electrical contact sites
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6449159B1 (en) Semiconductor module with imbedded heat spreader
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5923954A (en) Ball grid array package and fabrication method therefor
KR20150041029A (ko) Bva 인터포저
EP0563264B1 (en) Leadless pad array chip carrier
US6924556B2 (en) Stack package and manufacturing method thereof
US6858932B2 (en) Packaged semiconductor device and method of formation
US6989295B1 (en) Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
CN115036296A (zh) 天线设备、电子装置及其形成方法
WO1997037374A2 (en) Method of packaging multiple integrated circuit chips in a standard semiconductor device package
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
EP0847087A2 (en) A leadframe
WO2007143730A2 (en) Semiconductor device with high current performance packaging
US6297542B1 (en) Connecting a die in an integrated circuit module
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JP2001319943A (ja) 半導体装置