JPH0773117B2 - 半導体パッケ−ジ - Google Patents

半導体パッケ−ジ

Info

Publication number
JPH0773117B2
JPH0773117B2 JP61280225A JP28022586A JPH0773117B2 JP H0773117 B2 JPH0773117 B2 JP H0773117B2 JP 61280225 A JP61280225 A JP 61280225A JP 28022586 A JP28022586 A JP 28022586A JP H0773117 B2 JPH0773117 B2 JP H0773117B2
Authority
JP
Japan
Prior art keywords
wiring
stem
semiconductor chip
wiring board
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61280225A
Other languages
English (en)
Other versions
JPS63133553A (ja
Inventor
政道 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61280225A priority Critical patent/JPH0773117B2/ja
Priority to EP87114577A priority patent/EP0272390A3/en
Priority to KR1019870013294A priority patent/KR900007301B1/ko
Publication of JPS63133553A publication Critical patent/JPS63133553A/ja
Publication of JPH0773117B2 publication Critical patent/JPH0773117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/153—Containers comprising an insulating or insulated base having interconnections in passages through the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、特にLSIのように端子数が多ピンの外囲器に
使用して最適な半導体パッケージに関する。
（従来の技術） ピン挿入型半導体パッケージとしては、その代表がDIP
（デュアル・インライン・パッケージ）であるが、この
DIPではピン数に限度があり、せいぜい60ピン程度まで
が現実的であり、これ以上は一般に実現不能であった。
これ以上の多ピンに対応するためには、パッケージの下
面から剣山状に多数のピンを突出させた、ピン挿入形の
PGA（ピン・グリッド・アレイ）が一般に用いられてい
た。
このPGAには、セラミック基板にメタライズを施し、多
層に積層して構成した、いわゆるセラミック形PGAや、
このセラミック形PGAの価格の低減をはかるため、この
基板部分の配線をプリント基板に置換えた、いわゆるプ
ラスチック形PGAがあった。
（発明が解決しようとする問題点） しかしながら、上記セラミック形PGAはセラミック形積
層パッケージであるため、一般に製造方法が比較的繁雑
であるばかりでなく、かなり高価なものになってしま
う。更に配線として一般にタングステン等を主体とした
材料を使用するためこの配線抵抗が高く、セラミックで
あるため容量が大きいばかりでなく、放熱性も中程度で
あった。
また、プラスチック形PGAは、上記セラミック形PGAと比
較して安価に製造することができるものの、半導体チッ
プの実装の際の該チップの保護のために、有機物による
樹脂封止（シール）を行う必要があるため、封止物から
応力が加わってしまったり、また樹脂の特質から、原理
的に外気との遮断が不完全となって完全な気密封止を行
うことができないため、上記セラミック形PGAと比較す
ると信頼性に劣ってしまうばかりでなく、内部に実装で
きる半導体チップの大きさに限度があるといった問題点
があった。
本発明は上記に鑑み、パッケージとしてのコストダウン
を図るとともに、大型の半導体チップに対応することが
でき、しかも多ピン化を確保するとともに、特性を改善
し、更に確実に気密封止できるものを提供することを目
的としてなされたものでる。
〔発明の構成〕
（問題点を解決するための手段） 本発明は上記目的を達成するため、内部に多数の穿孔を
有する金属製のステムと、表面に所定形状に配線がパタ
ーニングされ前記穿孔に対応する位置にスルーホールが
形成された前記ステムに上面に重合する配線基板と、前
記配線の一端と内部の電極とが電気的に接続された半導
体チップと、前記穿孔内に貫設され頭部を前記スルーホ
ール内に挿通させ接合物質を介して前記配線の他端と電
気的に接続されるとともに前記ステムの下方に突出され
たリードピンと、前記配線基板及び半導体チップを覆い
該配線基板及び半導体チップを気密封止した金属製のシ
ェルとからなるものである。
（作用） 而して、高価なセラミック形積層パッケージとすること
を防止して、価格の低減を図るとともに、半導体チップ
及び配線基板の確実な気密封止を確保し、しかも配線基
板は従来のものをそのまま使用できるようにしたもので
ある。
（実施例） 図面は本発明の一実施例を示すもので、鉄又は42アロイ
等の鉄合金製で平板状のステム１の略中央には矩形状の
開口1aが形成されているとともに、周囲には上下に連通
した、下記のリードピン３を挿着するための直径1mm程
度の穿孔1b,1b…が、図示では外周から三列にわたって
多数穿設されて、更にこの周囲には段部から外方に延出
する外周部1cが形成されている。
上記ステム１の開口1a内には銅製等の放熱性の良い放熱
部材２が封入固着されている。このように、放熱部材２
を配設し、この上面に下記のように半導体チップ５を載
置することにより、熱伝導性の向上を図るようにするこ
とができる。また、上記ステム１の各穿孔1b内には夫々
リードピン３が、下方に突出した状態でその上端におい
てガラス等の封止材４によって気密封止されて固着され
ている。
上記放熱部材２の上面には半導体チップ５が載置され、
半田付け等により固定されている。またステム１の上面
には中間配線6,6…を配設し、所定の形状と特性が施さ
れた中間配線材としての配設基板７が重ね合せて備えら
れている。この配線基板７の大きさは上記ステム１より
も僅かに小さくて、このステム１の上面に配線基板７を
載置した際に、この外方にステム１の外周部1cが突出し
て、ここに下記のシェル10の周囲が気密封止できるよう
になされている。
なお、この配線基板７は、一般にガラスエポキシやポリ
イミド等の有機単層又は積層基板で構成されたものであ
るが、上記ステム１の材質の組合わせにより、アルミナ
やAlN等のセラミック基板を使用して構成することもで
きる。
この配設基板７の上記ステム１に穿設した穿孔1b,1b…
と対応する位置には，夫々上記中間配線の一端と電気的
に接続したスルーホール7a,7a…が形成され、この各通
孔7a内に各リードピン３の上端を夫々挿通させととも
に、この上端面を半田付け等の接合物質８により接合す
ることにより、この接合物質８を介して、各リードピン
３と各中間配線６の一端とを電気的に接続するよう構成
されている。
また、上記半導体チップ５の電極としての各パッドと上
記配線基板７の各中間配線６の他端とは夫々ボンディン
グワイヤ９により電気的に接続され、これによって、半
導体チップ４の各パッドと上記各リードピン３とが、夫
々電気的に接続するよう構成されている。
更に、上記配線基板７の上面には、立上り部10aとこの
立上り部10aから連続して外方に延出した水平部10bが備
えられた、例えば金属製の蓋材としてのシェル10が被せ
られている。そして、この立上り部10aの内面と上記配
線基板７の周面とが当接し、更にこの水平部10bと上記
ステム１の外周部1cとが重合し、ここが電気溶接等によ
り気密封止されている。
このようにして、上記従来のプラスチック形PGAでは、
その特性上、不可能とされていた完全な気密封止を行っ
ているのである。
なお、このステム１とシェル10の気密封止は、シェル10
がアルミナ等のセラミックで構成されていても、ステム
１との線膨脹係数を合せることにより、ガラスによる気
密封止で行うようにすることもできる。
なお、このパッケージにおいては、外囲器が金属である
ために、半導体チップ５を半田等の導電性のある材料で
接続すると、半導体チップ５の裏面の電位が外囲器と同
じになってしまう。
これを防止するため、半導体チップ５の固定に半導体の
組立て工程で一般に使用されている絶縁性の有機物を使
用したり、又はシェル10を封止した後、リードピン３を
残してステム１及びシェル10の部分を有機樹脂でコーテ
ィングすることにより、半導体チップ５の裏面の電位と
の分離を行うようにすることができる。
〔発明の効果〕
本発明は上記のような構成であるので、セラミック形PG
Aやプラシチック形PGAに比較して安価に製造することが
できるばかりでなく、確実に気密封止を行って、気密性
の完全性を図ることができる。しかも、セラミック形PG
Aとほぼ同等の大型パッケージへの適応性があるばかり
でなく、セラミック形PGAよりやや劣ることがあるもの
の、プラスチック形PGAとほぼ同等の多ピン化に対応す
ることができる。
また、放熱特性を最良となし、しかも配線基板の基材に
ポリイミドやガラスエポキシ等を使用することにより、
電気容量の減少を図ることができる。
更に、従来のセラミック形PGA、プラスチック形PGAは共
に品種に応じてパッケージを起こさなくてはならなかっ
たが、本発明によれば、リードピンの数が同じであれば
配線基板を変えるだけこれに対応することができ、従っ
て敏速、かつ安価にこの種のパッケージを提供すること
ができるといった効果がある。
【図面の簡単な説明】
図面は本発明の一実施例を示し、第１図は一部を切断し
た斜視図、第２図は縦断面図である。 １……ステム、３……リードピン、５……半導体チッ
プ、６……中間配線、７……配線基板、８……接合物
質、９……ボンディングワイヤ、10……シェル。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】内部に多数の穿孔を有する金属製のステム
    と、表面に所定形状に配線がパターニングされ前記穿孔
    に対応する位置にスルーホールが形成された前記ステム
    に上面に重合する配線基板と、前記配線の一端と内部の
    電極とが電気的に接続された半導体チップと、前記穿孔
    内に貫設され頭部を前記スルーホール内に挿通させ接合
    物質を介して前記配線の他端と電気的に接続されるとと
    もに前記ステムの下方に突出されたリードピンと、前記
    配線基板及び半導体チップを覆い該配線基板及び半導体
    チップを気密封止した金属製のシェルとからなることを
    特徴とする半導体パッケージ。
JP61280225A 1986-11-25 1986-11-25 半導体パッケ−ジ Expired - Fee Related JPH0773117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61280225A JPH0773117B2 (ja) 1986-11-25 1986-11-25 半導体パッケ−ジ
EP87114577A EP0272390A3 (en) 1986-11-25 1987-10-06 Packages for a semiconductor device
KR1019870013294A KR900007301B1 (ko) 1986-11-25 1987-11-25 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61280225A JPH0773117B2 (ja) 1986-11-25 1986-11-25 半導体パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS63133553A JPS63133553A (ja) 1988-06-06
JPH0773117B2 true JPH0773117B2 (ja) 1995-08-02

Family

ID=17622054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61280225A Expired - Fee Related JPH0773117B2 (ja) 1986-11-25 1986-11-25 半導体パッケ−ジ

Country Status (3)

Country Link
EP (1) EP0272390A3 (ja)
JP (1) JPH0773117B2 (ja)
KR (1) KR900007301B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079953B2 (ja) * 1988-04-13 1995-02-01 株式会社東芝 半導体装置の製造方法
JPH0243756A (ja) * 1988-08-03 1990-02-14 Toshiba Components Co Ltd 半導体装置
US4916523A (en) * 1988-09-19 1990-04-10 Advanced Micro Devices, Inc. Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond
DE3923533A1 (de) * 1989-07-15 1991-01-24 Diehl Gmbh & Co Anordnung eines integrierten schaltkreises auf einem schaltungstraeger
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
FR2793990B1 (fr) * 1999-05-19 2001-07-27 Sagem Boitier electronique sur plaque et procede de fabrication d'un tel boitier
JP2005064157A (ja) * 2003-08-08 2005-03-10 Alps Electric Co Ltd 電子回路モジュール
DE10352705A1 (de) * 2003-11-12 2005-06-23 Diehl Bgt Defence Gmbh & Co. Kg Schaltungsanordnung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662230A (en) * 1968-06-25 1972-05-09 Texas Instruments Inc A semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films
JPS5236824B2 (ja) * 1973-10-15 1977-09-19
JPS5113611A (en) * 1974-07-19 1976-02-03 Asahi Chemical Ind Hiryobotono uchikomisochi
JPS6032770U (ja) * 1983-08-12 1985-03-06 富士通株式会社 回路基板用リ−ドフレ−ム

Also Published As

Publication number Publication date
KR880006773A (ko) 1988-07-25
EP0272390A2 (en) 1988-06-29
EP0272390A3 (en) 1988-12-07
KR900007301B1 (ko) 1990-10-08
JPS63133553A (ja) 1988-06-06

Similar Documents

Publication Publication Date Title
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US5293301A (en) Semiconductor device and lead frame used therein
US3760090A (en) Electronic circuit package and method for making same
US4338621A (en) Hermetic integrated circuit package for high density high power applications
US5763939A (en) Semiconductor device having a perforated base film sheet
US4907067A (en) Thermally efficient power device package
US5563446A (en) Surface mount peripheral leaded and ball grid array package
US4167647A (en) Hybrid microelectronic circuit package
US5293069A (en) Ceramic-glass IC package assembly having multiple conductive layers
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
EP0084866A2 (en) Semiconductor casing
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
US4115837A (en) LSI Chip package and method
JPH1082698A (ja) 測定抵抗体を有する温度センサ
JPH0773117B2 (ja) 半導体パッケ−ジ
JPH05326735A (ja) 半導体装置及びその製造方法
US6166435A (en) Flip-chip ball grid array package with a heat slug
JP4886104B2 (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
EP0517967B1 (en) High current hermetic package
US4931906A (en) Hermetically sealed, surface mountable component and carrier for semiconductor devices
JPH0794669A (ja) 半導体パッケ−ジモジュ−ル
USRE29325E (en) Hermetic power package
JPH02278856A (ja) 半導体集積回路装置
JPH07193164A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees