JPH0637253A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0637253A JPH0637253A JP4192569A JP19256992A JPH0637253A JP H0637253 A JPH0637253 A JP H0637253A JP 4192569 A JP4192569 A JP 4192569A JP 19256992 A JP19256992 A JP 19256992A JP H0637253 A JPH0637253 A JP H0637253A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit
- electrode wiring
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路を組立たときに、
その配線の寄生容量とボンディング・ワイヤのインダク
タンス成分とで直列共振を起こすことを防ぐ。 【構成】 半導体集積回路、特に半導体基板上に設けた
トランジスタ５において、最低電位となる回路接続点の
電極配線４と前記トランジスタ５を構成する素子及び信
号用電極配線の直近または直下の基板面に、等電位接続
した回路接続点の電極配線３，１７との間に抵抗素子を
接続することにより、配線の寄生容量とボンディング・
ワイヤのインダクタンス成分とで直列共振を起こすこと
を防ぎ、半導体集積回路の特性劣化を回避する。
その配線の寄生容量とボンディング・ワイヤのインダク
タンス成分とで直列共振を起こすことを防ぐ。 【構成】 半導体集積回路、特に半導体基板上に設けた
トランジスタ５において、最低電位となる回路接続点の
電極配線４と前記トランジスタ５を構成する素子及び信
号用電極配線の直近または直下の基板面に、等電位接続
した回路接続点の電極配線３，１７との間に抵抗素子を
接続することにより、配線の寄生容量とボンディング・
ワイヤのインダクタンス成分とで直列共振を起こすこと
を防ぎ、半導体集積回路の特性劣化を回避する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に１ＧＨｚ以上の周波数で動作する半導体集積回路の
動作周波数特性を改善するようにした半導体集積回路の
構造に関するものである。
特に１ＧＨｚ以上の周波数で動作する半導体集積回路の
動作周波数特性を改善するようにした半導体集積回路の
構造に関するものである。
【０００２】
【従来の技術】一般の半導体集積回路は、トランジスタ
回路を構成する素子の直近または直下の基板面の電位が
回路の最低電位に保持されるように設計され、かつパッ
ケージに実装する時、ボンディング・ワイヤが用いられ
る。この半導体集積回路を１ＧＨｚ以上の高い周波数で
使用すると、ボンディング・ワイヤのインダクタンス成
分と半導体基板上の電極配線等による寄生容量との間で
周波数共振点を持つ。従来では、この周波数に共振点を
持つことを防止するため、図６に示すように、グランド
ポストを用いて接地へのボンディング・ワイヤを極力短
くするか、ボンディング・ワイヤを２本以上使用してイ
ンダクタンス成分を減少させる方法を取っていた。ここ
で、ボンディング・ワイヤのインダクタンス成分をＬと
し、寄生容量をＣとすると、直列共振周波数ｆR は次の
様に表せる。
回路を構成する素子の直近または直下の基板面の電位が
回路の最低電位に保持されるように設計され、かつパッ
ケージに実装する時、ボンディング・ワイヤが用いられ
る。この半導体集積回路を１ＧＨｚ以上の高い周波数で
使用すると、ボンディング・ワイヤのインダクタンス成
分と半導体基板上の電極配線等による寄生容量との間で
周波数共振点を持つ。従来では、この周波数に共振点を
持つことを防止するため、図６に示すように、グランド
ポストを用いて接地へのボンディング・ワイヤを極力短
くするか、ボンディング・ワイヤを２本以上使用してイ
ンダクタンス成分を減少させる方法を取っていた。ここ
で、ボンディング・ワイヤのインダクタンス成分をＬと
し、寄生容量をＣとすると、直列共振周波数ｆR は次の
様に表せる。
【０００３】
【数１】
【０００４】ここで、Ｌをできるだけ小さくしてｆR を
高くすることで実用周波数での影響を避けていた。例え
ば図３に、トランジスタが一つの増幅器による集積回路
を実際のパッケージした場合の等価回路を示す。つま
り、ボンディング・ワイヤのインダクタンス成分２０〜
２３を含め、トランジスタ５のベース、エミッタ、コレ
クタそれぞれに繋がる配線によって生じる寄生容量ＣＰ
１，ＣＰ２，ＣＰ３も共に図示してある。この図３の増
幅回路の周波数特性について、ＳＰＩＣＥによるシミュ
レーションを行うと、図５のように４ＧＨｚ付近に共振
点を有する。この共振点付近で図３の増幅器を使用する
場合、特性の著しい劣化が生じる。この共振点は配線の
寄生容量ＣＰ１〜ＣＰ３とボンディング・ワイヤのイン
ダクタンス成分との直列共振によるものであり、その共
振周波数は、ほぼ次式のようになる。
高くすることで実用周波数での影響を避けていた。例え
ば図３に、トランジスタが一つの増幅器による集積回路
を実際のパッケージした場合の等価回路を示す。つま
り、ボンディング・ワイヤのインダクタンス成分２０〜
２３を含め、トランジスタ５のベース、エミッタ、コレ
クタそれぞれに繋がる配線によって生じる寄生容量ＣＰ
１，ＣＰ２，ＣＰ３も共に図示してある。この図３の増
幅回路の周波数特性について、ＳＰＩＣＥによるシミュ
レーションを行うと、図５のように４ＧＨｚ付近に共振
点を有する。この共振点付近で図３の増幅器を使用する
場合、特性の著しい劣化が生じる。この共振点は配線の
寄生容量ＣＰ１〜ＣＰ３とボンディング・ワイヤのイン
ダクタンス成分との直列共振によるものであり、その共
振周波数は、ほぼ次式のようになる。
【０００５】
【数２】
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来の集積回路の共振防止方法では、ボンディング・ワイ
ヤの本数増加、あるいはグランドポストの増加により、
チップ周辺の占有面積が必要となるため、特別のパッケ
ージを必要としたり、組立時の作業性を悪くする等の原
因となっている。また、この方法では、動作周波数が高
い半導体集積回路では、上記の様に動作周波数上に特異
点が発生し、対応できなくなるという問題点がある。
来の集積回路の共振防止方法では、ボンディング・ワイ
ヤの本数増加、あるいはグランドポストの増加により、
チップ周辺の占有面積が必要となるため、特別のパッケ
ージを必要としたり、組立時の作業性を悪くする等の原
因となっている。また、この方法では、動作周波数が高
い半導体集積回路では、上記の様に動作周波数上に特異
点が発生し、対応できなくなるという問題点がある。
【０００７】そこで本発明の目的は、半導体集積回路を
組立てたときに、その配線の寄生容量とボンディング・
ワイヤのインダクタンス成分とで直列共振を起こすこと
を防止する半導体集積回路を提供するものである。
組立てたときに、その配線の寄生容量とボンディング・
ワイヤのインダクタンス成分とで直列共振を起こすこと
を防止する半導体集積回路を提供するものである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
の本発明の解決手段は、少なくともトランジスタ回路を
含む半導体基板上に設けた半導体集積回路において、最
低電位となる回路接続点の電極配線と、前記トランジス
タ回路を構成する素子及び信号用電極配線の直近または
直下の基板面に等電位接続した回路接続点の電極配線と
の間に抵抗素子を接続したことを特徴とする。
の本発明の解決手段は、少なくともトランジスタ回路を
含む半導体基板上に設けた半導体集積回路において、最
低電位となる回路接続点の電極配線と、前記トランジス
タ回路を構成する素子及び信号用電極配線の直近または
直下の基板面に等電位接続した回路接続点の電極配線と
の間に抵抗素子を接続したことを特徴とする。
【０００９】
【作用】ゆえに、本発明の半導体集積回路の構成は、図
１のようにトランジスタ５を構成する素子及び信号用電
極配線の直近または直下の基板面に、等電位接続した回
路接続点の電極配線３，１７と、最低電位となる回路接
続点の電極配線４との間に、膜抵抗１４，１５を接続し
た。これにより、トランジスタ５のベース、エミッタ、
コレクタと最低電位の電極配線との間に生じる寄生容量
ＣＰ１，ＣＰ２，ＣＰ３と膜抵抗１４，１５とが直列接
続された構成となり、この膜抵抗１４，１５により図４
に示すような周波数特性を有し、特異点が発生すること
を防止できる。
１のようにトランジスタ５を構成する素子及び信号用電
極配線の直近または直下の基板面に、等電位接続した回
路接続点の電極配線３，１７と、最低電位となる回路接
続点の電極配線４との間に、膜抵抗１４，１５を接続し
た。これにより、トランジスタ５のベース、エミッタ、
コレクタと最低電位の電極配線との間に生じる寄生容量
ＣＰ１，ＣＰ２，ＣＰ３と膜抵抗１４，１５とが直列接
続された構成となり、この膜抵抗１４，１５により図４
に示すような周波数特性を有し、特異点が発生すること
を防止できる。
【００１０】
【実施例】次に本発明について図面を参照して以下に説
明する。図１は、本発明の一実施例である半導体集積回
路のパターン概略図である。但し、回路は簡略化のた
め、トランジスタ一つの増幅器とした。図２には、この
パターン化された集積回路の等価回路図を示す。但しこ
の回路図には、ボンディング・ワイヤのインダクタンス
成分２０〜２３を含めて図示してある。この図１，２に
おいて、入力パッド８はトランジスタ５のベースと接続
され、このベースは膜抵抗１０を介して電源パッド６
に、膜抵抗１１を介してボンディングパッド１に接続さ
れている。トランジスタ５のコレクタは、膜抵抗１２を
介して電源パッド６に接続されると共に、出力パッド９
にも接続されている。また、トランジスタ５のエミッタ
は膜抵抗１３を介してボンディングパッド１に接続され
ている。ここで、ベース、エミッタ、コレクタ及びこれ
らに繋がる信号用電極配線と、トランジスタ５及び信号
用電極配線の直近または直下の基板面に等電位接続した
回路接続点の電極配線３，１７との間に寄生容量ＣＰ
１，ＣＰ２，ＣＰ３が接続されていると見做せる。この
電極配線３，１７と、最低電位となる回路接続点の電極
配線４との間に膜抵抗１４，１５が接続されている。
明する。図１は、本発明の一実施例である半導体集積回
路のパターン概略図である。但し、回路は簡略化のた
め、トランジスタ一つの増幅器とした。図２には、この
パターン化された集積回路の等価回路図を示す。但しこ
の回路図には、ボンディング・ワイヤのインダクタンス
成分２０〜２３を含めて図示してある。この図１，２に
おいて、入力パッド８はトランジスタ５のベースと接続
され、このベースは膜抵抗１０を介して電源パッド６
に、膜抵抗１１を介してボンディングパッド１に接続さ
れている。トランジスタ５のコレクタは、膜抵抗１２を
介して電源パッド６に接続されると共に、出力パッド９
にも接続されている。また、トランジスタ５のエミッタ
は膜抵抗１３を介してボンディングパッド１に接続され
ている。ここで、ベース、エミッタ、コレクタ及びこれ
らに繋がる信号用電極配線と、トランジスタ５及び信号
用電極配線の直近または直下の基板面に等電位接続した
回路接続点の電極配線３，１７との間に寄生容量ＣＰ
１，ＣＰ２，ＣＰ３が接続されていると見做せる。この
電極配線３，１７と、最低電位となる回路接続点の電極
配線４との間に膜抵抗１４，１５が接続されている。
【００１１】この図２の回路をＳＰＩＣＥによるシミュ
レーションを行うと図４のような周波数特性が得られ
る。つまり、従来例の図３による周波数特性の図５と比
較して、膜抵抗１４，１５によって共振を防止している
ことが解る。
レーションを行うと図４のような周波数特性が得られ
る。つまり、従来例の図３による周波数特性の図５と比
較して、膜抵抗１４，１５によって共振を防止している
ことが解る。
【００１２】
【発明の効果】以上説明したように、本発明は半導体基
板上に設けたトランジスタ回路において、最低電位とな
る回路接続点の電極配線と、前記トランジスタ回路を構
成する素子及び信号用電極配線の直近または直下の基板
面に等電位接続した回路接続点の電極配線との間に抵抗
素子を接続したので、配線の寄生容量とボンディング・
ワイヤのインダクタンスとの共振を防止し、周波数特性
上特異な点が発生することを防ぐことができ、従来のよ
うなグランドポストを増加させたり、ボンディング・ワ
イヤの本数を増加させることなく、より高い周波数で安
定した動作特性が得られる。
板上に設けたトランジスタ回路において、最低電位とな
る回路接続点の電極配線と、前記トランジスタ回路を構
成する素子及び信号用電極配線の直近または直下の基板
面に等電位接続した回路接続点の電極配線との間に抵抗
素子を接続したので、配線の寄生容量とボンディング・
ワイヤのインダクタンスとの共振を防止し、周波数特性
上特異な点が発生することを防ぐことができ、従来のよ
うなグランドポストを増加させたり、ボンディング・ワ
イヤの本数を増加させることなく、より高い周波数で安
定した動作特性が得られる。
【図１】本発明の一実施例に関するものであり、そのパ
ターン概略図である。
ターン概略図である。
【図２】図１に示すパターンの回路図である。
【図３】本発明を用いない場合の回路図である。
【図４】図１による増幅器の周波数特性図である。
【図５】図３の増幅器の周波数特性図である。
【図６】集積回路のパッド−接地間のボンディング方法
の鳥瞰図である。
の鳥瞰図である。
【図７】（ａ），（ｂ）図６のボンディング・ワイヤの
インダクタンス成分を低減する方法を示す図である。
インダクタンス成分を低減する方法を示す図である。
１ ボンディングパッド ２，３，４，１７ 配線 ５ トランジスタ ６ 電源パッド ７ 第１Ａｌ−第２Ａｌスルーホール ８ 入力パッド ９ 出力パッド １０〜１５ 膜抵抗 １６ サブストレートコンタクト ２０ パット ２１ 集積回路 ２２ ボンディング・ワイヤ ２３ 接地面 ２４ グランドポスト
Claims (2)
- 【請求項１】少なくともトランジスタ回路を含む半導体
基板上に設けた半導体集積回路において、 最低電位となる回路接続点の電極配線と、前記トランジ
スタ回路を構成する素子及び信号用電極配線直近の基板
面に等電位接続した回路接続点の電極配線との間に抵抗
素子を接続したことを特徴とする半導体集積回路。 - 【請求項２】少なくともトランジスタ回路を含む半導体
基板上に設けた半導体集積回路において、 最低電位となる回路接続点の電極配線と、前記トランジ
スタ回路を構成する素子及び信号用電極配線直下の基板
面に等電位接続した回路接続点の電極配線との間に抵抗
素子を接続したことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192569A JPH0637253A (ja) | 1992-07-21 | 1992-07-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4192569A JPH0637253A (ja) | 1992-07-21 | 1992-07-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637253A true JPH0637253A (ja) | 1994-02-10 |
Family
ID=16293467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4192569A Pending JPH0637253A (ja) | 1992-07-21 | 1992-07-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637253A (ja) |
-
1992
- 1992-07-21 JP JP4192569A patent/JPH0637253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6331105B2 (ja) | ||
| JPH05109802A (ja) | 半導体装置 | |
| US6670692B1 (en) | Semiconductor chip with partially embedded decoupling capacitors | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| US6049470A (en) | Package with reticulated bond shelf | |
| JPH02184054A (ja) | ハイブリッド型樹脂封止半導体装置 | |
| JP2004047811A (ja) | 受動素子内蔵半導体装置 | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| JP3111938B2 (ja) | 半導体装置 | |
| JPH0637253A (ja) | 半導体集積回路 | |
| US7279783B1 (en) | Partitioned integrated circuit package with central clock driver | |
| JP2919674B2 (ja) | 混成集積回路 | |
| JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0547992A (ja) | 半導体集積回路装置 | |
| JPS6269656A (ja) | 半導体装置 | |
| JPH06216143A (ja) | 改良型トランジスタ装置レイアウト | |
| JPH065784A (ja) | 入力保護回路 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH06268012A (ja) | 半導体集積回路装置 | |
| JP2930050B2 (ja) | Ｌｓｉパッケージ | |
| JP3214614B2 (ja) | 電源ノイズ低減パッケージ | |
| JP2999930B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH08330519A (ja) | 化合物半導体集積回路装置 |